RU2625527C1 - Exciter for radio transmitters - Google Patents

Exciter for radio transmitters Download PDF

Info

Publication number
RU2625527C1
RU2625527C1 RU2016117790A RU2016117790A RU2625527C1 RU 2625527 C1 RU2625527 C1 RU 2625527C1 RU 2016117790 A RU2016117790 A RU 2016117790A RU 2016117790 A RU2016117790 A RU 2016117790A RU 2625527 C1 RU2625527 C1 RU 2625527C1
Authority
RU
Russia
Prior art keywords
output
input
fpga
cpu
signal
Prior art date
Application number
RU2016117790A
Other languages
Russian (ru)
Inventor
Алексей Юрьевич Дудин
Юрий Степанович Лузан
Владимир Викторович Захаревич
Владимир Владимирович Сорокин
Вячеслав Николаевич Бобков
Original Assignee
Акционерное общество "Омский научно-исследовательский институт приборостроения" (АО "ОНИИП")
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Акционерное общество "Омский научно-исследовательский институт приборостроения" (АО "ОНИИП") filed Critical Акционерное общество "Омский научно-исследовательский институт приборостроения" (АО "ОНИИП")
Priority to RU2016117790A priority Critical patent/RU2625527C1/en
Application granted granted Critical
Publication of RU2625527C1 publication Critical patent/RU2625527C1/en

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02Transmitters
    • H04B1/04Circuits

Landscapes

  • Transmitters (AREA)
  • Amplifiers (AREA)

Abstract

FIELD: radio engineering, communication.
SUBSTANCE: exciter for radio transmitters includes a control unit, a signal conditioning unit, an amplifier and a selector. The control unit is implemented in the form of a computational module (CM) comprising a central processing unit (CPU) and a programmable logic integrated circuit (PLIC CM), the signal conditioning unit is implemented as a radio frequency (RF) module containing a PLIC RFM, a clock generator, a reference oscillator (RO), an analog-to-digital converter (ADC), a digital boost converter (DBC), three low-pass filters (LPF), a selector contains input and output switches, four bandpass filters and a control status signal sensor of the radio transmitting device units, wherein the interface module comprises a microcontroller, a codec and two level converters.
EFFECT: expanding the functionality by providing remote control from external devices and local control by the parameters of the signals generated by the blocks entering the exciter for radio transmitters, providing radio communication, providing the nominal signal level at the output while reducing the level of distortion and interference.
1 dwg

Description

Изобретение относится к технике радиосвязи и может использоваться в передающей аппаратуре радиолинии телеграфной и телефонной связи различного назначения, в частности в радиолиниях связи КВ-УКВ диапазонов.The invention relates to radio communications technology and can be used in transmitting equipment for telegraph and telephone communication lines for various purposes, in particular in HF-VHF radio communication lines.

Известен двухкольцевой цифровой синтезатор частот (ЦСЧ) с частотной модуляцией (ЧМ) с последовательным включением колец, построенных на основе системы импульсно-фазовой автоподстройки (ИФАПЧ) с делителем частоты с переменным коэффициентом деления (ДПКД) в цепи обратной связи каждого кольца (см. свидетельство на полезную модель №30043 от 26.08.2002 года).Known dual-ring digital frequency synthesizer (DSC) with frequency modulation (FM) with the sequential inclusion of rings, built on the basis of a pulse-phase-locked loop (IFAP) with a frequency divider with a variable division ratio (DPC) in the feedback circuit of each ring (see certificate Utility Model No. 30043 of 08/26/2002).

В этом ЦСЧ первое кольцо ИФАПЧ узкополосное, работает на одной частоте с ЧМ выходного сигнала, который является опорным для второго кольца. Второе кольцо ИФАПЧ (выходное) включено последовательно с первым и является широкодиапазонным, быстродействующим (за счет использования дробного ДПКД), может работать на ультравысоких частотах. Модулирующий сигнал для второго кольца содержится в его опорном сигнале с выхода управляемого генератора (УГ) первого кольца.In this DSC, the first IFAPC ring is narrow-band, operates at the same frequency as the FM output signal, which is the reference for the second ring. The second IFAPCH ring (output) is connected in series with the first and is wide-range, high-speed (due to the use of fractional DPKD), and can operate at ultra-high frequencies. The modulating signal for the second ring is contained in its reference signal from the output of a controlled generator (UG) of the first ring.

В этом ЦСЧ с ЧМ функции частотообразования и модуляции разделены между первым и вторым кольцами ИФАПЧ, что уменьшает известные противоречия. Двухточечная частотная модуляция осуществляется в первом кольце, работающем на одной фиксированной частоте, а широкодиапазонная перестройка частот и быстродействие при переключении частот - во втором кольце ИФАПЧ.In this DSS with FM, the functions of frequency formation and modulation are divided between the first and second IFAPH rings, which reduces the known contradictions. Two-point frequency modulation is carried out in the first ring operating at one fixed frequency, and wide-range frequency tuning and speed when switching frequencies in the second IFAPC ring.

Недостаток известного устройства состоит в невозможности в настоящее время осуществления двухточечной модуляции путем введения ЧМ в УГ и на модулирующий вход фазового модулятора, включенного между делителем частоты и входом частотно-фазового детектора (ЧФД), так как в выпускаемых микросхемах ЦСЧ нет отдельного доступного входа к ЧФД (все находится внутри «кристалла» микросхемы ЦСЧ). Кроме того, в этом синтезаторе недостаточная чистота спектра выходного сигнала.A disadvantage of the known device is that it is currently impossible to implement point-to-point modulation by introducing an FM in the UG and at the modulating input of a phase modulator connected between the frequency divider and the input of the frequency-phase detector (ChFD), since there is no separate accessible input to the ChFD in the produced DSC chips (everything is inside the “crystal” of the DSC chip). In addition, this synthesizer lacks the purity of the spectrum of the output signal.

Наиболее близким к предлагаемому устройству является возбудитель для радиопередатчиков [2], содержащий последовательно соединенные формирователь посылок, цифровой модулятор и усилительно-преобразовательный блок, к соответствующим входам которого подключены выходы синтезатора, ко входу которого подключен первый выход блока управления и последовательно соединенные модуляторный блок и блок фильтров. В возбудитель введен входной линейный усилитель с автоматической регулировкой усиления по огибающей, блок дискретного ограничения излучаемого спектра, блок синхронизации, программный блок, селектор, два пиковых детектора, блок сравнения и последовательно соединенные каскад автоматического запирания тракта при пропадании входного сигнала, каскад с регулировкой пиковых напряжений и выходной усилитель, выход которого подключен к первому дополнительному входу усилительно-преобразовательного блока и входу первого пикового детектора, выход которого подключен к первому входу блока сравнения, второй вход и выход которого соединены соответственно с выходом второго пикового детектора и вторым дополнительным входом усилительно-преобразовательного блока, выход которого подключен к первому входу селектора, второй вход и выход которого соединены соответственно с выходом программного блока и входом второго пикового детектора, при этом дополнительные выходы синтезатора подключены к первому входу модуляторного блока, второму входу выходного усилителя и ко входам блока синхронизации, выходы которого подключены к синхронизационным входам цифрового модулятора и блока дискретного ограничения излучаемого спектра, вход и выход которого соединены соответственно со вторым выходом формирователя посылок и вторым входом цифрового модулятора, а вход программного блока соединен со вторым выходом блока управления и третьим дополнительным входом усилительно-преобразовательного блока, причем выходы входного линейного усилителя с автоматической регулировкой усиления по огибающей и блока фильтров подключены соответственно ко второму входу модуляторного блока и входу каскада автоматического запирания тракта при пропадании входного сигнала.Closest to the proposed device is a pathogen for radio transmitters [2], containing a series-connected shaper of parcels, a digital modulator and an amplifier-conversion unit, to the corresponding inputs of which are connected the outputs of the synthesizer, to the input of which is connected the first output of the control unit and the series-connected modulator unit and block filters. A linear input amplifier with automatic control of gain along the envelope, a discrete limitation block of the emitted spectrum, a synchronization block, a program block, a selector, two peak detectors, a comparison block and a cascade of automatically blocking the path when the input signal is lost, a cascade with peak voltage adjustment is introduced into the exciter and an output amplifier, the output of which is connected to the first additional input of the amplifier-conversion unit and the input of the first peak detector, in the output of which is connected to the first input of the comparison unit, the second input and output of which are connected respectively to the output of the second peak detector and the second additional input of the amplifier-converter unit, the output of which is connected to the first input of the selector, the second input and output of which are connected respectively to the output of the program unit and the input of the second peak detector, while the additional outputs of the synthesizer are connected to the first input of the modulator unit, the second input of the output amplifier and to the inputs of the sync block radonization, the outputs of which are connected to the synchronization inputs of the digital modulator and the discrete limitation block of the emitted spectrum, the input and output of which are connected respectively to the second output of the package former and the second input of the digital modulator, and the input of the software block is connected to the second output of the control unit and the third additional input of the amplifier converter unit, and the outputs of the input linear amplifier with automatic gain control over the envelope and the filter unit are connected respectively -retarded modulator to the second input unit and the automatic locking stage entry path when the input signal failure.

Недостатком устройства-прототипа является низкая функциональность для обеспечения автоматизированной радиосвязи.The disadvantage of the prototype device is the low functionality for providing automated radio communications.

Задача изобретения - расширение функциональных возможностей путем обеспечения автоматизированной радиосвязи.The objective of the invention is the expansion of functionality by providing automated radio communications.

Поставленная задача достигается тем, что в возбудителе для радиопередатчиков, содержащем блок управления, блок формирования сигнала, усилитель и селектор, согласно изобретению блок управления выполнен в виде вычислительного модуля (ВМ), содержащего центральный процессор (ЦП) и программируемую логическую интегральную схему (ПЛИС ВМ), блок формирования сигнала выполнен в виде радиочастотного (РЧ) модуля, содержащего ПЛИС РЧМ, формирователь тактовых сигналов, опорный генератор (ОГ), аналого-цифровой преобразователь (АЦП), цифровой повышающий преобразователь (ЦПП), три фильтра нижних частот (ФНЧ), селектор содержит входной и выходной коммутаторы, четыре полосовых фильтра и датчик СКЗ, в возбудительное устройство дополнительно введены интерфейсный модуль, содержащий микроконтроллер (МК), кодек и два преобразователя уровня, при этом стык Ethernet 100, через который поступают команды управления, соединен с ЦП, с которым также соединен USB порт, входы-выходы ЦП соединены с ПЛИС ВМ, которая соединена с МК интерфейсного модуля, а также через кодек - с входами ТЛФ, через преобразователи уровня (ПУ) - с входом «Вход ТЛГ» и выходом RS-422, при этом МК интерфейсного модуля соединен со стыком местного управления (МУ) (CAN) и со входом «Контроль РПДУ», а также выход МК соединен со входом ПЛИС РЧМ, а выход МК соединен с датчиком СКЗ селектора и по управлению - с усилителем, выход которого подключен к входному коммутатору селектора, выходы которого соединены с четырьмя полосовыми фильтрами, которые подключены к выходному коммутатору, выход которого с подключенным датчиком СКЗ является выходом РЧ возбудителя, при этом два входа-выхода ПЛИС ВМ по управлению и данным соединены с двумя входами-выходами ПЛИС РЧМ, вход которой соединен с выходом АЦП, а выход - со входом ЦПП, выход которого соединен с усилителем, а три входа АЦП соединены с тремя выходами фильтров нижних частот, на вход первого из которых подаются сигналы с входа ОК ПВ, на вход второго из которых подаются сигналы со входа ОК ОВ, а на вход третьего из которых подаются сигналы промежуточной частоты (ПЧ), при этом вход формирователя тактовых сигналов РЧ модуля соединен с выходом опорного генератора, имеющим для синхронизации с внешними устройствами дополнительный выход на внешний соединитель и внешний вход.The problem is achieved in that in the exciter for radio transmitters containing a control unit, a signal conditioning unit, an amplifier and a selector, according to the invention, the control unit is made in the form of a computing module (VM) containing a central processing unit (CPU) and a programmable logic integrated circuit (FPGA VM ), the signal conditioning unit is made in the form of a radio frequency (RF) module containing an FPGA RFM, a clock driver, a reference generator (OG), an analog-to-digital converter (ADC), a digital boost the first converter (DPC), three low-pass filters (LPFs), the selector contains input and output switches, four band-pass filters and an RMS sensor, an interface module containing a microcontroller (MK), a codec and two level converters are additionally introduced into the excitation device the Ethernet 100 joint, through which control commands are received, is connected to the CPU, to which the USB port is also connected, the inputs and outputs of the CPU are connected to the FPGA VM, which is connected to the MK interface module, and also through the codec to the inputs of the TLF, through level converters (ПУ) - with the input “TLG Input” and the RS-422 output, while the MK of the interface module is connected to the local control interface (MU) (CAN) and to the “RPDU Control” input, as well as the MK output is connected to the FPGA FPM input, and the MK output is connected to the selector RMS sensor and, by control, to an amplifier, the output of which is connected to the input selector switch, the outputs of which are connected to four bandpass filters that are connected to the output switch, the output of which with the RMS sensor connected is the RF exciter output, while two inputs-outputs of FPGA VM control and data are connected to two FPGA RFM inputs / outputs, the input of which is connected to the ADC output, and the output - to the CPU input, the output of which is connected to the amplifier, and the three ADC inputs are connected to three low-pass filter outputs, the first of which is fed signals from the OK OK input, to the input of the second of which signals from the OK OK input are supplied, and to the input of the third of which the intermediate frequency (IF) signals are supplied, while the input of the RF signal generator of the clock is connected to the output of the reference generator, which for synchronization withexternal devices additional output to an external connector and external input.

На чертеже представлена схема предлагаемого устройства, содержащая вычислительный модуль 1 с центральным процессором 2 и программируемой логической интегральной схемой 3. Блок формирования сигнала выполнен в виде радиочастотного модуля 4, содержащего ПЛИС РЧМ 5, формирователь тактовых сигналов 6, опорный генератор 7, аналого-цифровой преобразователь 8, цифровой повышающий преобразователь 9, три фильтра нижних частот 10, селектор 11 выполнен содержащим входной 12, выходной 13 коммутаторы, четыре полосовых фильтра 14 и датчик СКЗ 15. В возбудительное устройство, содержащее усилитель 16, дополнительно введен интерфейсный модуль 17, содержащий микроконтроллер 18, кодек 19 и два преобразователя уровня 20.The drawing shows a diagram of the proposed device containing a computing module 1 with a central processor 2 and a programmable logic integrated circuit 3. The signal conditioning unit is made in the form of a radio frequency module 4 containing FPGA RFM 5, a clock signal generator 6, a reference oscillator 7, an analog-to-digital converter 8, a digital boost converter 9, three low-pass filters 10, a selector 11 is made comprising input 12, output 13 switches, four band-pass filters 14 and a RMS sensor 15. V is exciting The second device, comprising an amplifier 16, is additionally introduced an interface module 17 containing a microcontroller 18, a codec 19, and two level converters 20.

Предлагаемое устройство работает следующим образом.The proposed device operates as follows.

Центральный процессор 2 вычислительного модуля 1 программно реализует:The central processor 2 of the computing module 1 software implements:

- обработку протокола дистанционного управления от внешних устройств по стыкам Ethernet 100 и RS-422;- processing of the remote control protocol from external devices at the joints of Ethernet 100 and RS-422;

- обработку протокола управления от пульта местного управления (ПМУ) по стыку CAN;- processing of the control protocol from the local control panel (PMU) at the CAN interface;

- управление составными частями ВУ 1 и блоками радиопередающего устройства (РПДУ);- management of the components of the VU 1 and the blocks of the radio transmitting device (RPDU);

- сбор данных о состоянии и авариях составных частей ВУ 1 и РПДУ;- collection of data on the condition and accidents of the components of VU 1 and RPDU;

- алгоритмы формирования сигналов в телефонных и телеграфных классах излучения, в режиме цифрового входа и входа ПЧ 128 кГц.- Signal generation algorithms in telephone and telegraph classes of radiation, in the mode of digital input and IF input 128 kHz.

Подсистема управления и контроляManagement and control subsystem

Дистанционное управление осуществляется по стыкам Ethernet 100 и RS-422. Команды по стыку Ethernet 100 поступают в ЦП 2. Команды по стыку RS-422 через преобразователь уровня 20 в интерфейсном модуле 18 поступают в ПЛИС 3 вычислительного модуля 1, далее в ЦП 2. В обратном направлении идут ответы ЦП 2 и сообщения о состоянии ВУ 1 и РПДУ.Remote control is carried out at the Ethernet 100 and RS-422 interfaces. The Ethernet interface 100 commands enter the CPU 2. The RS-422 interface commands through the level 20 converter in the interface module 18 to the FPGA 3 of the computing module 1, then to the CPU 2. In the opposite direction, the CPU 2 replies and the status messages of the VU 1 and RPDU.

Команды по стыку МУ (CAN) поступают в микроконтроллер 18 интерфейсного модуля 17, далее транслируются в ПЛИС ВМ 3 и затем в ЦП 2. В обратном направлении идут ответы ЦП 2 и сообщения о состоянии ВУ 1 и РПДУ.Commands at the MU interface (CAN) are sent to the microcontroller 18 of the interface module 17, then they are transmitted to the FPGA VM 3 and then to the CPU 2. In the opposite direction, the responses are received from the CPU 2 and status messages from the VU 1 and RPDU.

Команды управления узлами ВУ 1 и блоками РПДУ от ЦП 2 поступают в ПЛИС ВМ 3. На ПЛИС ВМ 3 реализован преобразователь интерфейсов, транслирующий команды ЦП 2:The control commands for the VU 1 nodes and RPDU blocks from the CPU 2 are received in the FPGA VM 3. The FPGA VM 3 implements an interface converter that translates the CPU 2 commands:

- в МК 18 интерфейсного модуля 17;- in MK 18 of the interface module 17;

- в ПЛИС РЧМ 5.- in FPGA RFM 5.

МК 18 интерфейсного модуля 17 по командам ЦП 2 формирует команды управления блоками РПДУ и выдает на стык МУ (CAN). В обратном направлении идут ответы блоков РПДУ и сообщения об их состоянии.MK 18 interface module 17 on the instructions of the CPU 2 generates commands for controlling the RPDU blocks and issues to the joint MU (CAN). In the opposite direction are the responses of RPDU blocks and messages about their status.

МК 18 по командам ЦП 2 формирует команды управления селектором 11 и усилителем 16. Включение/выключение усилителя 16 выполняется по линии «Запирание». Выбор диапазона селектора 11 выполняется по линиям управления путем переключения входного 12 и выходного 13 коммутаторов.MK 18 on the instructions of the CPU 2 generates control commands for the selector 11 and the amplifier 16. Turning on / off the amplifier 16 is performed on the line "Locking". The selection of the range of the selector 11 is performed on the control lines by switching the input 12 and output 13 of the switches.

ПЛИС РЧМ 7 формирует команды настройки АЦП 10, ЦПП 11 и формирователя тактовых сигналов 8, а также собирает информацию о состоянии устройств РЧ модуля 6. Состояние РЧ модуля 6 транслируется в ЦП 2 по обратному каналу стыка SPORT.FPGA FPM 7 generates ADC 10, DPC 11 and clock driver 8 tuning commands, and also collects information about the state of the devices of RF module 6. The state of RF module 6 is transmitted to CPU 2 through the return channel of the SPORT interface.

Индикация основных состояний ВУ 1 на передней панели выполняется модулем индикации 17 по линиям управления от ЦП 2.Indication of the main conditions of the VU 1 on the front panel is carried out by the indication module 17 along the control lines from the CPU 2.

Стык USB используется для замены программного обеспечения ЦП 2, ПЛИС ВМ 3, ПЛИС РЧМ 5 и МК 18, а также для углубленного контроля состояния ВУ 1 и РПДУ.The USB joint is used to replace the software CPU 2, FPGA VM 3, FPGA RFM 5 and MK 18, as well as for in-depth monitoring of the status of VU 1 and RPDU.

Подсистема формирования радиочастотного сигнала.Subsystem for generating a radio frequency signal.

Формирование радиочастотного сигнала, обработка входных информационных сигналов и алгоритмы цифровой обработки сигналов синхронизируется тактовыми сигналами, формируемыми в РЧ модуле 4 на основе высокостабильного опорного генератора 7. Тактовые сигналы от формирователя поступают 6 на АЦП 8, ЦПП 9 и ПЛИС РЧМ 5. ПЛИС РЧМ 5 транслирует тактовые сигналы в ПЛИС ВМ 3 и далее в ЦП 2. Для синхронизации с внешними устройствами предусмотрен выход ОГ 7 на внешний соединитель. Также обеспечивается режим работы от внешнего входа ОГ 7.The formation of the radio frequency signal, the processing of input information signals and digital signal processing algorithms is synchronized by the clock signals generated in the RF module 4 on the basis of a highly stable reference oscillator 7. The clock signals from the shaper are fed 6 to the ADC 8, CPU 9 and FPGA RFM 5. FPGA RFM 5 broadcasts clock signals in the FPGA VM 3 and further to the CPU 2. For synchronization with external devices, the output of OG 7 to an external connector is provided. It also provides a mode of operation from the external input of exhaust gas 7.

Выбор информационного входа для формирования радиочастотного сигнала зависит от установленного режима работы ВУ 1.The choice of the information input for the formation of the radio frequency signal depends on the installed operating mode of VU 1.

В телефонном режиме информационный сигнал от входа через кодек 19 поступает в ПЛИС ВМ 3 и транслируется в ЦП 2. В ЦП 2 выполняется фильтрация, нормирование уровня телефонного сигнала и модуляция в установленном классе излучения. Модулированный сигнал выдается в ПЛИС ВМ 3.In the telephone mode, the information signal from the input through the codec 19 enters the FPGA VM 3 and is transmitted to the CPU 2. In the CPU 2, filtering, normalization of the telephone signal level and modulation in the established class of radiation are performed. The modulated signal is issued in the FPGA VM 3.

В телеграфном режиме информационный сигнал от входа ТЛГ через ПУ 20 поступает в ПЛИС ВМ 3, в нем преобразуется последовательный поток отсчетов и транслируется в ЦП 2. В ЦП 2 выполняется регенерация телеграфного сигнала и модуляция в установленном классе излучения. Модулированный сигнал выдается в ПЛИС ВМ 3.In the telegraph mode, the information signal from the TLG input through the PU 20 enters the FPGA VM 3, it converts the serial stream of samples and translates it to the CPU 2. In the CPU 2, the telegraph signal is regenerated and modulated in the specified radiation class. The modulated signal is issued in the FPGA VM 3.

В режиме цифрового входа отсчеты цифрового сигнала поступают в ЦП 2 по стыку Ethernet 100. ЦП 2 без обработки транслирует цифровой сигнал в ПЛИС ВМ 3.In the digital input mode, the digital signal samples are sent to CPU 2 at the Ethernet 100 interface. CPU 2 without processing translates the digital signal into the FPGA VM 3.

В режиме входа ПЧ информационный сигнал на частоте 128 кГц через фильтр нижних частот 10, снижающий помехи на «зеркалах» частоты дискретизации, поступает на 3-й вход многоканального АЦП 8. С выхода АЦП 8 отсчеты дискретного сигнала поступают в ПЛИС РЧМ 5, где выполняется перенос спектра на нулевую частоту и фильтрация с понижением частоты дискретизации. Отсчеты сигнала ПЧ от ПЛИС РЧМ 5 передаются в ПЛИС ВМ 3, далее транслируются в ЦП 2. В ЦП 2 выполняется фильтрация и нормирование уровня сигнала ПЧ.In the input IF mode, an information signal at a frequency of 128 kHz through a low-pass filter 10, which reduces interference at the “mirrors” of the sampling frequency, is fed to the 3rd input of the multi-channel ADC 8. From the output of the ADC 8, the samples of the discrete signal are transmitted to the FPGA 5, where spectrum transfer to zero frequency and filtering with lower sampling frequency. The samples of the IF signal from the FPGA RFM 5 are transmitted to the FPGA VM 3, then transmitted to the CPU 2. In CPU 2, filtering and normalization of the IF signal level are performed.

В режиме широкополосных или скоростных радиолиний информация от стыка Ethernet 1000 поступает непосредственно в ПЛИС ВМ 3, где и формируется модулированный сигнал.In the mode of broadband or high-speed radio links, information from the Ethernet 1000 interface goes directly to the FPGA VM 3, where a modulated signal is generated.

В ПЛИС ВМ 3 модулированный сигнал от ЦП 2 проходит через алгоритм предыскажения (для компенсации нелинейности усилителя РПДУ). Сигнал из ПЛИС ВМ 3 выдается в ПЛИС РЧМ 5. В ПЛИС РЧМ 5 выполняется:In FPGA VM 3, the modulated signal from CPU 2 passes through a predistortion algorithm (to compensate for the nonlinearity of the RPDU amplifier). The signal from FPGA VM 3 is issued in FPGA RFM 5. In FPGA RFM 5 is performed:

- повышение частоты дискретизации сигнала с обеспечением большого отношения сигнал/шум;- increasing the sampling frequency of the signal with a large signal-to-noise ratio;

- вычисление среднего и пикового уровня модулирующего сигнала для подсистемы АРН;- calculation of the average and peak level of the modulating signal for the ARN subsystem;

- корректировка уровня сигнала алгоритмом АРН.- correction of the signal level by the ARN algorithm.

Далее сигнал выдается в цифровой повышающий преобразователь 9.Next, the signal is output to a digital boost converter 9.

В ЦПП 9 выполняется повышение частоты дискретизации, перенос сигнала на опорную радиочастоту (1,5-80 МГц) и цифроаналоговое преобразование (ЦАП). Опорная радиочастота ЦПП 9 соответствует установленной рабочей частоте ВУ 1 и настраивается по командам от ЦП 2. Выходной уровень ЦАП регулируется командами от ПЛИС РЧ модуля 5 по алгоритму подсистемы АРН.In CPU 9, an increase in the sampling frequency, signal transfer to a reference radio frequency (1.5-80 MHz), and digital-to-analog conversion (DAC) are performed. The reference radio frequency of the CPU 9 corresponds to the set operating frequency of the VU 1 and is configured by commands from the CPU 2. The output level of the DAC is controlled by commands from the FPGA RF module 5 according to the algorithm of the AVR subsystem.

Радиочастотный сигнал с выхода ЦПП 9 передается на усилитель 16, обеспечивающий номинальный уровень сигнала на выходе ВУ 1 с учетом затухания в селекторе 11. По командам системы управления усилитель 16 может быть заперт для обеспечения малого уровня шумов при отсутствии сигнала.The radio frequency signal from the output of the DSP 9 is transmitted to an amplifier 16, which provides a nominal signal level at the output of the VU 1 taking into account the attenuation in the selector 11. By the commands of the control system, the amplifier 16 can be locked to ensure a low noise level in the absence of a signal.

С выхода усилителя 16 сигнал поступает на вход селектора 11. Селектор 11 состоит из четырех поддиапазонов полосовых перестраиваемых фильтров 14 (в коротковолновом исполнении 1,5-30 МГц четвертый поддиапазон отсутствует). Поддиапазон включается входным 12 и выходным 13 коммутаторами по командам от МК 18 в зависимости от установленной рабочей частоты ВУ 1. Внутри поддиапазона середина полосы пропускания фильтра настраивается на рабочую частоту ВУ 1 по командам от МК 18. С выходного коммутатора 13 сигнал поступает на выходной соединитель ВУ 1.From the output of the amplifier 16, the signal is fed to the input of the selector 11. The selector 11 consists of four subbands of tunable bandpass filters 14 (in the short-wavelength design of 1.5-30 MHz, the fourth subband is absent). The subband is switched on by input 12 and output 13 switches according to commands from MK 18, depending on the installed operating frequency of VU 1. Inside the subband, the middle of the filter passband is tuned to the operating frequency of VU 1 according to commands from MK 18. From the output switch 13, the signal is fed to the output connector of the VU one.

Подсистема АРН и компенсации искажений тракта РПДУ.Subsystem ARN and compensation distortion path RPDU.

Подсистема АРН регулирует напряжение на выходе ЦПП по:The ARN subsystem regulates the voltage at the output of the CPP by:

- контрольному сигналу от датчика уровня на выходе ВУ;- a control signal from the level sensor at the output of the VU;

- сигналам направленных ответвителей падающей (ПВ) и отраженной волны (ОВ) на выходе РПДУ;- signals of the directional couplers of the incident (PV) and reflected wave (S) at the output of the RPDU;

- контрольному сигналу состояния блоков РПДУ;- a control signal of the state of the RPDU blocks;

- уровню модулирующего сигнала от ЦП 2.- the level of the modulating signal from the CPU 2.

Подсистема АРН также обеспечивает защиту от выбросов напряжения при переключении режимов работы ВУ 1 и РПДУ. Алгоритм АРН реализован программно в ПЛИС РЧМ 5.The ARN subsystem also provides protection against voltage surges when switching the operating modes of VU 1 and RPDU. The ARN algorithm is implemented in software in FPGA RFM 5.

Отсчеты среднего и пикового уровня модулирующего сигнала, вычисленные в ПЛИС РЧМ 5, проходят через линию задержки, компенсирующую задержку в сигнала обратного канала. Значения уровня модулирующего сигнала используются при управлении напряжением на выходе ЦПП 9.The samples of the average and peak level of the modulating signal, calculated in FPGA RFM 5, pass through the delay line, compensating for the delay in the signal of the return channel. The values of the level of the modulating signal are used when controlling the voltage at the output of the DSP 9.

Контрольный сигнал, пропорциональный действующему напряжению на РЧ выходе ВУ 1, формируется датчиком СКЗ 15 и поступает в МК 18 интерфейсного модуля 17. МК 18 выполняет аналого-цифровое преобразование и транслирует отсчеты сигнала в ПЛИС РЧМ 5. Значения уровня сигнала на выходе ВУ 1 используются для управления напряжением ЦПП 9 в режиме внутренней АРН (без учета выходной мощности РПДУ) и для контроля неисправностей.A control signal proportional to the operating voltage at the RF output of VU 1 is generated by the SKZ 15 sensor and fed to MK 18 of the interface module 17. MK 18 performs analog-to-digital conversion and translates the signal samples to the FPGA of RFM 5. The signal level values at the output of VU 1 are used for voltage control of the central heating circuit 9 in the internal AVR mode (excluding the output power of the RPDU) and for monitoring faults.

Сигналы с направленных ответвителей ПВ и ОВ подаются на входы обратных каналов ОК1 и ОК2, соответственно. Далее сигналы ПВ и ОВ через фильтры нижних частот 10, снижающие помехи на «зеркалах» частоты дискретизации, поступают на 1-й и 2-й входы четырехканального АЦП 8. С выхода АЦП 8 отсчеты дискретных сигналов поступают в ПЛИС РЧМ 5, где выполняется перенос спектра на нулевую частоту, фильтрация с понижением частоты дискретизации, вычисление среднего и пикового уровня сигналов. Значения среднего и пикового уровня сигналов ПВ и ОВ используются для управления напряжением ЦПП 9 в режиме внешней АРН и для контроля неисправностей.The signals from the directional couplers PV and OV are fed to the inputs of the return channels OK1 and OK2, respectively. Further, the PV and OV signals through low-pass filters 10, which reduce interference at the “mirrors” of the sampling frequency, are fed to the 1st and 2nd inputs of the four-channel ADC 8. From the output of the ADC 8, the samples of the discrete signals are transmitted to the FPGA 5, where transfer is performed spectrum at zero frequency, filtering with decreasing sampling frequency, calculating the average and peak level of signals. The values of the average and peak level of the PV and OV signals are used to control the voltage of the CPC 9 in the external AVR mode and to control faults.

Сигнал ПВ также транслируется в ПЛИС ВМ 3 и далее в ЦП 2. Сигнал ПВ используется для расчета параметров алгоритма предыскажений, реализованного в ПЛИС ВМ 3.The PV signal is also transmitted to the FPGA VM 3 and then to CPU 2. The PV signal is used to calculate the parameters of the predistortion algorithm implemented in the FPGA VM 3.

Контрольный сигнал состояния блоков РПДУ поступает на МК 18 интерфейсного модуля 17. МК 18 транслирует отсчеты контрольного сигнала в ПЛИС РЧМ 5. При увеличении контрольного сигнала (что свидетельствует о неисправности или перегреве блоков РПДУ) алгоритм АРН снижает напряжение на выходе ЦПП 9.The control signal of the state of the RPDU blocks is fed to the MK 18 of the interface module 17. The MK 18 transmits the samples of the control signal to the FPGA of the RFM 5. When the control signal is increased (which indicates a malfunction or overheating of the RPDU blocks), the AVR algorithm reduces the voltage at the output of CPU 9.

Источники информацииInformation sources

1. Свидетельство на полезную модель №30043, Н03С 3/10, опуб. 26.08.2002 г.1. Utility Model Certificate No. 30043, Н03С 3/10, publ. 08/26/2002

2. Патент №1840279, Н04В 1/02, опубликован 17.08.2006 г.2. Patent No. 1840279, Н04В 1/02, published on August 17, 2006.

Claims (1)

Возбудитель для радиопередатчиков, содержащий блок управления, блок формирования сигнала, усилитель и селектор, отличающийся тем, что блок управления выполнен в виде вычислительного модуля (ВМ), содержащего центральный процессор (ЦП) и программируемую логическую интегральную схему (ПЛИС ВМ), блок формирования сигнала выполнен в виде радиочастотного (РЧ) модуля, содержащего ПЛИС РЧМ, формирователь тактовых сигналов, опорный генератор (ОГ), аналого-цифровой преобразователь (АЦП), цифровой повышающий преобразователь (ЦПП), три фильтра нижних частот (ФНЧ), селектор содержит входной и выходной коммутаторы, четыре полосовых фильтра и датчик контрольного сигнала состояния блоков радиопередающего устройства CKЗ, в возбудительное устройство введены интерфейсный модуль, содержащий микроконтроллер (МК), кодек и два преобразователя уровня, при этом стык Ethernet 100, через который поступают команды управления, соединен с ЦП, с которым также соединен USB порт, входы-выходы ЦП соединены с ПЛИС ВМ, которая соединена с МК интерфейсного модуля, а также через кодек - с входами ТЛФ, через преобразователи уровня (ПУ) - с входом «Вход ТЛГ» и выходом RS-422, при этом МК интерфейсного модуля соединен со стыком МУ (CAN) и со входом «Контроль РПДУ», а также выход МК соединен со входом ПЛИС РЧМ, а выход МК соединен с датчиком CKЗ селектора и по управлению - с усилителем, выход которого подключен к входному коммутатору селектора, выходы которого соединены с четырьмя полосовыми фильтрами, которые подключены к выходному коммутатору, выход которого с подключенным датчиком CKЗ является выходом РЧ возбудителя, при этом два входа-выхода ПЛИС ВМ по управлению и данным соединены с двумя входами-выходами ПЛИС РЧМ, вход которой соединен с выходом АЦП, а выход - со входом ЦПП, выход которого соединен с усилителем, а три входа АЦП соединены с тремя выходами фильтров нижних частот, на вход первого из которых подаются сигналы с входа обратного канала падающей волны ОК ПВ, на вход второго из которых подаются сигналы со входа обратного канала отраженной волны ОК OB, а на вход третьего из которых подаются сигналы промежуточной частоты (ПЧ), при этом вход формирователя тактовых сигналов РЧ модуля соединен с выходом опорного генератора, имеющим для синхронизации с внешними устройствами дополнительный выход на внешний соединитель и внешний вход.An exciter for radio transmitters comprising a control unit, a signal conditioning unit, an amplifier and a selector, characterized in that the control unit is made in the form of a computing module (VM) comprising a central processing unit (CPU) and a programmable logic integrated circuit (FPGA VM), a signal conditioning unit made in the form of a radio frequency (RF) module containing FPGA RFM, a clock driver, a reference generator (OG), an analog-to-digital converter (ADC), a digital boost converter (DPC), three lower filters frequency (low-pass filter), the selector contains input and output switches, four band-pass filters and a control signal sensor for the state of the blocks of the CKZ radio transmitting device, an interface module containing a microcontroller (MK), a codec and two level converters, with an Ethernet 100 interface, through which control commands are received, it is connected to the CPU, with which the USB port is also connected, the inputs and outputs of the CPU are connected to the FPGA VM, which is connected to the MK interface module, and also through the codec to the inputs of the TLF, through whether the level (PU) is with the input “TLG Input” and the output of RS-422, while the MK of the interface module is connected to the interface of the MU (CAN) and the input “RPDU Control”, as well as the MK output is connected to the FPGA FPM input, and the output MK is connected to the selector CKZ sensor and, by control, to an amplifier, the output of which is connected to the input selector switch, the outputs of which are connected to four bandpass filters that are connected to the output switch, the output of which with the CKZ sensor is connected, is the output of the RF exciter, with two inputs -output FPGA VM management and d They are connected to the two inputs-outputs of the FPGA RFM, the input of which is connected to the ADC output, and the output to the input of the CPU, the output of which is connected to an amplifier, and the three ADC inputs are connected to three outputs of low-pass filters, the first of which receives signals from the input of the return channel of the incident wave of OK PV, the input of the second of which receives signals from the input of the return channel of the reflected wave of OK OB, and the input of the third of which signals of the intermediate frequency (IF), while the input of the driver of the clock signal of the RF module is connected to the output ohm of the reference generator, having for synchronization with external devices an additional output to an external connector and an external input.
RU2016117790A 2016-05-04 2016-05-04 Exciter for radio transmitters RU2625527C1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU2016117790A RU2625527C1 (en) 2016-05-04 2016-05-04 Exciter for radio transmitters

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2016117790A RU2625527C1 (en) 2016-05-04 2016-05-04 Exciter for radio transmitters

Publications (1)

Publication Number Publication Date
RU2625527C1 true RU2625527C1 (en) 2017-07-14

Family

ID=59495492

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2016117790A RU2625527C1 (en) 2016-05-04 2016-05-04 Exciter for radio transmitters

Country Status (1)

Country Link
RU (1) RU2625527C1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2691757C1 (en) * 2018-01-30 2019-06-18 Закрытое акционерное общество "Проектно-конструкторское бюро "РИО" Multichannel digital excitatory system
RU2766573C2 (en) * 2020-06-16 2022-03-15 Акционерное общество "Проектно-конструкторское бюро "РИО" Method of generating an output signal of a super-long-wave radio station

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6654377B1 (en) * 1997-10-22 2003-11-25 Netro Corporation Wireless ATM network with high quality of service scheduling
SU1840279A1 (en) * 1979-01-12 2006-08-27 Омский научно-исследовательский институт приборостроения Radio transmitter exciter
RU56653U1 (en) * 2006-03-15 2006-09-10 Открытое акционерное общество "Концерн "Гранит-Электрон" RADAR STATION
RU2522910C2 (en) * 2012-11-06 2014-07-20 Российская Федерация, От Имени Которой Выступает Министерство Промышленности И Торговли Российской Федерации Automatic navigation radar with longer non-supervised self-contained operating period

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SU1840279A1 (en) * 1979-01-12 2006-08-27 Омский научно-исследовательский институт приборостроения Radio transmitter exciter
US6654377B1 (en) * 1997-10-22 2003-11-25 Netro Corporation Wireless ATM network with high quality of service scheduling
RU56653U1 (en) * 2006-03-15 2006-09-10 Открытое акционерное общество "Концерн "Гранит-Электрон" RADAR STATION
RU2522910C2 (en) * 2012-11-06 2014-07-20 Российская Федерация, От Имени Которой Выступает Министерство Промышленности И Торговли Российской Федерации Automatic navigation radar with longer non-supervised self-contained operating period

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2691757C1 (en) * 2018-01-30 2019-06-18 Закрытое акционерное общество "Проектно-конструкторское бюро "РИО" Multichannel digital excitatory system
RU2766573C2 (en) * 2020-06-16 2022-03-15 Акционерное общество "Проектно-конструкторское бюро "РИО" Method of generating an output signal of a super-long-wave radio station

Similar Documents

Publication Publication Date Title
US5162937A (en) Optical cable television transmission system
US7203466B2 (en) Transmitting and receiving unit
US8155164B2 (en) Spread frequency spectrum waveform generating circuit
RU2625527C1 (en) Exciter for radio transmitters
RU2496232C1 (en) Transceiver for radio relay link
US20100183317A1 (en) Infrared transmitter
CA2291868C (en) Interference canceling device
AU7771098A (en) Method of synchronization
JPWO2005018118A1 (en) Distortion generating circuit, predistortion circuit, optical signal transmitter and optical signal transmission system using the same
RU2178952C1 (en) System for transmitting and receiving modulated signals over power supply mains
RU118813U1 (en) RADIO-TRANSMITTER OF THE SHORT-WAVE RANGE
RU100348U1 (en) FREQUENCY SYNTHESIS
RU56747U1 (en) DIGITAL FREQUENCY SYNTHESIS WITH FREQUENCY MODULATION
JP2803436B2 (en) Radio base station device for mobile communication system
RU66132U1 (en) DIGITAL FREQUENCY SYNTHESIS WITH FREQUENCY MODULATION
JP2002359544A (en) Jitter-suppressing circuit, clock regenerating module, and switchboard
RU113098U1 (en) RECEIVER
KR100516354B1 (en) A transmitting and receiving set for frequency-correction
RU2408138C1 (en) Information transmission system with frequency separation of signals
JP2014003537A (en) Satellite communication system
JP2005354336A (en) Signal transmission system and method for transmitting signal
RU107653U1 (en) RECEIVER
RU134722U1 (en) HEAD STATION OF THE SATELLITE COMMUNICATION SEGMENT
EA038870B1 (en) Transmitter
JPS63155932A (en) Interference wave extracting circuit