RU2562389C1 - Устройство обращения ковариационной матрицы помеховых сигналов - Google Patents

Устройство обращения ковариационной матрицы помеховых сигналов Download PDF

Info

Publication number
RU2562389C1
RU2562389C1 RU2014153325/08A RU2014153325A RU2562389C1 RU 2562389 C1 RU2562389 C1 RU 2562389C1 RU 2014153325/08 A RU2014153325/08 A RU 2014153325/08A RU 2014153325 A RU2014153325 A RU 2014153325A RU 2562389 C1 RU2562389 C1 RU 2562389C1
Authority
RU
Russia
Prior art keywords
computing module
inputs
outputs
matrix
computing
Prior art date
Application number
RU2014153325/08A
Other languages
English (en)
Inventor
Артем Николаевич Новиков
Дмитрий Давидович Габриэльян
Виталий Валентинович Шацкий
Николай Витальевич Шацкий
Екатерина Евгеньевна Новикова
Original Assignee
Артем Николаевич Новиков
Дмитрий Давидович Габриэльян
Виталий Валентинович Шацкий
Николай Витальевич Шацкий
Екатерина Евгеньевна Новикова
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Артем Николаевич Новиков, Дмитрий Давидович Габриэльян, Виталий Валентинович Шацкий, Николай Витальевич Шацкий, Екатерина Евгеньевна Новикова filed Critical Артем Николаевич Новиков
Priority to RU2014153325/08A priority Critical patent/RU2562389C1/ru
Application granted granted Critical
Publication of RU2562389C1 publication Critical patent/RU2562389C1/ru

Links

Images

Landscapes

  • Complex Calculations (AREA)

Abstract

Изобретение относится к вычислительной технике и может быть использовано в высокопроизводительных специализированных вычислительных машинах и устройствах обработки сигналов для обращения ковариационных матриц помеховых сигналов. Техническим результатом является увеличение быстродействия за счёт учёта эрмитовых свойств ковариационной матрицы помеховых сигналов. Устройство содержит девять вычислительных модулей, два блока хранения коэффициентов и генератор тактовых импульсов. 2 ил.

Description

Изобретение относится к вычислительной технике и может быть использовано в высокопроизводительных специализированных вычислительных машинах и устройствах обработки сигналов для обращения матриц.
Известно устройство для обращения матриц [1 - Патент RU 1819020. Устройство для обращения матриц / Соболевский П.И., Лиходед Н.А., Косьянчук В.В., Якуш В.П. Класс G06F17/16. - Опубл. 09.06.1995 г.], содержащее линейку из
Figure 00000001
вычислительных модулей, два информационных входа, три настроечных входа и группу выходов. В основу работы устройства для обращения
Figure 00000002
матриц положен метод Гаусса-Жордана, представленный рекуррентными соотношениями.
Недостаток этого устройства заключается в больших аппаратурных затратах и, как следствие, в больших временных затратах на выполнение операции обращения.
Известно устройство для обращения матриц размерности
Figure 00000002
[2 - Патент RU 2037199. Устройство для обращения
Figure 00000002
матриц / Якуш В.П., Косьянчук В.В., Лиходед Н.А., Соболевский П.И. Класс G06F17/16. - Опубл. 09.06.1995 г.], содержащее фиксированное число m вычислительных модулей, где m<n, причем каждый вычислительный модуль содержит три триггера, три параллельных регистра, пять сдвигающих регистров, умножитель, вычитатель, узел вычисления обратной величины числа, два элемента НЕ, пять элементов И, десять блоков элементов И, а также четыре блока элементов ИЛИ. В основу работы устройства положен метод Гаусса-Жордана. Вычислительный модуль работает в шести режимах. Режимы работы вычислительного модуля выполняются последовательно.
Общим недостатком этих устройств является сложность аппаратной реализации, большие аппаратурные затраты и, как следствие, большие временные затраты на выполнение операции обращения.
Известно устройство для обращения матриц [3 - Авторское свидетельство SU 1339585. Устройство для обращения матриц / Кривоцюк В.И., Попов В.Н. Класс G 06 F 17 / 16. - Опубл. 23.09.1987 г.], содержащее два блока хранения матриц, два блока формирования матриц, блок формирования обратной матрицы, блок управления. В устройстве процедура обращения организована рекуррентно. Рекуррентная процедура организуется с использованием вспомогательной матрицы и обратной к ней матрицы. Обращение осуществляется путем последовательной замены во вспомогательной матрице ее строк строками матрицы , подлежащей обращению, и нахождения на каждом шаге обратной для нее матрицы.
Однако, когда обращаемая матрица является многоэлементной, данное устройство будет функционировать со значительными временными затратами.
Известно устройство для обращения матриц [4 - Авторское свидетельство SU 1575204. Устройство для обращения матриц / Царев А.П., Чебан И.И. Класс G 06 F 17 / 16. - Опубл. 30.06.1990 г.], содержащее генератор тактовых импульсов, триггер, счетчик, блоки ввода и вывода и вычислительный блок. В устройстве реализован метод исключения обращения матрицы, основанный на алгоритме Гаусса-Жордана. Целью изобретения является расширение функциональных возможностей устройства за счет вычисления определителя обращаемой матрицы. Модификация традиционного алгоритма заключается в перестановке строк и столбцов на каждом шаге рекуррентной процедуры обращения матрицы.
Недостатком данного устройства, как и ранее рассмотренных, являются большие временные затраты на процедуру обращения матрицы.
Наиболее близким аналогом (прототипом) по совокупности существенных признаков является блок обращения ковариационной матрицы помеховых сигналов [5 - Патент RU 2466482. Адаптивная антенная решетка / Габриэльян Д.Д., Новиков А.Н., Шацкий В.В., Шацкий Н.В. Класс H01Q 3 / 26, H01Q 21 / 00. - Опубл. 10.11.2012 г.], в состав которого входят 11 вычислительных модулей, обеспечивающих построение обратной матрицы [5, фиг. 6]. В данном блоке реализован алгоритм на основе итерационного метода «окаймления», описанного например в [6 - Воеводин В.В., Кузнецов Ю.А. Матрицы и вычисления. - М.: Наука, 1984. - 320 с. или 7 - Фаддеев Д.К., Фаддеева В.Н. Вычислительные методы линейной алгебры. - М.-Л.: Госиздат. физ.-мат. литературы, 1963. - 735 с.]. Входными сигналами блока являются сигналы от блока формирования ковариационной матрицы помеховых сигналов и от предыдущего этапа итераций. Выходными сигналами данного блока являются сигналы, поступающие на следующий этап итераций, или сигналы, поступающие на перемножитель, который формирует весовые коэффициенты, т.е. сигналы, соответствующие обратной ковариационной матрице.
В соответствии с методом окаймления для перехода от блочной матрицы
Figure 00000003
порядка
Figure 00000004
к блочной матрице
Figure 00000005
порядка
Figure 00000006
, выполняемого на
Figure 00000007
-м шаге преобразования, дополнительно используются элементы
Figure 00000008
, образующие матрицу-столбец
Figure 00000009
, элементы
Figure 00000010
, образующие матрицу-строку
Figure 00000011
, и
Figure 00000012
, образующий элемент
Figure 00000013
. С использованием данных элементов матрица
Figure 00000005
определяется как [6, 7]
Figure 00000014
Figure 00000015
,
где
Figure 00000016
.
В первом вычислительном модуле формируется матрица
Figure 00000003
, во втором вычислительном модуле - произведение
Figure 00000017
, в третьем вычислительном модуле - произведение
Figure 00000018
, в четвёртом вычислительном модуле - произведение
Figure 00000019
, в пятом вычислительном модуле - произведение
Figure 00000020
, в шестом вычислительном модуле - произведение
Figure 00000021
, в седьмом вычислительном модуле - произведение
Figure 00000022
, в восьмом вычислительном модуле - элемент матрицы
Figure 00000023
, в девятом вычислительном модуле -
Figure 00000016
, в десятом вычислительном модуле -
Figure 00000024
, в одиннадцатом вычислительном модуле - матрица более высокого порядка
Figure 00000025
. Выходы первого вычислительного модуля подключены к входам второго, третьего и восьмого вычислительных модулей. Выходы второго вычислительного модуля электрически связаны с входами четвёртого вычислительного модуля. Первые выходы четвёртого вычислительного модуля подключены к первым входам пятого вычислительного модуля, а вторые выходы четвёртого вычислительного модуля подключены к входам одиннадцатого вычислительного модуля. Вторые входы пятого вычислительного модуля подключены ко вторым выходам третьего вычислительного модуля. Выходы пятого вычислительного модуля электрически связаны с входами восьмого вычислительного модуля. Выходы восьмого вычислительного модуля подключены к входам одиннадцатого вычислительного модуля. Выходы третьего вычислительного модуля электрически связаны с входами шестого и седьмого вычислительных модулей. Выход шестого вычислительного модуля подключен к входу девятого вычислительного модуля. Выход девятого вычислительного модуля подключен к входу десятого вычислительного модуля. Первый выход десятого вычислительного модуля электрически связан с входом одиннадцатого вычислительного модуля. Второй выход десятого вычислительного модуля электрически связан с входом четвёртого вычислительного модуля, а третий выход - со вторым входом седьмого вычислительного модуля. Выходы седьмого вычислительного модуля электрически связаны с входами одиннадцатого вычислительного модуля.
Недостатком устройства-прототипа является излишняя сложность реализации процесса обращения ковариационной матрицы, так как при реализации метода «окаймления» не было учтено свойство эрмитовости ковариационной матрицы.
Технический результат заключается в сокращении необходимого для обращения ковариационной матрицы помеховых сигналов числа операций и, как следствие, увеличении быстродействия работы устройства обращения ковариационной матрицы помеховых сигналов.
Для достижения указанного технического результата устройство обращения ковариационной матрицы помеховых сигналов содержит, как и прототип, вычислительные модули. В отличие от устройства-прототипа число вычислительных модулей равно девяти. Дополнительно введены первый и второй блоки хранения коэффициентов и генератор тактовых импульсов. Выходы первого вычислительного модуля соединены с первыми входами четвёртого и восьмого вычислительных модулей. Выходы второго вычислительного модуля подключены к первым входам третьего вычислительного модуля, ко вторым входам третьего вычислительного модуля подключены первые выходы четвёртого вычислительного модуля, которые также подключены ко вторым входам восьмого вычислительного модуля. Вторые выходы четвёртого вычислительного модуля подключены к первым входам шестого вычислительного модуля. Выход третьего вычислительного модуля соединен с входом пятого вычислительного модуля, первый выход пятого вычислительного модуля подключен к первому входу девятого вычислительного модуля, а второй выход пятого вычислительного модуля - ко второму входу шестого вычислительного модуля. Первые выходы шестого вычислительного модуля подключены ко вторым входам девятого вычислительного модуля, вторые выходы шестого вычислительного модуля подключены ко входам седьмого вычислительного модуля, первые выходы которого соединены с третьими входами девятого вычислительного модуля, а вторые выходы подключены к третьим входам восьмого вычислительного модуля. Выходы восьмого вычислительного модуля соединены с четвёртыми входами девятого вычислительного модуля. Выходы девятого вычислительного модуля подключены к первым входам первого вычислительного модуля. Вторые входы первого вычислительного модуля подключены к первым выходам первого блока хранения коэффициентов, а ко вторым выходам первого блока хранения коэффициентов подключены входы второго и вторые входы четвёртого вычислительных модулей. Третьи входы первого вычислительного модуля подключены к первым выходам второго блока хранения коэффициентов. Ко второму выходу второго блока хранения коэффициентов подключен третий вход третьего вычислительного модуля. Управление работой модулей и блоков производится генератором тактовых импульсов, формирующим управляющие воздействия для каждого из модулей и блоков.
Проведенный сравнительный анализ заявленного устройства и устройства-прототипа показывает, что заявленное устройство отличается тем, что:
- уменьшено число вычислительных модулей с 11 до 9;
- введены первый и второй блоки хранения коэффициентов и генератор тактовых импульсов;
- изменено схемное выполнение вычислительных модулей вследствие учета эрмитовости ковариационной матрицы помех;
- изменены связи между вычислительными модулями и введёнными элементами.
Сочетание отличительных признаков предложенного устройства обращения ковариационной матрицы помеховых сигналов из доступной литературы неизвестно, поэтому оно соответствует критерию изобретения «новизна».
Анализ известных технических решений (аналогов) в исследуемой области и смежной с ней областях позволяет сделать вывод, что введенные элементы в указанной совокупности неизвестны, и их введение в устройство обращения ковариационной матрицы помеховых сигналов указанным образом и с указанными связями позволяет обеспечить ему новое свойство: увеличение быстродействия работы устройства обращения ковариационной матрицы помеховых сигналов. В целом это обеспечивает заявляемому решению соответствие критерию «изобретательский уровень».
На фиг. 1 представлена структурная схема устройства обращения ковариационной матрицы помеховых сигналов, на фиг. 2 приведена схема устройства обращения ковариационной матрицы помеховых сигналов с указанием выполняемых математических действий.
В состав устройства обращения ковариационной матрицы помеховых сигналов входят вычислительные модули 1-9, первый блок 10 хранения коэффициентов, второй блок 11 хранения коэффициентов и генератор 12 тактовых импульсов. Выходы первого вычислительного модуля 1 соединены с первыми входами четвёртого и восьмого вычислительных модулей 4 и 8. Выходы второго вычислительного модуля 2 подключены к первым входам третьего вычислительного модуля 3. Вторые входы третьего и восьмого вычислительных модулей 3 и 8 соединены с первыми выходами четвёртого вычислительного модуля 4. Вторые выходы четвёртого вычислительного модуля 4 подключены к первым входам шестого вычислительного модуля 6. Выход третьего вычислительного модуля 3 соединен с входом пятого вычислительного модуля 5. Первый выход пятого вычислительного модуля 5 подключен к первому входу девятого вычислительного модуля 9, а второй выход пятого вычислительного модуля 5 - ко второму входу шестого вычислительного модуля 6. Первые выходы шестого вычислительного модуля 6 подключены ко вторым входам девятого вычислительного модуля 9. Вторые выходы шестого вычислительного модуля 6 подключены ко входам седьмого вычислительного модуля 7, первые выходы которого соединены с третьими входами девятого вычислительного модуля 9, а вторые выходы - с третьими входами восьмого вычислительного модуля 8. Выходы восьмого вычислительного модуля 8 соединены с четвёртыми входами девятого вычислительного модуля 9. Выходы девятого вычислительного модуля 9 подключены к первым входам первого вычислительного модуля. Вторые входы первого вычислительного модуля подключены к первым выходам первого блока 10 хранения коэффициентов, а ко вторым выходам первого блока 10 хранения коэффициентов подключены входы второго и вторые входы четвёртого вычислительных модулей. Третьи входы первого вычислительного модуля подключены к первым выходам второго блока 11 хранения коэффициентов. Ко второму выходу второго блока 11 хранения коэффициентов подключен третий вход третьего вычислительного модуля. Управление работой модулей и блоков 1-11 производится генератором 12, формирующим управляющие воздействия для каждого из модулей и блоков.
Прежде чем рассмотреть функционирование предлагаемого устройства обращения ковариационной матрицы помеховых сигналов, проведем теоретическое обоснование процесса обращения ковариационной матрицы методом «окаймления» с учетом ее эрмитовых свойств, реализованного в предлагаемом устройстве.
В соответствии с данным алгоритмом на первом шаге из элементов
Figure 00000026
,
Figure 00000027
,
Figure 00000028
ковариационной матрицы помеховых сигналов выбираются элементы
Figure 00000029
,
Figure 00000030
,
Figure 00000031
,
Figure 00000032
. Данные элементы позволяют сформировать блочную матрицу
Figure 00000033
размерности
Figure 00000034
. Формулы, на основе которых вычисляются данные элементы
Figure 00000035
, имеют вид
Figure 00000036
;
Figure 00000037
; (1)
Figure 00000038
;
Figure 00000039
.
С учетом того, что ковариационная матрица является эрмитовой, то в (1) операция вычисления коэффициентов будет выглядеть следующим образом
Figure 00000040
;
Figure 00000041
; (2)
Figure 00000042
;
Figure 00000043
.
На втором шаге происходит формирование обратной матрицы третьего порядка
Figure 00000044
. Для построения данной матрицы дополнительно используются элементы
Figure 00000045
ковариационной матрицы
Figure 00000046
, «окаймляющие» полученную на первом шаге матрицу
Figure 00000033
, как приведено ниже
Figure 00000047
. (3)
Однако для эрмитовой матрицы
Figure 00000048
. Поэтому для нахождения матрицы третьего порядка будут использоваться элементы
Figure 00000049
. Элементы этой матрицы находятся с помощью формул
Figure 00000050
, (4)
Figure 00000051
, (5)
Figure 00000052
, (6)
Figure 00000053
, (7)
где
Figure 00000054
.
В общем случае для перехода от обратной матрицы
Figure 00000055
порядка
Figure 00000056
к обратной матрице
Figure 00000057
порядка
Figure 00000058
, выполняемого на
Figure 00000059
-м шаге преобразования, дополнительно используются элементы
Figure 00000060
, образующие матрицу-столбец
Figure 00000009
, элементы
Figure 00000061
, образующие матрицу-строку
Figure 00000011
, а также элемент
Figure 00000062
, представляющий блок
Figure 00000063
, приведены в (8)
Figure 00000064
(8)
Так как матрица-столбец
Figure 00000065
равна комплексно сопряженной и транспонированной матрице-строке
Figure 00000066
, то есть
Figure 00000067
, то матрица
Figure 00000068
, элементы которой определяются формулами, описанными в [6, 7], примет вид
Figure 00000069
, (9)
где
Figure 00000070
.
Схема устройства, реализующая данный алгоритм, приведена на фигуре 1. На фигуре 2 даются пояснения по выполнению математических действий.
Устройство работает следующим образом.
На первом шаге, как описано выше, на вторые и третьи входы первого вычислительного модуля из первых выходов первого и второго блоков 10, 11 хранения коэффициентов извлекаются элементы исходной матрицы размерности
Figure 00000034
и формируются элементы обратной матрицы
Figure 00000033
в соответствии с формулой (2).
На втором и последующем шагах итерационного алгоритма происходит формирование обратной матрицы третьего и последующих порядков. При этом первые выходы первого и второго блоков 10, 11 хранения коэффициентов не задействуются.
Для формирования обратных матриц третьего и более высокого порядков выполняется итерационный алгоритм. На каждом шаге, за исключением последнего выполняются следующие операции. На входы второго вычислительного модуля 2 и вторые входы четвёртого вычислительного модуля 4 поступают со вторых выходов первого блока 10 хранения коэффициентов сигналы, соответствующие элементам матрицы-строки
Figure 00000071
, «окаймляющим» матрицу
Figure 00000072
с учетом ее эрмитовых свойств. Во втором вычислительном модуле 2 производятся операции, соответствующие математическим действиям транспонирования и комплексного сопряжения для формирования
Figure 00000073
. Сигналы с выходов второго вычислительного модуля 2 поступают на первые входы третьего вычислительного модуля 3, на третий вход которого одновременно поступает со второго выхода второго блока11 хранения коэффициентов сигнал, соответствующий блоку
Figure 00000074
, который окаймляет матрицу
Figure 00000075
. Кроме того, сигналы, определяющие элементы обратной матрицы, полученной на предыдущем этапе итерации поступают на первые входы первого вычислительного модуля 1 с выходов девятого вычислительного модуля 9 и пересылаются на первые входы четвертого 4 и восьмого 8 вычислительных модулей. В четвёртом вычислительном модуле 4 производится формирование сигналов, соответствующих математической операции
Figure 00000076
. В третьем вычислительном модуле 3 после поступления сигналов на его вторые входы с первых выходов четвёртого вычислительного модуля 4 формируются сигналы, соответствующие математическому действию
Figure 00000077
.
Сигналы с первых выходов четвёртого вычислительного модуля 4 поступают на вторые входы восьмого вычислительного модуля 8, а со вторых выходов - на первые входы шестого вычислительного модуля 6. Сигнал с выхода третьего вычислительного модуля 3 поступает на вход пятого вычислительного модуля 5, в котором выполняются операции по формированию элементов матрицы
Figure 00000078
. Сигнал с первого выхода пятого вычислительного модуля 5 поступает на первый вход девятого вычислительного модуля 9, а со второго выхода - на второй вход шестого вычислительного модуля 6. В шестом вычислительном модуле 6 производится формирование сигналов, соответствующих элементам матрицы
Figure 00000079
. Сигналы с первых выходов шестого вычислительного модуля 6 поступают на вторые входы девятого вычислительного модуля 9, а с вторых выходов - на входы седьмого вычислительного модуля 7. В седьмом вычислительном модуле 7 происходит формирование сигналов, соответствующих элементам матрицы
Figure 00000080
. Сигналы с первых выходов седьмого вычислительного модуля 7 поступают на третьи входы девятого вычислительного модуля 9, а со вторых выходов - на третьи входы восьмого вычислительного модуля 8, где производится формирование сигналов, определяющих элементы матрицы
Figure 00000081
. Сигналы с выходов восьмого вычислительного модуля 8 поступают на четвёртые входы девятого вычислительного модуля. В девятом вычислительном модуле 9 производится формирование сигналов, определяющих элементы обращенной матрицы
Figure 00000082
. Выходами девятого вычислительного модуля 9 являются сигналы обращенной матрицы
Figure 00000083
на данном этапе итераций, поступающие в процессе обращения на входы первого вычислительного модуля. После выполнения
Figure 00000084
шагов итерационного алгоритма формируется обратная матрица порядка
Figure 00000085
, и обращение матрицы завершается.
Изготовление устройства обращения ковариационной матрицы помеховых сигналов не представит особых затруднений, так как выполнение операций матричного умножения реализуется с использованием типовых цифровых устройств, реализующих операции умножения, сложения и вычитания.
Первый и второй блоки хранения коэффициентов могут быть выполнены на основе адресного запоминающего устройства, включающего блок памяти, дешифраторы и формирователи с регистром адреса, формирователи записи и усилители считывания с подключенным к ним регистром числа, а также блок синхронизации (управления).
Сказанное выше подтверждает соответствие критерию “промышленная применимость” предложенного технического решения.
Таким образом, выполнение устройства обращения ковариационной матрицы помеховых сигналов с учетом эрмитовых свойств ковариационной матрицы помеховых сигналов позволяет повысить быстродействие работы устройства при его упрощении вследствие уменьшения числа вычислительных модулей.

Claims (1)

  1. Устройство обращения ковариационной матрицы помеховых сигналов, содержащее вычислительные модули, отличающееся тем, что дополнительно введены первый и второй блоки хранения коэффициентов и генератор тактовых импульсов, число вычислительных модулей равно девяти, причем выходы первого вычислительного модуля соединены с первыми входами четвёртого и восьмого вычислительных модулей, выходы второго вычислительного модуля подключены к первым входам третьего вычислительного модуля, ко вторым входам третьего и восьмого вычислительных модулей подключены первые выходы четвёртого вычислительного модуля, вторые выходы четвёртого вычислительного модуля подключены к первым входам шестого вычислительного модуля, выход третьего вычислительного модуля соединен со входом пятого вычислительного модуля, первый выход пятого вычислительного модуля подключен к первому входу девятого вычислительного модуля, второй выход пятого вычислительного модуля - ко второму входу шестого вычислительного модуля, первые выходы шестого вычислительного модуля подключены ко вторым входам девятого вычислительного модуля, вторые выходы шестого вычислительного модуля подключены ко входам седьмого вычислительного модуля, первые выходы которого соединены с третьими входами девятого вычислительного модуля, вторые выходы подключены к третьим входам восьмого вычислительного модуля, выходы восьмого вычислительного модуля соединены с четвёртыми входами девятого вычислительного модуля, выходы девятого вычислительного модуля подключены к первым входам первого вычислительного модуля, вторые входы первого вычислительного модуля подключены к первым выходам первого блока хранения коэффициентов, ко вторым выходам первого блока хранения коэффициентов подключены входы второго и вторые входы четвёртого вычислительных модулей, третьи входы первого вычислительного модуля подключены к первым выходам второго блока хранения коэффициентов, ко второму выходу второго блока хранения коэффициентов подключен третий вход третьего вычислительного модуля, а управление работой модулей и блоков производится генератором тактовых импульсов, формирующим управляющие воздействия для каждого из модулей и блоков.
RU2014153325/08A 2014-12-27 2014-12-27 Устройство обращения ковариационной матрицы помеховых сигналов RU2562389C1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU2014153325/08A RU2562389C1 (ru) 2014-12-27 2014-12-27 Устройство обращения ковариационной матрицы помеховых сигналов

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2014153325/08A RU2562389C1 (ru) 2014-12-27 2014-12-27 Устройство обращения ковариационной матрицы помеховых сигналов

Publications (1)

Publication Number Publication Date
RU2562389C1 true RU2562389C1 (ru) 2015-09-10

Family

ID=54073642

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2014153325/08A RU2562389C1 (ru) 2014-12-27 2014-12-27 Устройство обращения ковариационной матрицы помеховых сигналов

Country Status (1)

Country Link
RU (1) RU2562389C1 (ru)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SU1339585A1 (ru) * 1985-09-20 1987-09-23 Серпуховское высшее военное командно-инженерное училище ракетных войск им.Ленинского комсомола Устройство дл обращени матриц
SU1575204A1 (ru) * 1988-05-05 1990-06-30 Предприятие П/Я А-3239 Устройство дл обращени матриц
RU2037199C1 (ru) * 1990-05-23 1995-06-09 Якуш Виктор Павлович Устройство для обращения n x n матриц
US6675187B1 (en) * 1999-06-10 2004-01-06 Agere Systems Inc. Pipelined linear array of processor elements for performing matrix computations
RU2466482C1 (ru) * 2011-03-16 2012-11-10 Дмитрий Давидович Габриэльян Адаптивная антенная решетка

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SU1339585A1 (ru) * 1985-09-20 1987-09-23 Серпуховское высшее военное командно-инженерное училище ракетных войск им.Ленинского комсомола Устройство дл обращени матриц
SU1575204A1 (ru) * 1988-05-05 1990-06-30 Предприятие П/Я А-3239 Устройство дл обращени матриц
RU2037199C1 (ru) * 1990-05-23 1995-06-09 Якуш Виктор Павлович Устройство для обращения n x n матриц
US6675187B1 (en) * 1999-06-10 2004-01-06 Agere Systems Inc. Pipelined linear array of processor elements for performing matrix computations
RU2466482C1 (ru) * 2011-03-16 2012-11-10 Дмитрий Давидович Габриэльян Адаптивная антенная решетка

Similar Documents

Publication Publication Date Title
US10140251B2 (en) Processor and method for executing matrix multiplication operation on processor
CN105426345A (zh) 一种矩阵求逆运算方法
Meher et al. Efficient VLSI architecture for decimation-in-time fast Fourier transform of real-valued data
Mohanty et al. LUT optimization for distributed arithmetic-based block least mean square adaptive filter
CN111505564A (zh) 一种互质阵模型下的降维四阶累积量的正交传播算子方法
Chen et al. Hardware and energy-efficient stochastic LU decomposition scheme for MIMO receivers
CN103136165A (zh) 一种基于fpga的自适应旁瓣对消权值的方法
RU2700194C1 (ru) Унифицированная реконфигурируемая схема коммутации быстрого преобразования фурье и способ её формирования
Deryabin et al. High performance parallel computing in residue number system
RU2562389C1 (ru) Устройство обращения ковариационной матрицы помеховых сигналов
Mohanty et al. Design and performance analysis of fixed-point jacobi svd algorithm on reconfigurable system
RU2709160C1 (ru) Устройство обращения треугольной матрицы
Meher et al. Area-delay efficient architecture for MP algorithm using reconfigurable inner-product circuits
Yu et al. A fast parallel matrix inversion algorithm based on heterogeneous multicore architectures
RU188978U1 (ru) Унифицированная реконфигурируемая схема коммутации быстрого преобразования фурье
Hariri et al. Digit-level semi-systolic and systolic structures for the shifted polynomial basis multiplication over binary extension fields
RU2717950C1 (ru) Высокоскоростное устройство быстрого преобразования фурье с бесконфликтным линейным доступом к памяти
Nagajyothi et al. High-Speed Low Area 2D FIR Filter Using Vedic Multiplier
Deng et al. Less is More: Hop-Wise Graph Attention for Scalable and Generalizable Learning on Circuits
Draganić et al. Compressive Sensing Least Square problem solution suitable for implementation
Meher et al. A novel DA-based architecture for efficient computation of inner-product of variable vectors
Jaikumar et al. A novel approach to implement high speed squaring circuit using ancient Vedic mathematics techniques
Mohanty et al. New scan method and pipeline architecture for VLSI implementation of separable 2-D FIR filters without transposition
Lunglmayr et al. Null space projection enhanced LMS filters
Eilers Modular form representation for periods of hyperelliptic integrals

Legal Events

Date Code Title Description
MM4A The patent is invalid due to non-payment of fees

Effective date: 20161228