RU2558613C2 - Способ организации параллельно-конвейерных вычислений в однородной вычислительной среде с коммутационно-потоковым управлением - Google Patents
Способ организации параллельно-конвейерных вычислений в однородной вычислительной среде с коммутационно-потоковым управлением Download PDFInfo
- Publication number
- RU2558613C2 RU2558613C2 RU2013128109/08A RU2013128109A RU2558613C2 RU 2558613 C2 RU2558613 C2 RU 2558613C2 RU 2013128109/08 A RU2013128109/08 A RU 2013128109/08A RU 2013128109 A RU2013128109 A RU 2013128109A RU 2558613 C2 RU2558613 C2 RU 2558613C2
- Authority
- RU
- Russia
- Prior art keywords
- computing environment
- multiplexer
- input
- parallel
- homogeneous computing
- Prior art date
Links
Landscapes
- Advance Control (AREA)
- Complex Calculations (AREA)
Abstract
Изобретение относится к вычислительной технике и предназначено для построения быстродействующих многооперандных параллельно-конвейерных сумматоров для обработки массивов целых положительных чисел. Техническим результатом является повышение быстродействия. Ячейки каждой подобласти однородной вычислительной среды настраивают на выполнение уникальной операции, где m - общее количество операций. Исходные операнды подают на информационный вход однородной вычислительной среды и параллельно на вход каждой вычислительной подобласти, где происходит параллельно-конвейерное выполнение операции. Результаты выполнения операции в каждой подобласти параллельно поступают на информационные входы m-входового мультиплексора. Далее происходит коммутация одного плеча мультиплексора с его выходом, причем выбор коммутируемого плеча однозначно задается кодом исполняемой операции, являющейся командой управления m-входового мультиплексора, таким образом, искомый результат операции доступен на выходе мультиплексора. 1 ил.
Description
Изобретение относится к вычислительной технике и предназначено для построения быстродействующих параллельно-конвейерных устройств, выполняющих арифметико-логические операции над массивами чисел.
Однородной вычислительной средой называется регулярная структура, состоящая из соединенных друг с другом одинаковых ячеек, выполняющая арифметическую или логическую функцию.
Известно несколько способов управления вычислениями в арифметико-логическом устройстве на базе однородной вычислительной среды.
Один из таких способов (описанный более подробно в книге Коуги П.М. Архитектура конвейерных ЭВМ. - М.: Радио и связь, 1981, 357 с.) заключается в том, что исходные данные, пройдя через сортировщик данных, поступают на обработку в ОВС, специализирующуюся на выполнении соответствующей операции. Недостаток данного типа АЛУ заключается в том, что исходные данные поступают на обработку в соответствующую ОВС только после прихода в сортировщик команды, соответствующей текущим данным, что снижает быстродействие устройства.
Наиболее близким к заявляемому решению является способ (описанный более подробно в книге Коуги П.М. Архитектура конвейерных ЭВМ. - М.: Радио и связь, 1981, 357 с.), отличающийся от первого тем, что благодаря реконфигурации топологии единое пространство ОВС перестраивается для выполнения текущей операции. Вследствие этого отсутствует необходимость в сортировщике, что сокращает аппаратурные затраты, но значительно снижает быстродействие устройства.
Техническим результатом от использования способа организации параллельно-конвейерных вычислений в однородной вычислительной среде с коммутационно-потоковым управлением является повышение быстродействия АЛУ за счет параллельного выполнения операций в ОВС без необходимости ее реконфигурации или сортировки исходного потока данных.
Описание технического решения: ОВС, состоящая из многофункциональных ячеек, способных настраиваться на выполнение определенной операции, шина исходного операнда а, шина исходного операнда b, шина результата m-входового мультиплексора, где m - общее количество операций, на выполнение которых может быть настроена однородная вычислительная среда.
Описание способа организации параллельно-конвейерных вычислений в однородной вычислительной среде с коммутационно-потоковым управлением
Способ заключается в том, что в арифметико-логическом устройстве перед началом выполнения операций однородная вычислительная среда разделяется на m независимых подобластей путем настройки ячеек каждой выделенной подобласти на выполнение уникальной операции, где m - общее количество операций, на выполнение которых может быть настроена однородная вычислительная среда.
Затем при выполнении операции исходные операнды, поступающие на информационные входы однородной вычислительной среды, параллельно подаются на соответствующие входы каждой выделенной подобласти, где происходит параллельно-конвейерное выполнение соответствующей операции в назначенной подобласти. После выполнения в m-подобластях ОВС соответствующих им операций их результаты параллельно передаются с информационных выходов m-подобластей на соответствующие им информационные входы m-входового мультиплексора, в котором далее выполняется коммутация информационного входа плеча коммутатора с его информационным выходом в соответствии с кодом исполняемой операции, который поступает на управляющие входы m-входового мультиплексора.
Таким образом, искомый результат операции доступен на информационном выходе мультиплексора.
Пример: имеется устройство для конвейерных арифметических вычислений по заданному модулю на базе ОВС ("Ячейка однородной вычислительной среды, однородная вычислительная среда и устройство для конвейерных арифметических вычислений по заданному модулю". Патент на изобретение №2477513 от 10.03.2013 г., заявка №2011149264, приоритет от 02.12.2011) и необходимо вычислить результат умножения пары операндов.
Перед началом выполнения операций однородная вычислительная среда разделяется на 4 независимых подобласти (4 специализированных вычислительных ядра) путем настройки каждой подобласти на выполнение уникальной двухоперандной операции: операции сложения, операции вычитания, операции умножения и операции деления, то есть в данном случае m=4. При выполнении заданной операции пара исходных операндов одновременно подается на информационные входы всех четырех подобластей ОВС, в которых одновременно во времени реализуется выполнение соответствующей им операции, то есть операции сложения, операции вычитания, операции умножения и операции деления.
После параллельного выполнения перечисленных операций в каждой подобласти параллельно и одновременно формируется результат выполнения четырех операций: сложения, вычитания, умножения и деления. Так в решении "Ячейка однородной вычислительной среды однородная вычислительная среда и устройство для конвейерных арифметических вычислений по заданному модулю" (Патент на изобретение №2477513 от 10.03.2013 г., заявка №2011149264, приоритет от 02.12.2011) перечисленные операции выполняются с одинаковой скоростью.
Полученные результаты вычислений одновременно поступают с информационных вычислительных подобластей на четыре соответствующих информационных входа четырехвходового мультиплексора: на первый информационный вход мультиплексора поступает результат выполнения операции сложения, на второй - результат выполнения операции вычитания, на третий - результат выполнения операции умножения, на четвертый - результат выполнения операции деления. В зависимости от значения кода операции, поступающего на управляющие входы мультиплексора, на информационный выход мультиплексора подключается соответствующий информационный вход, на котором содержится результат выполнения заданной операции. Таким образом, искомый результат доступен на информационном выходе мультиплексора.
Примером построения устройства на базе описанного способа может служить его реализация в виде сверхбольшой интегральной схемы (СБИС) или программирование на программируемых логических интегральных схемах (ПЛИС).
На фиг. 1 представлен вариант структурной схемы устройства, реализующего способ организации параллельно-конвейерных вычислений в однородной вычислительной среде с коммутационно-потоковым управлением, где 1-4 подобласти ОВС; 5 - m-входовой мультиплексор; a, b - шины данных исходных операндов а и b соответственно; s - шина результата, I - шина подачи кода операции на управляющие входы m-входового мультиплексора.
Claims (1)
- Способ организации параллельно-конвейерных вычислений в однородной вычислительной среде с коммутационно-потоковым управлением, заключающийся в том, что:
перед началом выполнения операций однородная вычислительная среда разделяется на m независимых вычислительных подобластей путем настройки ячеек каждой подобласти на выполнение уникальной операции, где m - общее количество операций, на выполнение которых может быть настроена однородная вычислительная среда,
затем при выполнении операции исходные операнды поступают на информационный вход однородной вычислительной среды и параллельно подаются на вход каждой вычислительной подобласти, где происходит параллельно-конвейерное выполнение операции, соответствующей данной подобласти,
после выполнения операции в каждой подобласти результаты выполнения операции параллельно поступают с информационных выходов вычислительных подобластей на информационные входы m-входового мультиплексора, и далее происходит коммутация одного плеча мультиплексора с его выходом, причем выбор коммутируемого плеча однозначно задается кодом исполняемой операции, являющейся командой управления m-входового мультиплексора,
на каждом следующем шаге вычислений на управляющие входы m-входового мультиплексора для выполнения коммутации его информационного входа на информационный выход подается код следующей операции, в итоге результат выполнения следующей операции доступен на информационном выходе мультиплексора.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU2013128109/08A RU2558613C2 (ru) | 2013-06-19 | 2013-06-19 | Способ организации параллельно-конвейерных вычислений в однородной вычислительной среде с коммутационно-потоковым управлением |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU2013128109/08A RU2558613C2 (ru) | 2013-06-19 | 2013-06-19 | Способ организации параллельно-конвейерных вычислений в однородной вычислительной среде с коммутационно-потоковым управлением |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| RU2013128109A RU2013128109A (ru) | 2014-12-27 |
| RU2558613C2 true RU2558613C2 (ru) | 2015-08-10 |
Family
ID=53278466
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| RU2013128109/08A RU2558613C2 (ru) | 2013-06-19 | 2013-06-19 | Способ организации параллельно-конвейерных вычислений в однородной вычислительной среде с коммутационно-потоковым управлением |
Country Status (1)
| Country | Link |
|---|---|
| RU (1) | RU2558613C2 (ru) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2360280C2 (ru) * | 2003-10-24 | 2009-06-27 | Роберт Бош Гмбх | Способ и устройство для обработки операндов в процессоре |
| RU2461867C1 (ru) * | 2011-06-23 | 2012-09-20 | Российская Федерация, от имени которой выступает Государственная корпорация по атомной энергии "Росатом" - Госкорпорация "Росатом" | Реконфигурируемый вычислительный конвейер |
| RU123955U1 (ru) * | 2012-08-02 | 2013-01-10 | Российская Федерация, от имени которой выступает Министерство промышленности и торговли Российской Федерации (Минпромторг России) | Устройство для измерения свойств материалов в свч диапазоне |
-
2013
- 2013-06-19 RU RU2013128109/08A patent/RU2558613C2/ru active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2360280C2 (ru) * | 2003-10-24 | 2009-06-27 | Роберт Бош Гмбх | Способ и устройство для обработки операндов в процессоре |
| RU2461867C1 (ru) * | 2011-06-23 | 2012-09-20 | Российская Федерация, от имени которой выступает Государственная корпорация по атомной энергии "Росатом" - Госкорпорация "Росатом" | Реконфигурируемый вычислительный конвейер |
| RU123955U1 (ru) * | 2012-08-02 | 2013-01-10 | Российская Федерация, от имени которой выступает Министерство промышленности и торговли Российской Федерации (Минпромторг России) | Устройство для измерения свойств материалов в свч диапазоне |
Also Published As
| Publication number | Publication date |
|---|---|
| RU2013128109A (ru) | 2014-12-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108268278B (zh) | 具有可配置空间加速器的处理器、方法和*** | |
| US9590629B2 (en) | Logical elements with switchable connections | |
| GB2526018A (en) | Multistage switch | |
| US20210089324A1 (en) | Controlling the operating speed of stages of an asynchronous pipeline | |
| US10218357B2 (en) | Logical elements with switchable connections for multifunction operation | |
| WO2017020165A1 (zh) | 自适应芯片和配置方法 | |
| US11507531B2 (en) | Apparatus and method to switch configurable logic units | |
| EP3682353A1 (en) | Directed and interconnected grid dataflow architecture | |
| Shi et al. | Efficient FPGA implementation of digit parallel online arithmetic operators | |
| US10476492B2 (en) | Structures and operations of integrated circuits having network of configurable switches | |
| RU2558613C2 (ru) | Способ организации параллельно-конвейерных вычислений в однородной вычислительной среде с коммутационно-потоковым управлением | |
| US9787290B2 (en) | Resource-saving circuit structures for deeply pipelined systolic finite impulse response filters | |
| Kobayashi et al. | Towards a low-power accelerator of many FPGAs for stencil computations | |
| US10592444B2 (en) | Reconfigurable interconnected programmable processors | |
| Yang et al. | High performance reconfigurable computing for Cholesky decomposition | |
| Dimitrakopoulos et al. | Sorter based permutation units for media-enhanced microprocessors | |
| US9330040B2 (en) | Serial configuration of a reconfigurable instruction cell array | |
| RU2461867C1 (ru) | Реконфигурируемый вычислительный конвейер | |
| Luczynski | Communication Collectives for the Cerebras Wafer-Scale Engine | |
| Ito et al. | A uniform partitioning method for Mono-Instruction Set Computer (MISC) | |
| Ferlin et al. | A FPGA-Based Reconfigurable Parallel Architecture for High-Performance Numerical Computation | |
| Bindal et al. | Review of Combinational and Sequential Logic Circuits and Design | |
| Mannatunga et al. | Performance Evaluation of Division Algorithms in FPGA | |
| Jani et al. | Fast Fourier Transform implementation using Microblaze and uclinux | |
| Tsukahara et al. | A novel architecture of dynamically reconfigurable fused multiply–adder for digital signal processing |