RU2549360C1 - Signal demodulator with relative phase modulation - Google Patents

Abstract

FIELD: radio engineering, communication.SUBSTANCE: autocorrelation function of a signal is shaped, integrated and compared to a threshold value that is formed depending on the availability of a demodulated logic signal "One" or "Zero" in the previous cycle. For that purpose, there additionally introduced is a threshold adaptation unit (TAU), an input of the initial threshold level, a signal input, the input of an adaptive threshold and the output of which are connected to a constant generator output, to a decider unit output, to a shaping unit output and to the input of a threshold level of the decider unit respectively. With that, TAU consists of an adder, a polarity corrector, a non-linear corrector and a subtractor; with that, the first input of the subtractor is the input of the TAU initial threshold level, and the second input is the input of the TAU adaptive threshold; the subtractor output is connected to the input of the TAU non-linear corrector, the output of which is connected to the second input of the polarity corrector, the first input of which is the TAU signal input, and the polarity corrector output is connected to the second input of the adder, the output of which is the TAU output, and the first input of the adder is the input of the TAU initial threshold level.EFFECT: reduction of errors occurring as a result of action of interference, due to changing the threshold voltage level as per a quadratic law, depending on One or Zero values obtained at the output of the decider unit in previous cycles, thus providing an increase of interference immunity.4 cl, 8 dwg

Description

Изобретение относится к области радиотехники, а именно к устройствам приема и демодуляции цифровых сигналов, передаваемых методом относительной фазовой модуляции (ОФМ).The invention relates to the field of radio engineering, and in particular to devices for receiving and demodulating digital signals transmitted by the method of relative phase modulation (OFM).

Известен демодулятор сигналов с ОФМ [Патент РФ №2099892, 1997 г., МПК⁶ H04L 27/22], состоящий из фильтра, двух корреляторов, двух блоков стробирования, решающего блока, генератора опорного колебания, фазовращателя и генератора тактовых импульсов, причем вход первого блока стробирования соединен с выходом первого коррелятора, вход второго блока стробирования подключен к выходу второго коррелятора, вход фазовращателя подключен к выходу генератора опорного колебания. Входы установки обоих корреляторов соединены вместе и подключены к первому выходу генератора тактовых импульсов. Входы управления обоих блоков стробирования соединяются с вторым выходом генератора тактовых импульсов. Вход фильтра служит входом демодулятора, выходом которого является выход решающего блока. Кроме того, в составе демодулятора имеется ограничитель, два блока выделения знака и блок формирования оценки фазы, состоящий из двух инверторов, двух блоков выделения знака, коммутатора, двух блоков вычисления модуля, блока сравнения, генератора констант, сумматора. Выход фильтра соединен с входом ограничителя, выход которого подключен к соединенным вместе первым входам корреляторов. Второй вход первого коррелятора соединен с выходом первого блока выделения знака, вход которого подключен к выходу генератора опорного колебания. Второй вход второго коррелятора соединен с выходом второго блока выделения знака, вход которого подключен к выходу фазовращателя. Первый информационный вход коммутатора вместе с входом первого инвертора, входом третьего блока выделения знака и входом первого блока вычисления модуля служат первым входом блока формирования оценки фазы и соединены с выходом первого блока стробирования. Четвертый информационный вход коммутатора вместе с входом второго инвертора, входом четвертого блока выделения знака и входом второго блока вычисления модуля служат вторым входом блока формирования оценки фазы и соединены с выходом второго блока стробирования. Выход первого инвертора соединен со вторым информационным входом коммутатора, выход второго инвертора соединен с третьим информационным входом коммутатора, выход третьего блока выделения знака подключен к соединенным вместе первым управляющим входам коммутатора и генератора констант, выход четвертого блока выделения знака подключен к соединенным вместе вторым управляющим входам коммутатора и генератора констант. Выход первого блока вычисления модуля подключен к первому входу блока сравнения, второй вход которого подключен к выходу второго блока вычисления модуля. Выход блока сравнения подключен к соединенным вместе третьим управляющим входам коммутатора и генератора констант. Выход коммутатора подключен к первому входу сумматора, второй вход которого подключен к выходу генератора констант, выход сумматора служит выходом блока формирования оценки фазы и соединен с входом решающего блока.A known signal demodulator with OFM [RF Patent No. 2099892, 1997, IPC ⁶ H04L 27/22], consisting of a filter, two correlators, two gating units, a decisive unit, a reference oscillator, a phase shifter and a clock generator, the input of the first the gating unit is connected to the output of the first correlator, the input of the second gating unit is connected to the output of the second correlator, the input of the phase shifter is connected to the output of the reference oscillator. The installation inputs of both correlators are connected together and connected to the first output of the clock. The control inputs of both gating units are connected to the second output of the clock generator. The input of the filter serves as the input of the demodulator, the output of which is the output of the decision block. In addition, the demodulator includes a limiter, two sign extraction units and a phase estimation generation unit, consisting of two inverters, two sign extraction units, a switch, two module calculation units, a comparison unit, a constant generator, an adder. The output of the filter is connected to the input of the limiter, the output of which is connected to the first inputs of the correlators connected together. The second input of the first correlator is connected to the output of the first sign extraction unit, the input of which is connected to the output of the reference oscillation generator. The second input of the second correlator is connected to the output of the second sign extraction unit, the input of which is connected to the output of the phase shifter. The first information input of the switch along with the input of the first inverter, the input of the third sign allocation unit and the input of the first module calculation unit serve as the first input of the phase estimation forming unit and are connected to the output of the first gating unit. The fourth information input of the switch, together with the input of the second inverter, the input of the fourth sign extraction unit and the input of the second module calculation unit, serve as the second input of the phase estimation forming unit and are connected to the output of the second gating unit. The output of the first inverter is connected to the second information input of the switch, the output of the second inverter is connected to the third information input of the switch, the output of the third sign allocation unit is connected to the first control inputs of the switch and the constant generator, the output of the fourth sign allocation unit is connected to the second control inputs of the switch connected and constant generator. The output of the first module calculation unit is connected to the first input of the comparison unit, the second input of which is connected to the output of the second module calculation unit. The output of the comparison unit is connected to the third control inputs of the switch and the constant generator connected together. The output of the switch is connected to the first input of the adder, the second input of which is connected to the output of the constant generator, the output of the adder serves as the output of the phase estimator, and is connected to the input of the decision unit.

Недостатком известного устройства является относительно низкая помехоустойчивость обусловленная тем, что при демодуляции в качестве опорных сигналов используют последовательности импульсов прямоугольной формы. Это приводит к нелинейной зависимости получаемой фазы сигнала из-за отсутствия учета изменений фазы демодулируемого сигнала под воздействием помех, действующих в полосе частот принимаемого сигнала.A disadvantage of the known device is the relatively low noise immunity due to the fact that when demodulating as a reference signal using a pulse train of a rectangular shape. This leads to a nonlinear dependence of the obtained phase of the signal due to the lack of accounting for changes in the phase of the demodulated signal under the influence of interference acting in the frequency band of the received signal.

Известен демодулятор сигналов с ОФМ [Патент РФ №2271071, 2006 г., МПК⁶ H04L 27/22], состоящий из фильтра, вход которого является входом для демодулируемого сигнала ОФМ, блока стабилизации амплитуды фазоманипулированного сигнала, вход которого подключен к выходу фильтра, а выход - к первому сигнальному входу коррелятора, второй сигнальный вход которого соединен с выходом генератора опорного сигнала, коррелятора, включающего в себя умножитель напряжений, оба входа которого являются сигнальными входами коррелятора, блока уменьшения уровня помехи, вход которого соединен с выходом умножителя напряжений, а выход - с сигнальным входом интегратора коррелятора, выход которого является выходом коррелятора, а вход сброса интегратора коррелятора является входом установки коррелятора, генератора тактовых импульсов, блока стробирования, соединенного с выходом коррелятора, а вход установки коррелятора подключен к первому выходу генератора тактовых импульсов, ко второму выходу которого подключен вход управления блока стробирования, при этом выход блока стробирования соединен с первым входом и через схему задержки на длительность Т с вычитающим входом схемы вычитания, а выход схемы вычитания соединен с входом блока вычисления модуля, вход которого соединен с первым входом решающей схемы, которая включает в себя последовательно соединенные компаратор напряжений и D-тригтер, выход которого является выходом решающей схемы, а инвертирующий вход компаратора напряжений является вторым входом решающей схемы, который соединен с генератором константы, при этом управляющий вход решающей схемы, являясь входом синхронизации D-триггера, соединен со вторым выходом генератора тактовых импульсов.A known signal demodulator with OFM [RF Patent No. 2271071, 2006, IPC ⁶ H04L 27/22], consisting of a filter, the input of which is an input for a demodulated OFM signal, an amplitude stabilization unit for a phase-shifted signal, the input of which is connected to the filter output, and the output is to the first signal input of the correlator, the second signal input of which is connected to the output of the reference signal generator, a correlator including a voltage multiplier, both inputs of which are signal inputs of the correlator, block noise reduction, input for which it is connected to the output of the voltage multiplier, and the output to the signal input of the correlator integrator, the output of which is the output of the correlator, and the reset input of the correlator integrator is the input of the correlator installation, clock generator, gating unit connected to the correlator output, and the correlator installation input is connected to the first output of the clock generator, the second output of which is connected to the control input of the strobe block, while the output of the strobe block is connected to the first input and through a delay circuit for the duration T with a subtracting input of the subtraction circuit, and the output of the subtraction circuit is connected to the input of the module calculation unit, the input of which is connected to the first input of the decision circuit, which includes a voltage comparator and a D-trigger connected in series, the output of which is the output of the deciding circuit, and the inverting input of the voltage comparator is the second input of the deciding circuit, which is connected to the constant generator, while the controlling input of the deciding circuit, being a synchronization input, is a D-trigger It is connected to the second output of the clock.

Недостатком известного устройства является относительно низкая помехоустойчивость, обусловленная тем, что используемый в устройстве блок уменьшения уровня помехи лишь частично устраняет воздействие помех, появляющихся вследствие применения операции формирования из отфильтрованного демодулируемого сигнала последовательности прямоугольных импульсов.A disadvantage of the known device is the relatively low noise immunity due to the fact that the noise reduction unit used in the device only partially eliminates the effects of interference arising from the operation of generating a sequence of rectangular pulses from the filtered demodulated signal.

Наиболее близким по своей технической сущности является устройство демодуляции сигналов с ОФМ (устройство) [Патент РФ №2460225, опубликовано: 27.08.2012 Бюл. №24]. Устройство-прототип состоит из генератора опорного сигнала, выход которого подключен к входу опорного напряжения коррелятора, сигнальный вход которого подключен к выходу стабилизатора амплитуды, вход которого подключен к выходу фильтра, вход которого является входом демодулятора, генератора тактовых импульсов, первый выход которого подключен к тактовому входу коррелятора, выход которого подключен к сигнальному входу блока стробирования, тактовый вход которого подключен к второму выходу генератора тактовых импульсов и тактовому входу решающего блока, сигнальный вход которого подключен к выходу блока вычисления модуля, вход которого подключен к выходу блока вычитания, вход которого подключен к выходу блока стробирования и входу блока задержки на длительность Т, генератора константы, причем выход решающего блока является выходом демодулятора, ограничителя амплитуды, вход которого подключен к выходу блока задержки на длительность Т, а выход подключен к второму входу блока вычитания, формирующего блока, вход уровня порога, сигнальный вход и выход которого подключены соответственно к выходу генератора константы, к выходу решающего блока и к входу уровня порога решающего блока. Формирующий блок состоит из коммутатора, вход уровня порога которого является входом уровня порога блока, а вход отключения генератора константы коммутатора подключен к выходу переключателя константы, выход коммутатора подключен к входу начального уровня формирователя порога, выход которого является выходом блока, а корректирующий вход формирователя порога подключен к выходу корректора порога, вход которого подключен к входу переключателя константы и является сигнальным входом блока.The closest in its technical essence is a device for demodulating signals with OFM (device) [RF Patent No. 2460225, published: 08/27/2012 Bull. No. 24]. The prototype device consists of a reference signal generator, the output of which is connected to the input of the correlator reference voltage, the signal input of which is connected to the output of the amplitude stabilizer, the input of which is connected to the output of the filter, the input of which is the input of the demodulator, clock generator, the first output of which is connected to the clock the correlator input, the output of which is connected to the signal input of the gating block, the clock input of which is connected to the second output of the clock generator and the clock input the decision block, the signal input of which is connected to the output of the module calculation unit, the input of which is connected to the output of the subtraction unit, the input of which is connected to the output of the gating block and the input of the delay unit for the duration T, the constant generator, and the output of the decision block is the output of the demodulator, amplitude limiter whose input is connected to the output of the delay unit for a duration T, and the output is connected to the second input of the subtraction unit, the forming unit, the threshold level input, the signal input and output of which are connected ootvetstvenno to the generator output constant to the output deciding unit and to the input of decision block level threshold. The forming unit consists of a switch, the input of the threshold level of which is the input of the threshold level of the unit, and the disconnect input of the constant generator of the switch is connected to the output of the constant switch, the output of the switch is connected to the input of the initial level of the threshold driver, the output of which is the output of the block, and the correcting input of the threshold driver is connected to the output of the threshold corrector, the input of which is connected to the input of the constant switch and is the signal input of the block.

Недостатком известного устройства-прототипа является относительно низкая помехоустойчивость. Это объясняется тем, что используемый в устройстве формирующий блок, корректирующий порог принятия решения, лишь частично устраняет негативное воздействие помех, приводящих к ошибкам в канале связи. Указанный недостаток обусловлен тем, что под воздействием помех, возникающих в канале связи, с блока вычисления модуля будет поступать неправильно вычисленное значение уровня напряжения, которые при линейно меняющемся уровне напряжения порога, поступающего с формирующего блока, приведет к неправильному принятию решения о демодулированном символе на выходе решающего блока.A disadvantage of the known prototype device is the relatively low noise immunity. This is explained by the fact that the forming unit used in the device, which corrects the decision threshold, only partially eliminates the negative impact of interference, which leads to errors in the communication channel. This drawback is due to the fact that under the influence of interference arising in the communication channel, the module calculation unit will receive an incorrectly calculated voltage level value, which, with a linearly changing threshold voltage level, coming from the forming unit, will lead to an incorrect decision on the demodulated output symbol crucial block.

Целью заявленного изобретения является разработка демодулятора сигналов с ОФМ, обеспечивающего снижение ошибок (возникающих в результате воздействия помех), за счет изменения уровня напряжения порога по квадратическому закону, в зависимости от значений «единица» или «нуль», полученных на выходе решающего блока на предыдущих циклах, тем самым обеспечивая повышение помехоустойчивости.The aim of the claimed invention is to develop a demodulator of signals with OFM, which reduces errors (resulting from interference), by changing the threshold voltage level according to a quadratic law, depending on the values of "one" or "zero" obtained at the output of the decisive block on the previous cycles, thereby providing increased noise immunity.

В заявленном устройстве поставленная цель достигается тем, что в известный демодулятор сигналов с относительной фазовой модуляцией, содержащий генератор опорного сигнала, выход которого подключен к входу опорного напряжения коррелятора, сигнальный вход коррелятора подключен к выходу стабилизатора амплитуды, вход которого подключен к выходу фильтра, вход которого является входом демодулятора, генератор тактовых импульсов, первый выход которого подключен к тактовому входу коррелятора, выход коррелятора подключен к сигнальному входу блока стробирования, тактовый вход которого подключен к второму выходу генератора тактовых импульсов и к тактовому входу решающего блока, сигнальный вход решающего блока подключен к выходу блока вычисления модуля, вход которого подключен к выходу блока вычитания, первый вход которого подключен к выходу блока стробирования и входу блока задержки на длительность Т, выход которого подключен к входу ограничителя амплитуды, выход которого подключен к второму входу блока вычитания, причем выход решающего блока является выходом демодулятора и соединен с сигнальным входом формирующего блока, вход уровня порога формирующего блока подключен к выходу генератора константы, дополнительно введен блок адаптации порога (БАП), вход начального уровня порога, сигнальный вход, вход адаптивного порога и выход которого подключены соответственно к выходу генератора константы, к выходу решающего блока, к выходу формирующего блока и к входу порогового уровня решающего блока. При этом коррелятор состоит из умножителя напряжения и интегратора, причем первый вход умножителя напряжений является входом опорного напряжения коррелятора, а второй вход умножителя напряжений является сигнальным входом коррелятора, выход умножителя напряжений подключен к первому входу интегратора, выход которого является выходом коррелятора, второй вход интегратора является тактовым входом коррелятора. При этом решающий блок состоит из компаратора напряжений и D-триггера, причем первый вход компаратора напряжений является сигнальным входом решающего блока, а второй вход компаратора напряжений является входом порогового уровня решающего блока, выход компаратора напряжений подключен к первому входу D-триггера, второй вход которого является тактовым входом решающего блока, выход D-триггера является выходом решающего блока. При этом формирующий блок состоит из коммутатора, вход уровня порога которого является входом уровня порога формирующего блока, а вход отключения генератора константы коммутатора подключен к выходу переключателя константы, выход коммутатора подключен к входу начального уровня формирователя порога, выход которого является выходом формирующего блока, а корректирующий вход формирователя порога подключен к выходу корректора порога, вход которого подключен к входу переключателя константы и является сигнальным входом формирующего блока. При этом БАП состоит из сумматора, корректора полярности, нелинейного корректора и вычитателя, причем первый вход вычитателя является входом начального уровня порога БАП, а второй вход является входом адаптивного порога БАП, выход вычитателя подключен к входу нелинейного корректора БАП, выход которого подключен к второму входу корректора полярности, первый вход которого является сигнальным входом БАП, а выход корректора полярности подключен к второму входу сумматора, выход которого является выходом БАП, а первый вход сумматора является входом начального уровня порога БАП.In the claimed device, the goal is achieved by the fact that in a known signal demodulator with relative phase modulation, containing a reference signal generator, the output of which is connected to the input of the correlator reference voltage, the signal input of the correlator is connected to the output of the amplitude stabilizer, the input of which is connected to the output of the filter, the input of which is the input of the demodulator, a clock generator, the first output of which is connected to the clock input of the correlator, the output of the correlator is connected to the signal input the gating lock, the clock input of which is connected to the second output of the clock pulse generator and to the clock input of the deciding block, the signal input of the deciding block is connected to the output of the module calculation block, whose input is connected to the output of the subtraction block, the first input of which is connected to the output of the strobing block and the block input delays for the duration T, the output of which is connected to the input of the amplitude limiter, the output of which is connected to the second input of the subtraction unit, the output of the deciding unit being the output of the demodulator and connected to the signal input of the forming unit, the threshold level input of the forming unit is connected to the output of the constant generator, an additional threshold adaptation unit (BAP), the input of the initial threshold level, the signal input, the adaptive threshold input and the output of which are connected respectively to the output of the constant generator the output of the decision block, the output of the forming block and the input of the threshold level of the decision block. In this case, the correlator consists of a voltage multiplier and an integrator, the first input of the voltage multiplier being the input of the reference voltage of the correlator, and the second input of the voltage multiplier is the signal input of the correlator, the output of the voltage multiplier is connected to the first input of the integrator, the output of which is the output of the correlator, the second input of the integrator is clock input of the correlator. In this case, the decisive unit consists of a voltage comparator and a D-trigger, with the first input of the voltage comparator being the signal input of the decisive unit, and the second input of the voltage comparator is an input of the threshold level of the decisive unit, the output of the voltage comparator is connected to the first input of the D-flip-flop, the second input of which is the clock input of the decision block, the output of the D-trigger is the output of the decision block. In this case, the forming unit consists of a switch, the input of the threshold level of which is the input of the threshold level of the forming unit, and the disconnect input of the constant generator of the switch is connected to the output of the constant switch, the output of the switch is connected to the input of the initial level of the threshold driver, the output of which is the output of the forming unit, and the corrective the input of the threshold shaper is connected to the output of the threshold corrector, the input of which is connected to the input of the constant switch and is the signal input of the forming block. In this case, the BAP consists of an adder, a polarity corrector, a nonlinear corrector, and a subtracter, the first input of the subtractor being an input of the initial level of the BAP threshold, and the second input being the input of the adaptive threshold of the BAP, the output of the subtractor connected to the input of the non-linear BAP corrector, the output of which is connected to the second input the polarity corrector, the first input of which is the signal input of the BAP, and the output of the polarity corrector is connected to the second input of the adder, the output of which is the output of the BAP, and the first input of the adder is BAP initial input level threshold.

Благодаря новой совокупности признаков, заключающихся в использовании блока адаптации порога в составе сумматора, корректора полярности, нелинейного корректора и вычитателя, в заявленном устройстве изменение уровня напряжения порога происходит по квадратическому закону. В результате снижается вероятность принятия неправильного решения при наличии относительно длинных повторяющихся последовательностей символов «нуля» или «единицы», вызванных ошибками в канале приема.Thanks to a new set of features, consisting in the use of a threshold adaptation unit as part of an adder, a polarity corrector, a nonlinear corrector, and a subtractor, in the claimed device, the threshold voltage level changes according to a quadratic law. As a result, the likelihood of making a wrong decision is reduced when there are relatively long repeating sequences of zero or one characters caused by errors in the receive channel.

Заявленное изобретение поясняется чертежами, на которых показано:The claimed invention is illustrated by drawings, which show:

на фиг.1 - блок-схема демодулятора сигналов с ОФМ;figure 1 is a block diagram of a signal demodulator with OFM;

на фиг.2 - блок-схема коррелятора демодулятора сигналов с ОФМ;figure 2 is a block diagram of a correlator of a signal demodulator with OFM;

на фиг.3 - блок-схема решающего блока демодулятора сигналов с ОФМ;figure 3 is a block diagram of a decisive block of a signal demodulator with OFM;

на фиг.4 - блок-схема блока адаптации порога демодулятора сигналов с ОФМ;figure 4 is a block diagram of a block for adapting a threshold of a signal demodulator with OFM;

на фиг.5 - блок-схема формирующего блока демодулятора сигналов с ОФМ;figure 5 is a block diagram of the forming block of the signal demodulator with OFM;

на фиг.6 - временные диаграммы работы демодулятора в случае отсутствия ошибок в символах выходной последовательности;figure 6 is a timing diagram of the demodulator in the absence of errors in the symbols of the output sequence;

на фиг.7 - временные диаграммы работы демодулятора в случае наличия ошибок, приводящих к преобладанию символов «единица» в выходной последовательности;7 is a timing diagram of the operation of the demodulator in the event of errors leading to the predominance of the symbols "one" in the output sequence;

на фиг.8 - временные диаграммы работы демодулятора в случае наличия ошибок, приводящих к преобладанию символов «нуля» в выходной последовательности.on Fig - time diagrams of the demodulator in the event of errors leading to the predominance of the symbols "zero" in the output sequence.

Заявленное устройство, показанное на фиг.1, поясняется примером конкретного исполнения демодулятора сигналов с ОФМ, состоящего из генератора опорного сигнала 4, выход которого подключен к входу опорного напряжения коррелятора 3, сигнальный вход коррелятора 3 подключен к выходу стабилизатора амплитуды 2, вход которого подключен к выходу фильтра 1, вход которого является входом демодулятора, генератора тактовых импульсов 5, первый выход 5.1 которого подключен к тактовому входу коррелятора 3, выход которого подключен к сигнальному входу 6.1 блока стробирования 6, тактовый вход 6.2 которого подключен к второму 5.2 выходу генератора тактовых импульсов 5 и тактовому входу решающего блока 10, сигнальный вход которого подключен к выходу блока вычисления модуля 9, вход которого подключен к выходу блока вычитания 7, вход 7.1 которого подключен к выходу блока стробирования 6 и входу блока задержки на длительность Г 8, а вход 7.2 подключен к выходу ограничителя амплитуды 12, вход которого подключен к выходу блока задержки на длительность Т 8, причем выход решающего блока 10 является выходом демодулятора и сигнальным входом блока адаптации порога 14 и формирующего блока 13, вход уровня порога которого соединен с выходом генератора константы 11, который также является а входом начального уровня блока адаптации порога 14, вход адаптивного порога и выход которого подключены соответственно к выходу формирующего блока 13, и к входу порогового уровня решающего блока 10.The claimed device, shown in figure 1, is illustrated by an example of a specific embodiment of a signal demodulator with OFM, consisting of a reference signal generator 4, the output of which is connected to the reference voltage input of the correlator 3, the signal input of the correlator 3 is connected to the output of the amplitude stabilizer 2, the input of which is connected to the output of filter 1, the input of which is the input of the demodulator, clock generator 5, the first output of 5.1 of which is connected to the clock input of the correlator 3, the output of which is connected to the signal input 6.1 block and gates 6, the clock input 6.2 of which is connected to the second 5.2 output of the clock generator 5 and the clock input of the deciding unit 10, the signal input of which is connected to the output of the calculation unit of module 9, the input of which is connected to the output of the subtraction unit 7, whose input 7.1 is connected to the output the gating unit 6 and the input of the delay unit for a duration of G 8, and the input 7.2 is connected to the output of the amplitude limiter 12, the input of which is connected to the output of the delay unit for a duration of T 8, and the output of the deciding unit 10 is the output of the demodulated ra and the signal input of the threshold adaptation block 14 and the forming block 13, the threshold level input of which is connected to the output of the constant generator 11, which is also the initial level input of the threshold adaptation block 14, the adaptive threshold input and the output of which are connected respectively to the output of the forming block 13, and to the input of the threshold level of the decision block 10.

При этом коррелятор 3 (см. фиг.2) состоит из умножителя напряжений 3.1, первый вход 3.1.1 и второй вход 3.1.2, которого являются соответственно входом опорного напряжения и сигнальным входом коррелятора 3, а выход умножителя напряжений 3.1 подключен к первому входу 3.2.1 интегратора 3.2, второй вход 3.2.2 и выход которого соответственно являются тактовым входом и выходом коррелятора 3, решающий блок 10 (фиг.3) состоит из компаратора напряжений 10.1, первый вход 10.1.1, и второй вход 10.1.2 которого соответственно являются сигнальным и входом порогового уровня решающего блока 10, а выход компаратора напряжений 10.1 подключен к первому входу 10.2.1 D-триггера 10.2, второй вход 10.2.2 и выход которого соответственно являются тактовым входом и выходом решающего блока 10, формирующий блок 13 (фиг.5) состоит из коммутатора 13.1, вход уровня порога 13.1.1 которого является входом уровня порога формирующего блока, а вход отключения генератора константы 13.1.2 коммутатора 13.1 подключен к выходу переключателя константы 13.4, выход коммутатора 13.1 подключен к входу начального уровня 13.2.1 формирователя порога 13.2, выход которого является выходом формирующего блока 13, а корректирующий вход 13.2.2 формирователя порога 13.2 подключен к выходу корректора порога 13.3, вход которого подключен к входу переключателя константы 13.4 и является сигнальным входом формирующего блока 13, блока адаптации порога 14 (фиг.4) состоит из вычитателя 14.4, первый вход 14.4.1 которого соединен с входом 14.1.1 сумматора 14.1 и является входом начального уровня блока адаптации порога 14, а второй вход 14.4.2 вычитателя 14.4 является входом адаптивного порога блока адаптации порога 14, выход вычитателя 14.4 подключен к входу нелинейного корректора 14.3, выход которого подключен к второму входу 14.2.2 корректора полярности 14.2, первый вход 14.2.1 которого является сигнальным входом блока адаптации порога 14, выход корректора полярности 14.3 подключен к второму входу 14.1.2 сумматора 14.1, выход которого является выходом блока адаптации порога 14.In this case, the correlator 3 (see Fig. 2) consists of a voltage multiplier 3.1, the first input 3.1.1 and the second input 3.1.2, which are the input of the reference voltage and the signal input of the correlator 3, and the output of the voltage multiplier 3.1 is connected to the first input 3.2.1 integrator 3.2, the second input 3.2.2 and the output of which respectively are the clock input and output of the correlator 3, the decisive unit 10 (figure 3) consists of a voltage comparator 10.1, the first input 10.1.1, and the second input 10.1.2 of which respectively, are the signal and threshold level input block 10, and the output of the voltage comparator 10.1 is connected to the first input 10.2.1 of the D-flip-flop 10.2, the second input 10.2.2 and the output of which are respectively the clock input and output of the decision block 10, the forming block 13 (Fig. 5) consists of a switch 13.1, the input of the threshold level 13.1.1 of which is the input of the threshold level of the forming unit, and the disable input of the generator of the constant 13.1.2 of the switch 13.1 is connected to the output of the constant switch 13.4, the output of the switch 13.1 is connected to the input of the initial level 13.2.1 of the threshold 13.2, the output of which is in the output of the forming block 13, and the correction input 13.2.2 of the threshold shaper 13.2 is connected to the output of the threshold corrector 13.3, the input of which is connected to the input of the constant switch 13.4 and is the signal input of the forming block 13, the threshold adaptation block 14 (Fig. 4) consists of a subtractor 14.4 , the first input 14.4.1 of which is connected to the input 14.1.1 of the adder 14.1 and is the input of the initial level of the adaptation block of the threshold 14, and the second input 14.4.2 of the subtractor 14.4 is the input of the adaptive threshold of the adaptation of the threshold 14, the output of the subtractor 14.4 is connected to the input frost corrector 14.3, the output of which is connected to the second input 14.2.2 of the polarity corrector 14.2, the first input 14.2.1 of which is the signal input of the threshold adaptation unit 14, the output of the polarity corrector 14.3 is connected to the second input 14.1.2 of the adder 14.1, the output of which is the output of the block threshold adaptation 14.

Блоки, входящие в общую схему устройства имеют следующее назначение.Blocks included in the general circuit of the device have the following purpose.

Фильтр 1 предназначен для ослабления частотных составляющих, находящихся вне полосы частот демодулируемого сигнала с ОФМ S(t). В качестве фильтра 1, например, можно использовать фильтр, требования к которому сформированы в [Зюко А.Г., Фалько А. И. и др. Помехоустойчивость и эффективность систем передачи информации. - М.: Радио и связь, 1975, с.263].Filter 1 is designed to attenuate the frequency components that are outside the frequency band of the demodulated signal with OFM S (t). As filter 1, for example, you can use a filter, the requirements for which are formulated in [Zyuko AG, Falko A.I. et al. Interference immunity and efficiency of information transmission systems. - M .: Radio and communications, 1975, p.263].

Стабилизатор амплитуды 2 предназначен для стабилизации амплитуды сигнала с ОФМ до заданного уровня. В качестве стабилизатора амплитуды 2 можно использовать устройство, предложенное в [А.с. №1737748, 04 27/22, 30.05.92. Бюл. №20].The amplitude stabilizer 2 is designed to stabilize the amplitude of the signal from the OFM to a predetermined level. As a stabilizer of amplitude 2, you can use the device proposed in [A.S. No. 1737748, 04/27/22, 05/30/92. Bull. No. 20].

Генератор опорного сигнала 4 предназначен для формирования опорного гармонического сигнала S₀(t).The reference signal generator 4 is designed to generate a harmonic reference signal S ₀ (t).

Генератор тактовых импульсов 5 предназначен для задания (формирования) тактовых интервалов времени, длительностью Т.The clock generator 5 is intended for setting (forming) clock time intervals, duration T.

Варианты реализации генератора опорных сигналов 4 и генератора тактовых импульсов 5 известны и описаны в [Спилкер Дж. Цифровая спутниковая связь. Пер. с англ. / Под ред. В.В. Маркова. - М.: Связь, 1979, с.302-382].Implementation options of the reference signal generator 4 and the clock generator 5 are known and described in [Spilker J. Digital satellite communications. Per. from English / Ed. V.V. Markov. - M .: Communication, 1979, S. 302-382].

Коррелятор 3 предназначен для вычисления корреляционной функции Y(t) посредством перемножения стабилизированного сигнала с ОФМ S_c(t) на опорный сигнал S₀(t), используя находящиеся в его составе умножитель напряжений 3.1 и интегратор 3.2.The correlator 3 is designed to calculate the correlation function Y (t) by multiplying the stabilized signal from the OFM S _c (t) by the reference signal S ₀ (t) using the voltage multiplier 3.1 and integrator 3.2 included in it.

Умножитель напряжений 3.1 может быть реализован на микросхеме 174ПС1, описанной в [Патент РФ №2460225, опубликовано: 27.08.2012 Бюл. №24]. Интегратор 3.2 описан в [Титце У., Шенк К. Полупроводниковая схемотехника. Справочное руководство. / Пер. с нем. - М.: Мир, 1982].The voltage multiplier 3.1 can be implemented on the 174PS1 chip described in [RF Patent No. 2460225, published: 08/27/2012 Bull. No. 24]. Integrator 3.2 is described in [Titz U., Schenk K. Semiconductor circuitry. Reference guide. / Per. with him. - M.: Mir, 1982].

Блок стробирования 6 предназначен для определения отсчетов Y_n, в моменты времени Т. Блок стробирования 6 описан в [Патент РФ №2271071, 2006 г., МПК⁶ H04L 27/22].The gating unit 6 is designed to determine the samples Y _n , at times T. The gating unit 6 is described in [RF Patent No. 2271071, 2006, IPC ⁶ H04L 27/22].

С помощью блока задержки на длительность Т 8, ограничителя амплитуды 12, блока вычитания 7 и блока вычисления модуля 9 вычисляют абсолютное значение разности этих отсчетов (Y_n-Y_n-1).Using the delay unit for the duration of T 8, the amplitude limiter 12, the subtraction unit 7 and the calculation unit of module 9, the absolute value of the difference of these samples (Y _n -Y _n-1 ) is calculated.

Построение блоков 8, 7, 9 описано в [Справочник разработчика и конструктора РЭА. Элементная база. Кн.1. - М., 1993. Сост. Масленников М.Ю., Соболев Е.А. и др.]. Ограничитель амплитуды 12 можно, например, выполнить на операционном усилители серии 741, который описан в [К. Бриндли, Д. Карр. Карманный справочник инженера электронной техники / Пер. с англ. 4-е изд., перераб. - М.: Издательский дом «Додека-XXI», 2009. - с.182].The construction of blocks 8, 7, 9 is described in [Reference of the developer and designer of CEA. Elemental base. Book 1. - M., 1993. Comp. Maslennikov M.Yu., Sobolev E.A. and etc.]. The amplitude limiter 12 can, for example, be performed on operational amplifiers of the 741 series, which is described in [K. Brindley, D. Carr. Pocket reference engineer of electronic technology / Per. from English 4th ed., Rev. - M .: Publishing house "Dodeka-XXI", 2009. - p.182].

Решающий блок 10 предназначен для принятия решения о демодулируемом информационном символе в моменты времени Т. Он состоит из компаратора напряжений 10.1, используемого для сравнения уровня модуля корреляционной функции и уровня скорректированного порогового значения, и D-тригтера 10.2, формирующего логические значения элементов «единица» и «нуль» на выходе решающего блока 10 в соответствии с тактовыми интервалами.The decision block 10 is designed to make a decision on the demodulated information symbol at time points T. It consists of a voltage comparator 10.1 used to compare the level of the module of the correlation function and the level of the adjusted threshold value, and the D-trigger 10.2, which forms the logical values of the “unit” elements and "Zero" at the output of the decision block 10 in accordance with the clock intervals.

Компаратор напряжений 10.1 и D-триггер 10.2 могут быть реализованы на микросхемах 597СА2 и 1564ТМ2 соответственно, описанных в [Справочник разработчика и конструктора РЭА. Элементная база. Кн.1. - М., 1993. Сост. Масленников М.Ю., Соболев Е.А. и др.].Voltage comparator 10.1 and D-trigger 10.2 can be implemented on 597CA2 and 1564TM2 microcircuits, respectively, described in [REA Developer's and Designer’s Reference. Elemental base. Book 1. - M., 1993. Comp. Maslennikov M.Yu., Sobolev E.A. and etc.].

Генератор константы 11 предназначен для формирования начального уровня порогового значения.The constant generator 11 is designed to form an initial level of a threshold value.

Генератор константы 11 можно, например, реализовать на резистивных делителях напряжения.The generator of the constant 11 can, for example, be implemented on resistive voltage dividers.

Формирующий блок 13 предназначен для формирования уровня скорректированного порогового значения. [Патент РФ №2460225, опубликовано: 27.08.2012 Бюл. №24]. Он состоит из коммутатора 13.1, предназначенного для отключения генератора константы 11 после установления начального уровня порогового значения; формирователя порога 13.2, предназначенного для непосредственного формирования уровня скорректированного порогового значения, путем суммирования предыдущего уровня скорректированного порогового значения и вычисленного корректором порога 13.3 значения корректирующего уровня; корректора порога 13.3, предназначенного для формирования значения корректирующего уровня в зависимости от логического значения «единица» или «нуль», поступающих с выхода решающего блока 10; переключателя константы 13.4, предназначенного для формирования сигнала отключения коммутатора 13.1 после установления начального уровня порогового значения.The forming unit 13 is designed to form the level of the adjusted threshold value. [RF patent No. 2460225, published: 08/27/2012 Bull. No. 24]. It consists of a switch 13.1, designed to disable the constant generator 11 after establishing the initial level of the threshold value; a threshold shaper 13.2, designed to directly form the level of the adjusted threshold value by summing the previous level of the adjusted threshold value and the correction level value calculated by the threshold corrector 13.3; threshold corrector 13.3, designed to form the value of the correction level depending on the logical value of "one" or "zero", coming from the output of the decisive block 10; switch constants 13.4, designed to generate a shutdown signal of the switch 13.1 after establishing the initial level of the threshold value.

Формирователь порога 13.2 и корректор порога 13.3 можно, например, реализовать на операционном усилители серии 741, описанном в [К. Бриндли, Д. Карр. Карманный справочник инженера электронной техники / Пер. с англ. 4-е изд., перераб. - М.: Издательский дом «Додека- XXI», 2009. - с. 182]. Коммутатор 13.1 можно, например, реализовать на микросхеме ключевого устройства серии 4016, описанной в [К. Бриндли, Д. Карр. Карманный справочник инженера электронной техники / Пер. с англ. 4-е изд., перераб. - М.: Издательский дом «Додека - XXI», 2009. - с. 113]. Переключатель константы 13.4 можно, например, реализовать на основе инвертора с двумя входами, один из которых инвертирующий, описанного, например, в [К. Бриндли, Д. Карр. Карманный справочник инженера электронной техники / Пер. с англ. 4-е изд., перераб. - М.: Издательский дом «Додека - XXI», 2009. - 480 с.].The threshold shaper 13.2 and the threshold corrector 13.3 can, for example, be implemented on the operational amplifiers of the 741 series, described in [K. Brindley, D. Carr. Pocket reference engineer of electronic technology / Per. from English 4th ed., Rev. - M.: Publishing House Dodeka-XXI, 2009. - p. 182]. The switch 13.1 can, for example, be implemented on the chip of the key device of the 4016 series, described in [K. Brindley, D. Carr. Pocket reference engineer of electronic technology / Per. from English 4th ed., Rev. - M.: Dodeka - XXI Publishing House, 2009. - p. 113]. The constant switch 13.4 can, for example, be implemented on the basis of an inverter with two inputs, one of which is inverting, described, for example, in [K. Brindley, D. Carr. Pocket reference engineer of electronic technology / Per. from English 4th ed., Rev. - M.: Publishing house "Dodeca - XXI", 2009. - 480 p.].

Различные варианты реализации корректора порога 13.3 известны и описаны в указанной выше книге К. Бриндли, Д. Карр. на с. 182.Various options for implementing threshold corrector 13.3 are known and described in the above book by C. Brindley, D. Carr. on p. 182.

БАП 14 предназначен для адаптации по нелинейному закону уровня порога, сформированного формирующим блоком 13. БАП состоит из: вычитателя 14.4, предназначенного для выделения приращения уровня порога путем вычитания из уровня скорректированного порогового значения, сформированного формирующим блоком 13; значения начального уровня порога, задаваемого генератором константы 11; нелинейного корректора 14.3, предназначенного для нелинейной коррекции выделенного приращения уровня порога, путем его возведения в квадрат; корректора полярности 14.2, предназначенного для восстановления знака напряжения приращения скорректированного порога после нелинейной коррекции; сумматора 14.1, предназначенного для непосредственного формирования уровня адаптированного порогового значения путем суммирования скорректированного приращения порогового уровня и начального уровня порогового значения.BAP 14 is designed to adapt, according to a nonlinear law, the threshold level generated by the forming block 13. The BAP consists of: a subtractor 14.4, designed to highlight the threshold level increment by subtracting the adjusted threshold value generated by the forming block 13 from the level; values of the initial threshold level specified by the generator of the constant 11; non-linear corrector 14.3, designed for non-linear correction of the selected increment of the threshold level, by squaring it; polarity corrector 14.2, designed to restore the sign of the voltage increment of the adjusted threshold after nonlinear correction; an adder 14.1, designed to directly form the level of the adapted threshold value by summing the adjusted increment of the threshold level and the initial level of the threshold value.

Сумматор 14.1 и вычитатель 14.4 можно реализовать, например, на операционном усилителе серии 741, описанном в [К. Бриндли, Д. Карр. Карманный справочник инженера электронной техники / Пер. с англ. 4-е изд., перераб. - М.: Издательский дом «Додека-XXI», 2009. - с.182]. Нелинейный корректор 14.3 можно реализовать на перемножителе, включенном по схеме квадратора, например, на микросхеме 525ПС2, описанной в [Алексенко А.Г. и др. Применение прецизионных аналоговых микросхем 2-е изд., перераб. и доп. - М.: Радио и связь, 1985. - 256 с.]. Корректор полярности можно реализовать, например, на операционном усилители серии 741, описанном в [К. Бриндли, Д. Карр. Карманный справочник инженера электронной техники / Пер. с англ. 4-е изд., перераб. - М.: Издательский дом «Додека-XXI», 2009. - с.182].The adder 14.1 and the subtractor 14.4 can be implemented, for example, on the operational amplifier series 741, described in [K. Brindley, D. Carr. Pocket reference engineer of electronic technology / Per. from English 4th ed., Rev. - M .: Publishing house "Dodeka-XXI", 2009. - p.182]. Nonlinear corrector 14.3 can be implemented on a multiplier connected according to a quadrator circuit, for example, on a 525PS2 microcircuit described in [A. Aleksenko and others. The use of precision analog microcircuit 2nd ed., rev. and add. - M .: Radio and communications, 1985. - 256 p.]. The polarity corrector can be implemented, for example, on the operational amplifiers of the 741 series, described in [K. Brindley, D. Carr. Pocket reference engineer of electronic technology / Per. from English 4th ed., Rev. - M .: Publishing house "Dodeka-XXI", 2009. - p.182].

В основу сущности работы устройства демодуляции сигналов с ОФМ положен принцип повышения достоверности принятия решения о принятом символе в выходной последовательности демодулятора за счет изменения уровня порога в зависимости от совокупности логических значений «единица» или «нуля», пронятых на предыдущих тактах.The basis of the essence of the operation of the signal demodulation device with OFM is based on the principle of increasing the reliability of deciding on the adopted symbol in the output sequence of the demodulator by changing the threshold level depending on the combination of logical values of "one" or "zero", permeated at previous measures.

Двоичный сигнал на выходе отдельных ступеней формирования групповых потоков может иметь произвольную статистическую структуру следования значений «единица» и «нуль», что не удовлетворяет требованиям к постоянству спектральной плотности мощности передаваемого сигнала. Поэтому в передающей части канала связи после операции кодирования осуществляют операцию скремблирования, обеспечивающую равномерное распределение информационных элементов «единица» и «нуль» в выходной последовательности [см. Григорьев В.А. Сигналы современных зарубежных систем электросвязи: Учебник. - СПб.: ВАС, 2007, с.126-127]. Следовательно, если появление значений «единица» и «нуль» в выходной последовательности модулятора перестает быть равномерным, то это говорит об ошибках, возникающих в канале связи.The binary signal at the output of individual stages of formation of group streams can have an arbitrary statistical structure of following the values “one” and “zero”, which does not satisfy the requirements for the constancy of the spectral power density of the transmitted signal. Therefore, in the transmitting part of the communication channel after the encoding operation, a scrambling operation is carried out, which ensures a uniform distribution of the “one” and “zero” information elements in the output sequence [see Grigoryev V.A. Signals of modern foreign telecommunication systems: Textbook. - St. Petersburg: YOU, 2007, p.126-127]. Therefore, if the appearance of the values “one” and “zero” in the output sequence of the modulator ceases to be uniform, then this indicates errors that occur in the communication channel.

Заявленное устройство работает следующим образом. Приходящий по каналу связи сигнал S(t) поступает на вход фильтра 1, являющийся входом демодулятора. В фильтре 1 осуществляется ослабление частотных составляющих, находящихся вне полосы частот демодулируемого сигнала. С выхода фильтра 1 отфильтрованный сигнал S_c(t)=U_ccos(2pf₀t+φ₀) с длительностью элемента сигнала T, где U_c - амплитуда, f₀ - средняя частота, φ₀ - начальная фаза, определяется информационным символом передаваемой информации и принимает значения {0, π}, поступает на вход стабилизатора амплитуды 2, где осуществляется выравнивание амплитуды сигнала. Затем отфильтрованный сигнал с выровненной амплитудой поступает на вход 3.1.2 умножителя напряжений 3.1. На другой вход 3.1.1 умножителя напряжений 3.1 поступает с генератора опорного сигнала 4 опорный сигнал S₀(t)=U₀cos(2pf₀t) с постоянной амплитуды U₀. С выхода умножителя напряжений 3.1 сигнал произведения S_c(t) S₀(t) поступает на вход 3.2.1 интегратора 3.2. На другой вход 3.2.2 интегратора 3.2 через каждый интервал времени Т поступает тактовый импульс с выхода 5.1 генератора тактовых импульсов 5. В результате, на выходе коррелятора 3 формируется корреляционная функция Y(t) (фиг.6а), которая поступает на вход 6.1 блока стробирования 6. В блоке стробирования 6 в момент окончания интегрирования по тактовому сигналу с выхода 5.2 генератора тактовых импульсов 5 происходит взятие отсчетов Y_n функции корреляции Y(t). В результате формируется последовательность импульсов Y_n с амплитудой ±U_k (фиг.6б).The claimed device operates as follows. The signal S (t) coming through the communication channel is fed to the input of filter 1, which is the input of the demodulator. In the filter 1, the attenuation of the frequency components outside the frequency band of the demodulated signal is carried out. From the output of filter 1, the filtered signal S _c (t) = U _c cos (2pf ₀ t + φ ₀ ) with the duration of the signal element T, where U _c is the amplitude, f ₀ is the average frequency, φ ₀ is the initial phase, is determined by the information symbol the transmitted information and takes the values {0, π}, is fed to the input of the amplitude stabilizer 2, where the signal amplitude is equalized. Then the filtered signal with equalized amplitude is fed to the input 3.1.2 of the voltage multiplier 3.1. To another input 3.1.1 of the voltage multiplier 3.1, the reference signal S ₀ (t) = U ₀ cos (2pf ₀ t) with a constant amplitude U _{0 is} supplied from the reference signal generator 4. From the output of the voltage multiplier 3.1, the product signal S _c (t) S ₀ (t) is fed to the input 3.2.1 of the integrator 3.2. At another input 3.2.2 of integrator 3.2, at each time interval T, a clock pulse from output 5.1 of the clock generator 5 is received. As a result, the correlation function Y (t) is generated at the output of correlator 3 (Fig. 6a), which is fed to block input 6.1 gating 6. In the gating block 6 at the time of integration by the clock signal from the output 5.2 of the clock 5, the samples Y _{n take} the correlation function Y (t). As a result, a sequence of pulses Y _n with an amplitude of ± U _{k is formed} (Fig.6b).

Посредством тактового сигнала с выхода 5.1 генератора тактовых импульсов 5 значение корреляционной функции Y(t) в интеграторе 3.2 сбрасывается в нуль, и после этого происходит формирование корреляционной функции для следующего элемента сигнала.By means of the clock signal from the output 5.1 of the clock generator 5, the value of the correlation function Y (t) in integrator 3.2 is reset to zero, and after this the formation of the correlation function for the next signal element occurs.

С выхода блока стробирования 6 сигнал Y_n поступает на вход 7.1 блока вычитания 7 и через блок задержки на длительность T 8 на ограничитель амплитуды 12, где значения амплитуды импульсов снижается до величины ±U_l. В результате на выходе ограничителя амплитуд формируется последовательность импульсов Y_n-1 с амплитудой ±U_l, фиг.6в.From the output of the gating unit 6, the signal Y _{n is} fed to the input 7.1 of the subtracting unit 7 and, through the delay unit for the duration T 8, to the amplitude limiter 12, where the pulse amplitude decreases to ± U _l . As a result, at the output of the amplitude limiter, a sequence of pulses Y _n-1 with an amplitude ± U _{l is formed} , Fig.6c.

С выхода ограничителя амплитуды 12, задержанная на один такт последовательность импульсов Y_n-1 поступает на вход 7.2 блока вычитания 7, где вычисляется разность между значениями последовательностей импульсов Y_n и Y_n-1, которая затем поступает на вход блока вычисления модуля 9, где осуществляется инверсия отрицательных значений.From the output of the amplitude limiter 12, the sequence of pulses Y _n-1 , delayed by one clock cycle, is fed to input 7.2 of the subtraction unit 7, where the difference between the values of the sequences of pulses Y _n and Y _{n-1 is} calculated, which then goes to the input of the calculation unit of module 9, where negative values are inverted.

С выхода блока вычисления модуля 9 последовательность $$\left|{}^p{Y}_n\right|$$

, представляющая модуль разности последовательностей импульсов Y_n и Y_n-1, поступает на вход 10.1.1 компаратора напряжений 10.1, фиг.6г, на другой вход 10.1.2 компаратора напряжений 10.1 подается значение уровня порога $$Y_{пор}^{кор}$$

с выхода сумматора 14.1 (см. фиг.6г).From the output of the block calculation module 9 sequence $$\left|{}^p{Y}_n\right|$$

representing the module of the difference of the sequences of pulses Y _n and Y _n-1 , is fed to the input 10.1.1 of the voltage comparator 10.1, Fig.6d, the threshold level value is supplied to the other input 10.1.2 of the voltage comparator 10.1 $$Y_{P\mathrm{about}R}^{\mathrm{to}\mathrm{about}R}$$

from the output of the adder 14.1 (see Fig.6g).

В формирующем блоке 13 величина уровня порога формируется как сумма значений $$Y_{пор}^{кор}=Y_{пор}+\Delta Y_{пор}^{п}$$

, поступающих соответственно с выхода коммутатора 13.1 на вход 13.2.1 формирователя порога 13.2 и с выхода корректора порога 13.3 на вход 13.2.2. Уровень напряжения Y_пор определяется генератором константы 11 и подается на вход 13.1.1 коммутатора 13.1, который отключает генератор константы от входа 13.2.1 с началом работы заявляемого устройства сигналом, подаваемым на вход 13.1.2 с переключателя константы 13.4. Переключатель константы 13.4 начинает работать с подачи на его вход сигнала с выхода D-триггера 10.2.In the forming block 13, the threshold level value is formed as the sum of the values $$Y_{P\mathrm{about}R}^{\mathrm{to}\mathrm{about}R}=Y_{P\mathrm{about}R}+\Delta Y_{P\mathrm{about}R}^P$$

coming respectively from the output of the switch 13.1 to the input 13.2.1 of the threshold shaper 13.2 and from the output of the threshold corrector 13.3 to the input 13.2.2. The voltage level Y _then is determined by the constant generator 11 and fed to the input 13.1.1 of the switch 13.1, which disconnects the constant generator from the input 13.2.1 with the start of the operation of the inventive device by a signal supplied to the input 13.1.2 from the constant switch 13.4. The constant switch 13.4 starts to work by applying a signal to its input from the output of the D-trigger 10.2.

В корректоре порога 13.3 знак плюс или минус величины $$\Delta Y_{пор}^{п}$$

формируется в зависимости от логического значения «единица» или «нуль», подаваемого на вход корректора порога 13.3 с выхода D-триггера 10.2.In the threshold corrector 13.3, the plus or minus sign $$\Delta Y_{P\mathrm{about}R}^P$$

it is formed depending on the logical value “one” or “zero” supplied to the input of the threshold corrector 13.3 from the output of the D-trigger 10.2.

Далее скорректированное значение величины порога принятия решения $$Y_{пор}^{кор}$$

поступает на вход 14.4.2 вычитателя 14.4. На другой вход 14.4.1 вычитателя 14.4 поступает уровень напряжения Y_пор, определяемый генератором константы 11. В вычитателе 14.4 происходит выделение величины $$\Delta Y_{пор}^{п}$$

, которая поступает на последовательно соединенные нелинейный корректор 14.3 и корректор полярности 14.2, где величина приращения порога $$\Delta Y_{пор}^{п}$$

возводится в квадрат $${\left(\Delta Y_{пор}^{п}\right)}^2$$

и восстанавливается полярность после нелинейной коррекции. В корректоре полярности 14.2 знак плюс или минус величины $${\left(\Delta Y_{пор}^{п}\right)}^2$$

формируется в зависимости от логического значения «единица» или «нуль», подаваемого на вход 14.2.1 с выхода D-триггера 10.2. В сумматоре 14.1 блока адаптации порога 14 величина уровня порога формируется как сумма значений $$Y_{пор}^{кор}=Y_{пор}+{\left(\Delta Y_{пор}^{п}\right)}^2$$

, поступающих соответственно с выхода генератора константы 11 на вход 14.1.1 и с выхода корректора полярности на вход 14.1.2.Next, the adjusted value of the threshold decision $$Y_{P\mathrm{about}R}^{\mathrm{to}\mathrm{about}R}$$

arrives at the input 14.4.2 of the subtractor 14.4. To another input 14.4.1 of the subtractor 14.4, the voltage level Y _pores determined by the generator of the constant 11 is received. The value is extracted in the subtractor 14.4 $$\Delta Y_{P\mathrm{about}R}^P$$

, which is fed to series-connected non-linear corrector 14.3 and polarity corrector 14.2, where the threshold increment value $$\Delta Y_{P\mathrm{about}R}^P$$

squared $${\left(\Delta Y_{P\mathrm{about}R}^P\right)}^2$$

and polarity is restored after non-linear correction. In the polarity corrector 14.2, the plus or minus signs $${\left(\Delta Y_{P\mathrm{about}R}^P\right)}^2$$

it is formed depending on the logical value “one” or “zero” supplied to the input 14.2.1 from the output of the D-trigger 10.2. In the adder 14.1 of the adaptation threshold 14, the threshold level value is formed as the sum of the values $$Y_{P\mathrm{about}R}^{\mathrm{to}\mathrm{about}R}=Y_{P\mathrm{about}R}+{\left(\Delta Y_{P\mathrm{about}R}^P\right)}^2$$

coming respectively from the output of the constant generator 11 to the input 14.1.1 and from the output of the polarity corrector to the input 14.1.2.

Уровень напряжения Y_пор выбирается равным абсолютному значению половины суммы амплитуд U_k и U_l и рассчитывается по формуле (U_k+U_l)/2.The voltage level Y _then is chosen equal to the absolute value of half the sum of the amplitudes U _k and U _l and is calculated by the formula (U _k + U _l ) / 2.

С выхода D-триггера 10.2 демодулированный сигнал в виде импульсов, соответствующих логическим значениям «единица» и «нуль», поступает на выход устройства в соответствии с подачей тактовых импульсов с выхода 5.1.2 генератора тактовых импульсов 5 на вход 10.2.2 D-триггера 10.2, фиг.6д.From the output of the D-trigger 10.2, a demodulated signal in the form of pulses corresponding to the logical values “one” and “zero” is fed to the output of the device in accordance with the supply of clock pulses from the output 5.1.2 of the clock generator 5 to the input 10.2.2 of the D-trigger 10.2, fig.6d.

Если в момент воздействия тактового импульса на вход 10.2.2 соотношение амплитуд сигналов $$\left|{}^p{Y}_n\right|$$

и $$Y_{пор}^{кор}$$

будет соответствовать неравенству $$\left|{}^p{Y}_n\right|>Y_{пор}^{кор}$$

, то с выхода компаратора напряжений 10.1 на вход 10.2.1 D-триггера 10.2 будет поступать высокий уровень напряжения, в результате чего в D-триггер 10.2 будет записан логический уровень «единица». В случае невыполнения неравенства $$\left|{}^p{Y}_n\right|>Y_{пор}^{кор}$$

на выходе компаратора 10.1 будет низкий уровень напряжения, в результате чего в D-триггер 10.2 будет записан логический уровень значения «нуля».If at the moment of the influence of the clock pulse on the input 10.2.2 the ratio of the amplitudes of the signals $$\left|{}^p{Y}_n\right|$$

and $$Y_{P\mathrm{about}R}^{\mathrm{to}\mathrm{about}R}$$

will correspond to inequality $$\left|{}^p{Y}_n\right|>Y_{P\mathrm{about}R}^{\mathrm{to}\mathrm{about}R}$$

, then the output of the voltage comparator 10.1 to the input 10.2.1 of the D-trigger 10.2 will receive a high voltage level, as a result of which the logical level “one” will be written to the D-trigger 10.2. In case of inequality $$\left|{}^p{Y}_n\right|>Y_{P\mathrm{about}R}^{\mathrm{to}\mathrm{about}R}$$

at the output of the comparator 10.1 there will be a low voltage level, as a result of which a logical level of the “zero” value will be recorded in the D-trigger 10.2.

На фиг.6 процесс демодуляции сигнала S(t) соответствует условию отсутствия ошибок в канале связи, вызванных воздействием помехи. В этом случае величина уровня порога решающего блока будет изменяться в зависимости от логического значения «единица» или «нуль» на выходе устройства, но при этом ошибки демодуляции возникать не будут.In Fig.6, the process of demodulating the signal S (t) corresponds to the condition for the absence of errors in the communication channel caused by interference. In this case, the threshold level of the decision block will change depending on the logical value “one” or “zero” at the output of the device, but no demodulation errors will occur.

При наличии помехи в канале связи, приводящей к ошибкам, связанным с преобладанием символов «единица» в выходной последовательности, на выходе коррелятора 3 в последовательности Y(t) появятся импульсные сигналы, значение которых будет не соответствовать истинной величине. На фиг.7а сигнал, вызванный помеховым импульсом, показан пунктиром. В результате на выходе блока стробирования 6 и на выходе ограничителя амплитуд 12, соответственно в последовательностях Y_n и Y_n-1, появятся импульсы, вызванные помехой, на фиг.7б и 7в такие импульсы названы помеховыми импульсами и выделены серым цветом. На выходе блока вычисления модуля 9 последовательность $$\left|{}^p{Y}_n\right|$$

будет содержать два неправильно демодулированных импульса, на фиг.7г эти импульсы выделены темным цветом (четвертый и пятый импульс).If there is interference in the communication channel, leading to errors associated with the predominance of the symbols “one” in the output sequence, pulse signals will appear at the output of the correlator 3 in the sequence Y (t), the value of which will not correspond to the true value. 7a, a signal caused by an interfering pulse is shown by a dotted line. As a result, at the output of the gating unit 6 and at the output of the amplitude limiter 12, respectively, in the sequences Y _n and Y _n-1, pulses caused by interference will appear, in Figs. 7b and 7c, such pulses are called interference pulses and are highlighted in gray. The output of the calculation unit module 9 sequence $$\left|{}^p{Y}_n\right|$$

will contain two incorrectly demodulated pulses; in Fig. 7d these pulses are highlighted in dark color (fourth and fifth pulses).

Если решение о демодулированном сигнале принимать в соответствии с правилом, предложенным в способе-прототипе, когда уровень $$\left|{}^p{Y}_n\right|$$

сравнивается с уровнем $$Y_{пор}^{кор}=Y_{пор}+\Delta Y_{пор}^{п}$$

, то в выходной последовательности импульсов на интервале Т₅ будет принято решение о наличии логического значения «единица», что не соответствует истинным значениям (см. фиг.7д). В то же время, если решение принимать в соответствии с правилом, предложенным в заявляемом способе, когда уровень $$\left|{}^p{Y}_n\right|$$

сравнивается с уровнем $$Y_{пор}^{кор}=Y_{пор}+{\left(\Delta Y_{пор}^{п}\right)}^2$$

, то в выходной последовательности импульсов нет неправильно принятых решений (см. фиг.7д), что указывает на повышение достоверности принятия решения о принятом символе в выходной последовательности демодулятора, достигаемого за счет изменения уровня напряжения порога по квадратическому закону, в зависимости от значений «единица» или «нуль», полученных на выходе решающего блока на предыдущих циклах.If the decision on the demodulated signal is made in accordance with the rule proposed in the prototype method, when the level $$\left|{}^p{Y}_n\right|$$

compared to level $$Y_{P\mathrm{about}R}^{\mathrm{to}\mathrm{about}R}=Y_{P\mathrm{about}R}+\Delta Y_{P\mathrm{about}R}^P$$

, then in the output sequence of pulses on the interval T _{5 it} will be decided that there is a logical value of "one", which does not correspond to the true values (see fig.7d). At the same time, if the decision is made in accordance with the rule proposed in the claimed method, when the level $$\left|{}^p{Y}_n\right|$$

compared to level $$Y_{P\mathrm{about}R}^{\mathrm{to}\mathrm{about}R}=Y_{P\mathrm{about}R}+{\left(\Delta Y_{P\mathrm{about}R}^P\right)}^2$$

, then in the output pulse sequence there are no incorrectly made decisions (see Fig. 7e), which indicates an increase in the reliability of decision-making on the adopted symbol in the output sequence of the demodulator, achieved by changing the threshold voltage level according to the quadratic law, depending on the values of "unit "Or" zero "obtained at the output of the decision block in previous cycles.

При наличии помехи в канале связи, приводящей к ошибкам, связанным с преобладанием символов «нуль» в выходной последовательности, на выходе коррелятора 3 в последовательности Y(t) появятся импульсные сигналы, значение которых будет не соответствовать истинной величине. На фиг.8а сигнал, вызванный помеховым импульсом, показан пунктиром. В результате на выходе блока стробирования 6 и на выходе ограничителя амплитуд 12 соответственно в последовательностях Y_n и Y_n-1 появятся импульсы, вызванные помехой. На фиг.8б и 8в такие импульсы названы помеховыми импульсами и выделены серым цветом. На выходе блока вычисления модуля 9 последовательность $$\left|{}^p{Y}_n\right|$$

будет содержать два неправильно демодулированных импульса, на фиг.4 г эти импульсы выделены темным цветом (восьмой и девятый импульсы).If there is interference in the communication channel, leading to errors associated with the predominance of the symbols “zero” in the output sequence, pulse signals will appear at the output of the correlator 3 in the sequence Y (t), the value of which will not correspond to the true value. On figa the signal caused by the interfering pulse is shown by a dotted line. As a result, pulses caused by interference will appear at the output of the gating unit 6 and at the output of the amplitude limiter 12, respectively, in the sequences Y _n and Y _n-1 . On figb and 8c, such pulses are called interference pulses and are highlighted in gray. The output of the calculation unit module 9 sequence $$\left|{}^p{Y}_n\right|$$

will contain two incorrectly demodulated pulses, in Fig. 4 g these pulses are highlighted in dark color (eighth and ninth pulses).

Если решение о демодулированном сигнале принимать в соответствии с правилом, предложенным в способе-прототипе, когда уровень $$\left|{}^p{Y}_n\right|$$

сравнивают с уровнем $$Y_{пор}^{кор}=Y_{пор}+\Delta Y_{пор}^{п}$$

, то в выходной последовательности импульсов на интервале T₉ будет принято решение о наличии логического «нуля», что является ошибочным (см. фиг.8д). Если решение принимать по правилу, предложенному в заявляемом способе, когда уровень $$\left|{}^p{Y}_n\right|$$

сравнивается с уровнем $$Y_{пор}^{кор}=Y_{пор}+{\left(\Delta Y_{пор}^{п}\right)}^2$$

, то в выходной последовательности импульсов нет неправильно принятых решений (см. фиг.8д), что указывает на повышение достоверности принятия решения о символе в выходной последовательности демодулятора, достигаемого за счет изменения уровня напряжения порога по квадратическому закону, в зависимости от демодулированных значений.If the decision on the demodulated signal is made in accordance with the rule proposed in the prototype method, when the level $$\left|{}^p{Y}_n\right|$$

compare with level $$Y_{P\mathrm{about}R}^{\mathrm{to}\mathrm{about}R}=Y_{P\mathrm{about}R}+\Delta Y_{P\mathrm{about}R}^P$$

, then in the output sequence of pulses on the interval T ₉ a decision will be made about the presence of a logical "zero", which is erroneous (see fig.8d). If the decision is made according to the rule proposed in the claimed method, when the level $$\left|{}^p{Y}_n\right|$$

compared to level $$Y_{P\mathrm{about}R}^{\mathrm{to}\mathrm{about}R}=Y_{P\mathrm{about}R}+{\left(\Delta Y_{P\mathrm{about}R}^P\right)}^2$$

, then in the output pulse sequence there are no incorrectly made decisions (see Fig. 8e), which indicates an increase in the reliability of the decision on the symbol in the output sequence of the demodulator, achieved by changing the threshold voltage level according to the quadratic law, depending on the demodulated values.

Таким образом, в заявленном устройстве благодаря новой совокупности признаков, заключающихся в использовании блока адаптации в составе сумматора, корректора полярности, нелинейного корректора и вычитателя, изменение уровня напряжения порога происходит по квадратическому закону, что обеспечивает повышение достоверности принятия решения о принятом символе и позволяет достичь цели заявляемого изобретения.Thus, in the claimed device, thanks to a new set of features consisting in the use of an adaptation unit as part of an adder, a polarity corrector, a nonlinear corrector and a subtractor, the threshold voltage level changes according to a quadratic law, which provides an increase in the reliability of decision-making about the adopted symbol and allows us to achieve the goal the claimed invention.

Claims (4)

1. Демодулятор сигналов с относительной фазовой модуляцией, содержащий генератор опорного сигнала, выход которого подключен к входу опорного напряжения коррелятора, сигнальный вход коррелятора подключен к выходу стабилизатора амплитуды, вход которого подключен к выходу фильтра, вход которого является входом демодулятора, генератор тактовых импульсов, первый выход которого подключен к тактовому входу коррелятора, выход коррелятора подключен к сигнальному входу блока стробирования, тактовый вход которого подключен к второму выходу генератора тактовых импульсов и к тактовому входу решающего блока, сигнальный вход решающего блока подключен к выходу блока вычисления модуля, вход которого подключен к выходу блока вычитания, первый вход которого подключен к выходу блока стробирования и входу блока задержки на длительность Т, выход которого подключен к входу ограничителя амплитуды, выход которого подключен к второму входу блока вычитания, причем выход решающего блока является выходом демодулятора и соединен с сигнальным входом формирующего блока, вход уровня порога формирующего блока подключен к выходу генератора константы, отличающийся тем, что дополнительно введен блок адаптации порога (БАП), вход начального уровня порога, сигнальный вход, вход адаптивного порога и выход которого подключены соответственно к выходу генератора константы, к выходу решающего блока, к выходу формирующего блока и к входу порогового уровня решающего блока, причем БАП состоит из сумматора, корректора полярности, нелинейного корректора и вычитателя, причем первый вход вычитателя является входом начального уровня порога БАП, а второй вход является входом адаптивного порога БАП, выход вычитателя подключен к входу нелинейного корректора БАП, выход которого подключен к второму входу корректора полярности, первый вход которого является сигнальным входом БАП, а выход корректора полярности подключен к второму входу сумматора, выход которого является выходом БАП, а первый вход сумматора является входом начального уровня порога БАП.1. A signal demodulator with relative phase modulation, comprising a reference signal generator, the output of which is connected to the input of the correlator reference voltage, the signal correlator input is connected to the output of the amplitude stabilizer, the input of which is connected to the output of the filter, the input of which is the input of the demodulator, the clock generator, the first the output of which is connected to the clock input of the correlator, the output of the correlator is connected to the signal input of the gating block, the clock input of which is connected to the second output of clock pulse generator and to the clock input of the decisive block, the signal input of the decisive block is connected to the output of the module calculation block, the input of which is connected to the output of the subtraction block, the first input of which is connected to the output of the gating block and the input of the delay unit for a duration T, the output of which is connected to the input amplitude limiter, the output of which is connected to the second input of the subtraction unit, the output of the deciding unit being the output of the demodulator and connected to the signal input of the forming unit, the input of the threshold level the generating unit is connected to the output of the constant generator, characterized in that the threshold adaptation unit (BAP) is additionally introduced, the input of the initial threshold level, the signal input, the adaptive threshold input and the output of which are connected respectively to the output of the constant generator, to the output of the deciding unit, to the output of the block and to the input of the threshold level of the crucial unit, and the BAP consists of an adder, a polarity corrector, a nonlinear corrector and a subtracter, the first input of the subtractor being an input of the initial level of the threshold of the BAP, and the second input is the input of the adaptive threshold of the UPS, the output of the subtractor is connected to the input of the non-linear corrector of the UPS, the output of which is connected to the second input of the polarity corrector, the first input of which is the signal input of the UPS, and the output of the polarity corrector is connected to the second input of the adder, the output of which is the output of the UPS , and the first input of the adder is the input of the initial level of the threshold of the UPS. 2. Демодулятор по п. 1, отличающийся тем, что коррелятор состоит из умножителя напряжения и интегратора, причем первый вход умножителя напряжений является входом опорного напряжения коррелятора, а второй вход умножителя напряжений является сигнальным входом коррелятора, выход умножителя напряжений подключен к первому входу интегратора, выход которого является выходом коррелятора, второй вход интегратора является тактовым входом коррелятора.2. The demodulator according to claim 1, characterized in that the correlator consists of a voltage multiplier and an integrator, wherein the first input of the voltage multiplier is the input of the reference voltage of the correlator, and the second input of the voltage multiplier is the signal input of the correlator, the output of the voltage multiplier is connected to the first input of the integrator, the output of which is the output of the correlator, the second input of the integrator is the clock input of the correlator. 3. Демодулятор по п. 1, отличающийся тем, что решающий блок состоит из компаратора напряжений и D-триггера, причем первый вход компаратора напряжений является сигнальным входом решающего блока, а второй вход компаратора напряжений является входом порогового уровня решающего блока, выход компаратора напряжений подключен к первому входу D-триггера, второй вход которого является тактовым входом решающего блока, выход D-триггера является выходом решающего блока.3. The demodulator according to claim 1, characterized in that the decision unit consists of a voltage comparator and a D-trigger, the first input of the voltage comparator being a signal input of the decision unit, and the second input of the voltage comparator is an input of the threshold level of the decision unit, the output of the voltage comparator is connected to the first input of the D-trigger, the second input of which is the clock input of the decision block, the output of the D-trigger is the output of the decision block. 4. Демодулятор по п. 1, отличающийся тем, что формирующий блок состоит из коммутатора, вход уровня порога которого является входом уровня порога формирующего блока, а вход отключения генератора константы коммутатора подключен к выходу переключателя константы, выход коммутатора подключен к входу начального уровня формирователя порога, выход которого является выходом формирующего блока, а корректирующий вход формирователя порога подключен к выходу корректора порога, вход которого подключен к входу переключателя константы и является сигнальным входом формирующего блока. 4. The demodulator according to claim 1, characterized in that the forming unit consists of a switch, the threshold level input of which is an input of the threshold level of the forming unit, and the disconnect input of the switch constant generator is connected to the output of the constant switch, the switch output is connected to the input of the threshold driver level whose output is the output of the forming unit, and the correcting input of the threshold shaper is connected to the output of the threshold corrector, the input of which is connected to the input of the constant switch and is a signal the input of the forming block.

Images