RU2419201C1

RU2419201C1 - Adaptive frequency synthesiser with switching of elements of ring of phase automatic control

Info

Publication number: RU2419201C1
Application number: RU2010106933/09A
Authority: RU
Inventors: Николай Михайлович Тихомиров (RU); Николай Михайлович Тихомиров; Андрей Валентинович Леньшин (RU); Андрей Валентинович Леньшин
Original assignee: Открытое акционерное общество "Концерн "Созвездие"
Priority date: 2010-02-24
Filing date: 2010-02-24
Publication date: 2011-05-20

Abstract

FIELD: radio engineering.

SUBSTANCE: device includes voltage-controlled generator (1), frequency divider with variable division coefficient (2), frequency-phase detector (3), reference generator (4), frequency divider with fixed division coefficient (5), unit of switched charge pumping (6), unit for determining phase synchronism (7), microcontroller (9), unit for determining synchronism as to frequency (10) and low pass filter (8) which includes two capacitors (8.1, 8.2), two resistors (8.3, 8.4) and two switching devices (8.5, 8.6).

EFFECT: adaptive stabilisation of transfer characteristic of ring of frequency-phase automatic control of frequency synthesiser, which allows optimising it as per the specified quality of dynamic and spectrum characteristics.

5 dwg

Description

Изобретение относится к радиотехнике и может использоваться для формирования сетки стабильных частот с равномерным шагом в приемных и передающих устройствах с малым временем перестройки в широком диапазоне рабочих частот.The invention relates to radio engineering and can be used to form a grid of stable frequencies with a uniform pitch in receiving and transmitting devices with a short tuning time in a wide range of operating frequencies.

Широко известна схема синтезатора частот, включающая опорный генератор, делитель частоты с фиксированным коэффициентом деления, управляемый генератор, делитель частоты с переменным коэффициентом деления, частотно-фазовый детектор и фильтр нижних частот, образующих кольцо импульсно-фазовой автоподстройки частоты управляемого генератора (см. Тихомиров Н.М., Романов С.К., Леньшин А.В. Формирование ЧМ сигналов в синтезаторах с автоподстройкой. - М.: Радио и связь, 2004. - 210 с.; W.F.Egan. Frequency Synthesis by Phase Lock, Second Edition, John Wiley & Sons Inc., New York, NY 1999).The frequency synthesizer circuit is widely known, including a reference oscillator, a frequency divider with a fixed division ratio, a controlled oscillator, a frequency divider with a variable division ratio, a frequency-phase detector and a low-pass filter forming a pulse-phase self-tuning ring of a frequency of a controlled generator (see Tikhomirov N .M., Romanov S.K., Lenshin A.V. Formation of FM signals in synthesizers with automatic tuning.- M .: Radio and communications, 2004. - 210 p .; WFEgan. Frequency Synthesis by Phase Lock, Second Edition, John Wiley & Sons Inc., New York, NY 1999).

Известна подобная схема синтезатора частот, в которой используется частотно-фазовый детектор с тремя устойчивыми состояниями зарядовой накачки (режим заряда, режим нейтрального состояния, режим разряда) и блоком генераторов тока заряда/разряда (см. Dean Banerjee PLL Performance, Simulation and Design, National Semiconductor, Fourth Edition, 2006, пат. US 5774023).A similar circuit of a frequency synthesizer is known, in which a frequency-phase detector is used with three stable states of charge pump (charge mode, neutral state, discharge mode) and a block of charge / discharge current generators (see Dean Banerjee PLL Performance, Simulation and Design, National Semiconductor, Fourth Edition, 2006, US Pat. No. 5774023).

Такие схемы синтезаторов характеризуются простотой схемной реализации и обеспечивают достаточно высокие эксплуатационные параметры выходного сигнала. Применение частотно-фазового детектора совместно с блоком зарядовой накачки упрощает схему синтезатора, увеличивает ослабление паразитных гармоник частоты сравнения в спектре выходного сигнала и повышает качество автоподстройки управляемого напряжением генератора. В синтезаторе подстройка частоты управляемого напряжением генератора производится с точностью до фазы опорного генератора, т.е. система автоподстройки частоты имеет астатизм по фазе (см. Шахтарин Б.И. и др. Синтезаторы частот: Учебное пособие / Б.И.Шахтарин, Г.Н.Прохладин, А.А.Иванов, А.А.Быков, А.А.Чечулин, Д.Ю.Гречищев. - М.: Горячая линия - Телеком, 2007. - 128 с.; Генерирование колебаний и формирование радиосигналов: Учебное пособие / В.Н.Кулешов, Н.Н.Удалов, В.М.Богачев и др. Под ред. В.Н.Кулешова и Н.Н. Удалова. - М.: Издательский дом МЭИ, 2008. - 416 с.). Это расширяет область применения такого синтезатора в радиотехнической аппаратуре.Such synthesizer circuits are characterized by simplicity of circuit implementation and provide sufficiently high operational parameters of the output signal. The use of a frequency-phase detector in conjunction with a charge pump block simplifies the synthesizer circuit, increases the attenuation of spurious harmonics of the comparison frequency in the output signal spectrum, and improves the quality of automatic tuning of the voltage-controlled generator. In the synthesizer, the frequency adjustment of the voltage controlled oscillator is made accurate to the phase of the reference oscillator, i.e. the frequency control system has phase astatism (see Shakhtarin B.I. et al. Frequency synthesizers: Textbook / B.I. Shakhtarin, G.N. Prokhladin, A.A. Ivanov, A.A. Bykov, A. A. Chechulin, D.Yu. Grechishchev. - M.: Hot line - Telecom, 2007. - 128 p .; Generation of oscillations and the formation of radio signals: Tutorial / V.N. Kuleshov, N.N. Udalov, V.M. Bogachev et al. Edited by V.N. Kuleshov and N.N. Udalov. - M.: Publishing House MPEI, 2008. - 416 p.). This expands the scope of such a synthesizer in electronic equipment.

Основным недостатком приведенных выше синтезаторов является низкое быстродействие, так как оно определяется постоянными значениями коэффициента усиления и полосы кольца фазовой автоподстройки частоты.The main disadvantage of the above synthesizers is the low speed, since it is determined by constant values of the gain and band strip of the phase-locked loop.

Наиболее близким по физической сущности и технической реализации к предлагаемому синтезатору является синтезатор частот, описанный в патенте US №4156855 «Phase-locked loop with variable gain and bandwidth», H03B 3/04, May, 29, 1979, принятый за прототип.The closest in physical essence and technical implementation to the proposed synthesizer is a frequency synthesizer described in US patent No. 4156855 "Phase-locked loop with variable gain and bandwidth", H03B 3/04, May, 29, 1979, adopted as a prototype.

Функциональная схема устройства-прототипа приведена на фиг.1, где введены следующие обозначения:The functional diagram of the prototype device is shown in figure 1, where the following notation is introduced:

1 - управляемый напряжением генератор (ГУН);1 - voltage-controlled generator (VCO);

2 - делитель частоты с переменным коэффициентом деления (ДПКД);2 - frequency divider with a variable division ratio (DPKD);

3 - частотно-фазовый детектор (ЧФД);3 - frequency-phase detector (ChFD);

4 - опорный генератор (ОГ);4 - reference generator (OG);

5 - делитель частоты с фиксированным коэффициентом деления (ДФКД);5 - frequency divider with a fixed division ratio (DPCD);

6 - блок коммутируемой зарядовой накачки (БКЗН);6 - block switching charge pump (BKZN);

7 - блок определения синхронизма по фазе (БОСФ);7 - phase synchronism determination unit (BOSF);

8 - фильтр нижних частот (ФНЧ);8 - low-pass filter (low-pass filter);

8.1, 8.2 - первый и второй конденсаторы;8.1, 8.2 - the first and second capacitors;

8.3, 8.4 - первый и второй резисторы;8.3, 8.4 - the first and second resistors;

8.5 - коммутатор.8.5 - switch.

Синтезатор частот содержит управляемый напряжением генератор (ГУН) 1, делитель частоты с переменным коэффициентом деления (ДПКД) 2, частотно-фазовый детектор (ЧФД) 3, опорный генератор (ОГ) 4, делитель частоты с фиксированным коэффициентом деления (ДФКД) 5, блок коммутируемой зарядовой накачки (БКЗН) 6, блок определения синхронизма по фазе (БОСФ) 7 и фильтр нижних частот (ФНЧ) 8. При этом выход ГУН 1 является выходом колебания высокой частоты устройства и соединен с входом ДПКД 2, выход которого соединен с синхронизируемыми входами ЧФД 3 и БОСФ 7. Выход ДФКД 5 соединен со входами синхронизации ЧФД 3 и БОСФ 7. Опорный вход ДФКД 5 соединен с выходом ОГ 4. Первый выход ЧФД 3 является выходом сигнала заряда и соединен с коммутационным входом заряда БКЗН 6. Второй выход ЧФД 3 является выходом сигнала разряда и соединен с коммутационным входом разряда БКЗН 6. При этом ФНЧ 8 содержит коммутатор 8.5, конденсатор 8.2, последовательно соединенные первый конденсатор 8.1, первый резистор 8.3 и второй резистор 8.4, второй вывод которого соединен с общей шиной. Первые выводы первого 8.1 и второго 8.2 конденсаторов соединены с выходом БКЗН 6, а также с управляющим входом ГУН 1. Второй вывод второго конденсатора 8.2 соединен с общей шиной. Точка соединения первого 8.3 и второго 8.4 резисторов соединена с первым выводом коммутатора 8.5, второй вывод которого соединен с общей шиной. Выход «φ» БОСФ 7 соединен со входом коммутации величины тока БКЗН 6 и входом коммутатора 8.5.The frequency synthesizer contains a voltage-controlled generator (VCO) 1, a frequency divider with a variable division ratio (DPKD) 2, a frequency-phase detector (ChFD) 3, a reference oscillator (OG) 4, a frequency divider with a fixed division coefficient (DPCD) 5, block switched charge pump (BKZN) 6, phase synchronism detection unit (BOSF) 7 and low-pass filter (low-pass filter) 8. The output of the VCO 1 is the output of the high-frequency oscillation of the device and connected to the input DPKD 2, the output of which is connected to the synchronized inputs PFD 3 and BOSF 7. Exit DFKD 5 is connected to the synchronization inputs of ChFD 3 and BOSF 7. The reference input of DFKD 5 is connected to the output of exhaust gas 4. The first output of ChFD 3 is the output of the charge signal and connected to the switching input of charge BKZN 6. The second output of the ChFD 3 is the output of the discharge signal and is connected to the switching input of the discharge BKZN 6. In this case, the low-pass filter 8 contains a switch 8.5, a capacitor 8.2, a first capacitor 8.1, a first resistor 8.3 and a second resistor 8.4, the second output of which is connected to a common bus. The first conclusions of the first 8.1 and second 8.2 capacitors are connected to the output of the BKZN 6, as well as to the control input of the VCO 1. The second output of the second capacitor 8.2 is connected to a common bus. The connection point of the first 8.3 and second 8.4 resistors is connected to the first output of the switch 8.5, the second output of which is connected to a common bus. The output "BOSF 7" is connected to the input of the switching current magnitude BKZN 6 and the input of the switch 8.5.

Устройство-прототип работает следующим образом.The prototype device operates as follows.

Сигнал опорной частоты с выхода ОГ 4 подается на опорный вход ДФКД 5, где делится по частоте в нужное количество раз. При отклонении частоты выходного колебания ГУН 1 от требуемого номинального значения ω₀, соответствующего режиму синхронизма по фазе, на выходах ЧФД 3 появляются импульсные сигналы заряда или разряда, длительность которых равна разности времени прихода импульсов с ДПКД 2 и ДФКД 5 на входы ЧФД 3. При этом ЧФД 3, выполненный на триггерах, работает по принципу запоминания и хранения информации о поступлении входных сигналов, и на своих выходах формирует сигналы в форме трех состояний цифровой логики (состояния заряда, нейтрального состояния, состояния разряда). Состояния ЧФД 3 вызываются передними фронтами входных импульсов с ДФКД 5 и ДПКД 2. Когда импульсные сигналы на синхронизируемом входе ЧФД 3 опережают по времени импульсы на входе синхронизации, то на втором выходе ЧФД 3 появляются импульсы сигнала разряда, а если, наоборот, отстают по времени, то на первом выходе ЧФД 3 появляются импульсы сигнала заряда. В случае совпадения по времени передних фронтов этих сравниваемых импульсных последовательностей ЧФД 3 находится в нейтральном состоянии. При этом импульсы на выходах сигналов заряда и разряда отсутствуют. В результате БКЗН 6 также находится в пассивном нейтральном состоянии. Это состояние соответствует режиму синхронизма по фазе кольца фазовой автоподстройки (ФАП), и на выходе БОСФ 7 появляется соответствующий сигнал «φ».The signal of the reference frequency from the output of the exhaust gas 4 is fed to the reference input DFKD 5, where it is divided by the frequency in the desired number of times. When the frequency of the output oscillation of the VCO 1 deviates from the required nominal value ω ₀ corresponding to the phase synchronism mode, pulse or charge pulsed signals appear on the outputs of the PFD 3, the duration of which is equal to the difference in the time of arrival of the pulses from the DPKD 2 and DFKD 5 to the inputs of the PFD 3. When this PFD 3, executed on the triggers, works on the principle of storing and storing information about the input signals, and generates signals at its outputs in the form of three states of digital logic (state of charge, neutral state, with standing level). The states of PFD 3 are caused by the leading edges of the input pulses with DFKD 5 and DPKD 2. When the pulse signals at the synchronized input of the PFD 3 are ahead of the time of the pulses at the synchronization input, then the pulses of the discharge signal appear at the second output of the PFD 3, and if, on the contrary, they lag behind then, at the first output of the PFD 3, charge signal pulses appear. If the leading edges of these compared pulse sequences coincide in time, the PFD 3 is in a neutral state. In this case, there are no pulses at the outputs of the charge and discharge signals. As a result, BKZN 6 is also in a passive neutral state. This state corresponds to the phase matching mode of the phase locked loop (PLL), and the corresponding signal “φ” appears at the output of the BOSF 7.

БОСФ 7 представляет собой триггерную схему. Входные сигналы предварительно проходят через формирователи импульсов, длительность которых составляет около 10% от периода импульсного сигнала синхронизации. В качестве формирователей импульсов используются ждущие мультивибраторы. При временном интервале между моментами прихода импульсов на входы БОСФ 7, превышающем длительность импульсов на выходе триггерной схемы, появляется сигнал «φ» с уровнем логической «1», а при временном интервале, попадающем в 10% зону, - сигнал с уровнем логического «0», который соответствует состоянию синхронизма по фазе. Для преобразования логических состояний ЧФД 3 в аналоговый сигнал, подходящий для подстройки частоты ГУН 1, используется БКЗН 6. БКЗН 6 представляет собой устройство, состоящее из двух последовательно соединенных генераторов тока заряда и разряда [см. Dean Banerjee, PLL Performance, Simulation and Design, National Semiconductor, Fourth Edition, 2006, пат. US 5774023]. Точка соединения этих генераторов служит для подключения последних к ФНЧ 8. Управление генераторами тока заряда/разряда, т.е. перевод в активное состояние, осуществляется подачей с выходов ЧФД 3 соответствующих сигналов заряда и разряда. Генераторы тока имеют одинаковую, но с противоположным знаком величину тока, которую можно изменять с помощью сигнала на входе коммутации (в данном случае сигнал синхронизма по фазе «φ»). БКЗН 6 применяется для преобразования сигнала рассогласования сравниваемых входных сигналов ЧФД 3 в аналоговый сигнал подстройки частоты ГУН 1 через ФНЧ 8, от параметров которого в значительной степени зависят динамические и статические параметры кольца ФАП.BOSF 7 is a trigger circuit. Input signals pass through pulse shapers, the duration of which is about 10% of the period of the synchronization pulse signal. Standby multivibrators are used as pulse shapers. When the time interval between the moments of arrival of pulses at the inputs of the BOSF 7 exceeds the duration of the pulses at the output of the trigger circuit, the signal "φ" with a logic level of "1" appears, and with a time interval falling in 10% of the zone, a signal with a logic level of "0 ", Which corresponds to the state of phase matching. To convert the logical states of PFD 3 into an analog signal suitable for tuning the frequency of VCO 1, BKZN 6 is used. BKZN 6 is a device consisting of two series-connected generators of charge and discharge currents [see Dean Banerjee, PLL Performance, Simulation and Design, National Semiconductor, Fourth Edition, 2006, US Pat. US 5774023]. The connection point of these generators serves to connect the latter to the low-pass filter 8. Control of the charge / discharge current generators, i.e. the transition to the active state is carried out by applying the corresponding signals of charge and discharge from the outputs of the PFD 3. Current generators have the same, but with the opposite sign current value, which can be changed using the signal at the input of the switching (in this case, the phase-matching signal is in phase "φ"). BKZN 6 is used to convert the mismatch signal of the compared input signals of the PFD 3 into an analog signal for adjusting the frequency of the VCO 1 through the low-pass filter 8, on the parameters of which the dynamic and static parameters of the FAP ring depend to a large extent.

Под воздействием сигналов заряда или разряда с выходов ЧФД 3 через БКЗН 6 напряжение на выходе ФНЧ 8 для подстройки частоты ГУН 1 меняется до тех пор, пока частота ГУН 1 не достигнет требуемого номинального значения ω₀. Длительность выходных импульсов сигналов заряда или разряда с ЧФД 3 в установившемся режиме синхронизма по фазе кольца ФАП стремится к нулю, т.е. ЧФД 3 переходит в нейтральное состояние. Использование в замкнутом кольце ФАП ЧФД 3 и БКЗН 6 позволяет получить нулевую статическую фазовую ошибку. В этой схеме синтезатора на время переходного процесса перестройки по частоте кольцо ФАП переводится в режим с увеличенным значением тока заряда и разряда БКЗН 6 с помощью БОСФ 7. Кроме того, предлагается использование ФНЧ 8 с переменной полосой пропускания по сигналу «φ» с БОСФ 7: с широкой (в момент переходного процесса) и узкой (в условиях синхронизма по фазе с помощью коммутатора 8.5). С помощью коммутатора 8.5 изменяются постоянные времени ФНЧ 8 и, следовательно, его полоса пропускания.Under the influence of charge or discharge signals from the outputs of the ChFD 3 through BKZN 6, the voltage at the output of the low-pass filter 8 to adjust the frequency of the VCO 1 changes until the frequency of the VCO 1 reaches the desired nominal value ω ₀ . The duration of the output pulses of the signals of the charge or discharge with PFD 3 in the steady-state phase matching mode of the phase-locked loop tends to zero, i.e. PFD 3 goes into a neutral state. The use of FAP ChFD 3 and BKZN 6 in a closed ring makes it possible to obtain a zero static phase error. In this synthesizer circuit, during the frequency transient, the FAP ring is switched to the mode with an increased value of the charge and discharge current BKZN 6 using BOSF 7. In addition, it is proposed to use a low-pass filter 8 with a variable passband for signal “φ” with BOSF 7: with wide (at the time of the transition process) and narrow (in phase synchronism conditions using the 8.5 switch). Using switch 8.5, the time constants of the low-pass filter 8 and, therefore, its bandwidth are changed.

В результате этого кольцо ФАП в зависимости от величины фазового рассогласования по сигналу синхронизма по фазе с выхода БОСФ 7 работает в режиме широкой полосы с увеличенным коэффициентом усиления для ускорения переходного процесса перестройки частоты, а при достижении синхронизма по фазе переводится в режим номинального значения полосы пропускания кольца и коэффициента усиления для достижения приемлемых статических параметров качества выходного сигнала синтезатора частот.As a result, the PLL ring, depending on the magnitude of the phase mismatch in the phase-matching signal from the output of the BOSF 7, operates in a wide band mode with an increased gain to accelerate the frequency transient, and when phase synchronism is achieved, it is put into the nominal bandwidth mode of the ring and gain to achieve acceptable static quality parameters of the output signal of the frequency synthesizer.

Существенным недостатком устройства-прототипа является то, что в нем не привязаны моменты времени коммутаций амплитуд токов заряда и разряда БКЗН 6 со значениями полосы пропускания ФНЧ 8. Это приводит к резким броскам управляющего напряжения ГУН 1 и, как следствие, к потере устойчивости кольца ФАП, а это в свою очередь ведет к увеличению времени переходных процессов перестройки частоты.A significant disadvantage of the prototype device is that it does not bind the switching times of the amplitudes of the charge and discharge currents of the BKZN 6 with the passband values of the low-pass filter 8. This leads to sharp surges of the control voltage of the VCO 1 and, as a result, to the loss of stability of the FAP ring, and this, in turn, leads to an increase in the time of transient frequency tuning.

Задачей, которую решает предлагаемое изобретение, является уменьшение времени переходных процессов при сохранении заданного запаса устойчивости использованием коммутации элементов кольца фазовой автоподстройки.The task that the invention solves is to reduce the time of transients while maintaining a given margin of stability using switching elements of the phase-locked loop.

Достигаемый технический результат при использовании изобретения - адаптивная стабилизация передаточной характеристики кольца частотно-фазовой автоподстройки синтезатора частот, что позволяет оптимизировать его по заданному качеству динамических и спектральных характеристик во всем диапазоне синтезируемых колебаний, ускоряя процесс перестройки частоты.The technical result achieved by using the invention is adaptive stabilization of the transfer characteristic of the frequency-phase loop of the frequency synthesizer, which makes it possible to optimize it for a given quality of dynamic and spectral characteristics in the entire range of synthesized oscillations, accelerating the process of frequency tuning.

Для решения поставленной задачи в синтезатор частот с частотно-фазовой автоподстройкой, содержащий управляемый напряжением генератор, делитель частоты с переменным коэффициентом деления, частотно-фазовый детектор, опорный генератор, делитель частоты с фиксированным коэффициентом деления, блок коммутируемой зарядовой накачки, блок определения синхронизма по фазе и фильтр нижних частот, содержащий первый коммутатор, первый и второй конденсаторы, первый и второй резисторы; при этом выход управляемого напряжением генератора, являющийся выходом высокой частоты устройства, соединен с высокочастотным входом делителя частоты с переменным коэффициентом деления, выход которого соединен с первыми синхронизируемыми входами частотно-фазового детектора и блока определения синхронизма по фазе; выход опорного генератора соединен с опорным входом делителя частоты с фиксированным коэффициентом деления, выход которого соединен со вторыми входами частотно-фазового детектора и блока определения синхронизма по фазе, которые также являются входами синхронизации; первый и второй выходы частотно-фазового детектора, которые являются соответственно выходами сигналов заряда и разряда, соединены соответственно с первым и вторым коммутационными входами блока коммутируемой зарядовой накачки, которые являются соответственно входами заряда и разряда; выход блока коммутируемой зарядовой накачки соединен с управляющим входом управляемого напряжением генератора и первым выводом первого конденсатора, второй вывод которого соединен с первым выводом первого резистора, вторые выводы второго конденсатора и первого коммутатора соединены с общей шиной, согласно изобретению введены микроконтроллер и блок определения синхронизма по частоте, а в состав фильтра нижних частот введен второй коммутатор, причем первый синхронизируемый вход блока определения синхронизма по частоте соединен с выходом делителя частоты с переменным коэффициентом деления; второй вход блока определения синхронизма по частоте, который является входом синхронизации, соединен с выходом делителя частоты с фиксированным коэффициентом деления; выход блока определения синхронизма по частоте соединен с первым информационным входом микроконтроллера; выход блока определения синхронизма по фазе соединен со вторым информационным входом микроконтроллера, первый выход которого является выходом сигнала синхронизма по частоте и соединен с коммутационным входом второго коммутатора, а второй выход микроконтроллера является выходом сигнала синхронизма по фазе и соединен с коммутационным входом первого коммутатора; причем делитель частоты с переменным коэффициентом деления, делитель частоты с фиксированным коэффициентом деления и частотно-фазовый детектор выполнены с возможностью установки исходного состояния, для чего каждый из них дополнительно содержит вход установки исходного состояния, соединенный с третьим выходом микроконтроллера, который является выходом сигнала сброса; блок коммутируемой зарядовой накачки выполнен с возможностью управления током зарядовой накачки, для чего дополнительно содержит третий вход, который является входом коммутации величины тока, соединенным с четвертым управляющим выходом микроконтроллера; кроме того, второй вывод первого конденсатора соединен с объединенными первыми выводами второго конденсатора, второго резистора и второго коммутатора, второй вывод которого соединен с общей шиной; второй вывод второго конденсатора соединен со вторым выводом первого резистора, второй вывод второго резистора соединен с первым выводом первого коммутатора.To solve the problem, a frequency synthesizer with frequency-phase self-tuning, containing a voltage-controlled oscillator, a frequency divider with a variable division coefficient, a frequency-phase detector, a reference generator, a frequency divider with a fixed division coefficient, a switched charge pump unit, a phase synchronism detection unit and a low-pass filter comprising a first switch, first and second capacitors, first and second resistors; the output of the voltage-controlled generator, which is the high-frequency output of the device, is connected to the high-frequency input of the frequency divider with a variable division ratio, the output of which is connected to the first synchronized inputs of the frequency-phase detector and phase synchronism detection unit; the output of the reference generator is connected to the reference input of the frequency divider with a fixed division coefficient, the output of which is connected to the second inputs of the frequency-phase detector and the phase synchronism determination unit, which are also synchronization inputs; the first and second outputs of the frequency-phase detector, which are respectively the outputs of the charge and discharge signals, are connected respectively to the first and second switching inputs of the switched charge pumping unit, which are respectively the charge and discharge inputs; the output of the switched charge pumping unit is connected to the control input of the voltage controlled generator and the first output of the first capacitor, the second output of which is connected to the first output of the first resistor, the second outputs of the second capacitor and the first switch are connected to a common bus, according to the invention, a microcontroller and a frequency synchronism detection unit are introduced , and a second switch is introduced into the low-pass filter, and the first synchronized input of the frequency synchronism determination unit is connected to the output a frequency divider with a variable division ratio; the second input of the frequency synchronism determination unit, which is the synchronization input, is connected to the output of the frequency divider with a fixed division coefficient; the output of the frequency synchronism determination unit is connected to the first information input of the microcontroller; the output of the phase matching unit is connected to the second information input of the microcontroller, the first output of which is the output of the synchronism signal in frequency and connected to the switching input of the second switch, and the second output of the microcontroller is the output of the phase matching signal and connected to the switching input of the first switch; moreover, the frequency divider with a variable division coefficient, the frequency divider with a fixed division coefficient and a frequency-phase detector are configured to set the initial state, for which each of them further comprises an initial state setting input connected to the third output of the microcontroller, which is the output of the reset signal; the switched charge pump unit is configured to control the charge pump current, for which it further comprises a third input, which is a current value switching input connected to a fourth control output of the microcontroller; in addition, the second terminal of the first capacitor is connected to the combined first terminals of the second capacitor, the second resistor and the second switch, the second terminal of which is connected to a common bus; the second terminal of the second capacitor is connected to the second terminal of the first resistor, the second terminal of the second resistor is connected to the first terminal of the first switch.

Графические материалы, представленные в материалах заявки:Graphic materials presented in the application materials:

Фиг.1. Функциональная схема устройства-прототипа.Figure 1. Functional diagram of the prototype device.

Фиг.2. Функциональная схема предлагаемого устройства.Figure 2. Functional diagram of the proposed device.

Фиг.3. Временные диаграммы состояний коммутирующих сигналов.Figure 3. Timing diagrams of the state of switching signals.

Фиг.4. График переходного процесса при перестройке частоты.Figure 4. Transient graph for frequency tuning.

Фиг.5. Структурная схема алгоритма работы микроконтроллера.Figure 5. The block diagram of the microcontroller operation algorithm.

В функциональной схеме заявляемого устройства, приведенной на фиг.2, введены следующие обозначения:In the functional diagram of the inventive device shown in figure 2, the following notation:

4 - опорный генератор (ОГ);4 - reference generator (OG);

8.5, 8.6 - первый и второй коммутаторы;8.5, 8.6 - the first and second switches;

9 - микроконтроллер;9 - microcontroller;

10 - блок определения синхронизма по частоте (БОСЧ).10 - block definition of synchronism in frequency (BOSCH).

Заявляемое устройство содержит управляемый напряжением генератор (ГУН) 1, делитель частоты с переменным коэффициентом деления (ДПКД) 2, частотно-фазовый детектор (ЧФД) 3, опорный генератор (ОГ) 4, делитель частоты с фиксированным коэффициентом деления (ДФКД) 5, блок коммутируемой зарядовой накачки (БКЗН) 6, блок определения синхронизма по фазе (БОСФ) 7, фильтр нижних частот (ФНЧ) 8, микроконтроллер 9, блок определения синхронизма по частоте (БОСЧ) 10.The inventive device contains a voltage-controlled generator (VCO) 1, a frequency divider with a variable division ratio (DPKD) 2, a frequency-phase detector (ChFD) 3, a reference generator (OG) 4, a frequency divider with a fixed division ratio (DPCD) 5, block switched charge pump (BCH) 6, phase synchronism detection unit (BOSF) 7, low-pass filter (low-pass filter) 8, microcontroller 9, frequency synchronism determination unit (BOSF) 10.

ФНЧ 8 содержит первый 8.1 и второй 8.2 конденсаторы, первый 8.3 и второй 8.4 резисторы и первый 8.5 и второй 8.6 коммутаторы.Low-pass filter 8 contains the first 8.1 and second 8.2 capacitors, the first 8.3 and second 8.4 resistors, and the first 8.5 and second 8.6 switches.

При этом выход ГУН 1, являющийся выходом высокой частоты устройства, соединен с высокочастотным входом ДПКД 2, выход которого соединен с первыми синхронизируемыми входами ЧФД 3, БОСФ 7 и БОСЧ 10. Выход ДФКД 5 соединен со вторыми входами ЧФД 3, БОСФ 7 и БОСЧ 10, которые являются входами синхронизации. Выход ОГ 4 соединен с опорным входом ДФКД 5. Первый выход ЧФД 3, который является выходом сигнала заряда, соединен с первым входом БКЗН 6, который является коммутационным входом заряда, а второй выход ЧФД 3, который является выходом сигнала разряда, соединен со вторым входом БКЗН 6, который является коммутационным входом разряда.The output of the VCO 1, which is the high-frequency output of the device, is connected to the high-frequency input DPKD 2, the output of which is connected to the first synchronized inputs of the BFD 3, BOSF 7 and BOSCH 10. The output of the DFKD 5 is connected to the second inputs of the BFD 3, BOSF 7 and BOSCH 10 which are synchronization inputs. The exhaust gas output 4 is connected to the reference input of the DPCD 5. The first output of the PDF 3, which is the output of the charge signal, is connected to the first input of the BKZN 6, which is the switching input of the charge, and the second output of the PDF 3, which is the output of the discharge signal, is connected to the second input BKZN 6, which is the switching input of the discharge.

Выход БОСЧ 10 (выход «f») является выходом сигнала синхронизма по частоте и соединен с первым информационным входом микроконтроллера 9, выход БОСФ 7 (выход «φ») является выходом сигнала синхронизма по фазе и соединен со вторым информационным входом микроконтроллера 9. Первый выход микроконтроллера 9 (выход «f'») является выходом сигнала синхронизма по частоте и соединен с коммутационным входом второго коммутатора 8.6, второй выход микроконтроллера 9 (выход «φ'») является выходом сигнала синхронизма по фазе и соединен с коммутационным входом первого коммутатора 8.5.The output of the BOSCH 10 (output "f") is the output of the frequency synchronism signal and is connected to the first information input of the microcontroller 9, the output of the BOSF 7 (output "φ") is the output of the phase-matching signal and is connected to the second information input of the microcontroller 9. The first output microcontroller 9 (output "f '") is the output of the frequency synchronism signal and is connected to the switching input of the second switch 8.6, the second output of microcontroller 9 (output "φ'") is the output of the phase matching signal and is connected to the switching input of of the switch 8.5.

Третий выход микроконтроллера 9 является выходом сигнала сброса и соединен с входами установки исходного состояния ДПКД 2, ДФКД 5 и ЧФД 3. Четвертый выход микроконтроллера 9, который является управляющим выходом, соединен с входом коммутации величины тока БКЗН 6, выход которого соединен с управляющим входом ГУН 1. В ФНЧ 8 первый вывод первого конденсатора 8.1 соединен с выходом БКЗН 6. Второй вывод первого конденсатора 8.2 соединен с объединенными первыми выводами первого 8.3 и второго 8.4 резисторов, второго конденсатора 8.2 и второго коммутатора 8.6. Второй вывод второго конденсатора 8.2 объединен со вторым выводом первого резистора 8.3 и соединен с общей шиной. Второй вывод второго резистора 8.4 соединен с первым выводом первого коммутатора 8.5, второй вывод которого соединен с общей шиной. Второй вывод второго коммутатора 8.6 также соединен с общей шиной.The third output of the microcontroller 9 is the output of the reset signal and is connected to the inputs of the initial state setting DPKD 2, DFKD 5 and ChFD 3. The fourth output of the microcontroller 9, which is the control output, is connected to the switching input of the current value BKZN 6, the output of which is connected to the control input of the VCO 1. In LPF 8, the first output of the first capacitor 8.1 is connected to the output of the BKZN 6. The second output of the first capacitor 8.2 is connected to the combined first outputs of the first 8.3 and second 8.4 resistors, the second capacitor 8.2 and the second switch 8.6. The second terminal of the second capacitor 8.2 is combined with the second terminal of the first resistor 8.3 and connected to a common bus. The second terminal of the second resistor 8.4 is connected to the first terminal of the first switch 8.5, the second terminal of which is connected to a common bus. The second terminal of the second switch 8.6 is also connected to a common bus.

Заявляемое устройство работает следующим образом.The inventive device operates as follows.

Сигнал опорной частоты с выхода ОГ 4 подается на опорный вход ДФКД 5, где делится по частоте в нужное количество раз. Частота выходного колебания ГУН 1 равна требуемому номинальному значению φ₀, соответствующему синхронизму по фазе выходного сигнала ДПКД 2 с выходным сигналом ДФКД 5. При поступлении с блока 10 команды на установку новой частоты на микроконтроллер 9 в момент времени t₀ (см. фиг.3) с третьего выхода микроконтроллера 9 выдается короткий сигнал с уровнем логической «1» (сигнал сброса) на входы установки в исходное состояние ДПКД 2, ДФКД 5 и ЧФД 3. Исходным состоянием ДПКД 2 и ДФКД 5, выполненных на принципе счета входных импульсов, является сброс счетчиков в нулевое состояние. Исходным состоянием ЧФД 3 является перевод его в нейтральное состояние. Длительность сигнала сброса небольшая, но достаточная для установки ДПКД 2, ДФКД 5 и ЧФД 3 в исходное состояние.The signal of the reference frequency from the output of the exhaust gas 4 is fed to the reference input DFKD 5, where it is divided by the frequency in the desired number of times. The frequency of the output oscillation of the VCO 1 is equal to the required nominal value φ ₀ corresponding to the phase matching of the output signal of the DPKD 2 with the output signal of the DPKD 5. Upon receipt of a command from block 10 to set a new frequency on the microcontroller 9 at time t ₀ (see Fig. 3 ) from the third output of microcontroller 9, a short signal with a logic level of “1” (reset signal) is output to the installation inputs to the initial state of DPKD 2, DFKD 5 and ChFD 3. The initial state of DPKD 2 and DFKD 5, made on the basis of the input pulse count, is reset counter Ik in the zero state. The initial state of PFD 3 is its transfer to a neutral state. The duration of the reset signal is small, but sufficient to set the DPKD 2, DFKD 5 and ChFD 3 in its original state.

После окончания действия сигнала сброса счетчики ДПКД 2 и ДФКД 5 начинают свой счет одновременно, а на одном из выходов ЧФД 3 появляется сигнал заряда или разряда в зависимости от знака рассогласования сравниваемых на его входах сигналов. Тем самым переходной процесс стартует с фазовой разностью на ЧФД 3, равной нулю (нейтральное состояние), т.е. осуществляется синхронизация фаз сигналов на входе ЧФД 3 и синхронный счет ДПКД 2 и ДФКД 5. БОСФ 7 представляет собой цифровой фильтр. На выходе БОСФ 7 присутствует сигнал с уровнем логического «0», когда временное рассогласование между сигналом синхронизации и синхронизируемым сигналом меньше 15 нс в течение пяти периодов частоты сравнения, равной частоте следования импульсного сигнала синхронизации с выхода ДФКД 5 и поступающей на вход синхронизации ЧФД 3. На выходе БОСФ 7 устанавливается сигнал с уровнем логической «1», когда временное рассогласование сравниваемых сигналов больше 30 нс в течение одного периода частоты сравнения.After the end of the reset signal, the DPKD 2 and DFKD 5 counters start their count simultaneously, and a charge or discharge signal appears on one of the outputs of the BFD 3 depending on the sign of the mismatch of the signals compared at its inputs. Thus, the transition process starts with a phase difference on PFD 3 equal to zero (neutral state), i.e. phase synchronization of the signals at the input of PFD 3 and the synchronous count of DPKD 2 and DFKD 5. BOSF 7 is a digital filter. At the output of BOSF 7 there is a signal with a logic level of “0”, when the time mismatch between the synchronization signal and the synchronized signal is less than 15 ns for five periods of the comparison frequency equal to the repetition rate of the pulse synchronization signal from the output of DFKD 5 and fed to the synchronization input 3. At the output of BOSF 7, a signal with a logic level of “1” is set when the temporary mismatch of the compared signals is more than 30 ns for one period of the comparison frequency.

БОСЧ 10 может быть реализован в виде цифрового фильтра или в виде триггерной схемы, аналогичной схеме определения синхронизма в патенте US №4156855 «Phase-locked loop with variable gain and bandwidth», H03B 3/04, May, 29, 1979. При достижении рассогласования по частоте менее 5-10% на входах БОСЧ 10 на его выходе появляется сигнал с уровнем логической «1», а при более существенном рассогласовании (свыше 5-10%) по частоте - сигнал с уровнем логического «0».BOSCH 10 can be implemented as a digital filter or in the form of a trigger circuit, similar to the synchronism determination circuit in US patent No. 4156855 "Phase-locked loop with variable gain and bandwidth", H03B 3/04, May, 29, 1979. Upon reaching a mismatch with a frequency of less than 5-10% at the inputs of BOSCH 10, a signal with a logic level of “1” appears at its output, and with a more significant mismatch (over 5-10%) in frequency, a signal with a logic level of “0” appears.

Микроконтроллер 9 может быть реализован на основе перепрограммируемых логических интегральных схем. Алгоритм работы микроконтроллера 9 (см. фиг.5) заключается в следующем. В стартовый момент времени t₀ с выходов БОСЧ 10 и БОСФ 7 на микроконтроллер 9 поступают сигналы отсутствия синхронизма по частоте f и синхронизма по фазе φ с уровнем логического «0». Одновременно с первого выхода микроконтроллера 9 сигнал синхронизма по частоте f' с уровнем логической «1» поступает на коммутационный вход второго коммутатора 8.6, а со второго выхода микроконтроллера 9 сигнал синхронизма по фазе φ' с уровнем логической «1» поступает на коммутационный вход первого коммутатора 8.5. Под действием этих сигналов коммутаторы 8.5 и 8.6 замыкаются, изменяя структуру и параметры ФНЧ 8. Сигналом логической «1» с четвертого управляющего выхода микроконтроллера 9 на вход коммутации величины тока БКЗН 6 последний переводится в режим увеличенного значения тока заряда и разряда. С момента времени t₀ ЧФД 3 совместно с БКЗН 6 в результате заземления (подключения к общей шине) второго вывода первого конденсатора 8.1 начинает обладать свойствами двухпозиционного электронного ключа, который имеет только два устойчивых состояния для быстрого заряда или разряда первого конденсатора 8.1.The microcontroller 9 can be implemented on the basis of reprogrammable logic integrated circuits. The algorithm of operation of the microcontroller 9 (see figure 5) is as follows. At the starting point in time t ₀ from the outputs of BOSCH 10 and BOSF 7, the microcontroller 9 receives signals of lack of synchronism in frequency f and phase synchronism φ with a logic level of “0”. Simultaneously, from the first output of the microcontroller 9, the synchronism signal in frequency f 'with the logic level “1” is supplied to the switching input of the second switch 8.6, and from the second output of the microcontroller 9 the synchronism signal in phase φ' with the logic level “1” is supplied to the switching input of the first switch 8.5. Under the influence of these signals, switches 8.5 and 8.6 are closed, changing the structure and parameters of the low-pass filter 8. Logical signal "1" from the fourth control output of the microcontroller 9 to the switching input of the current value BKZN 6 last is transferred to the mode of an increased value of the charge and discharge current. From the moment of time t _0, ChFD 3 together with BKZN 6, as a result of grounding (connecting to a common bus) of the second output of the first capacitor 8.1, begins to possess the properties of a two-position electronic switch, which has only two stable states for the fast charge or discharge of the first capacitor 8.1.

В результате общий коэффициент усиления в кольце ФАП значительно увеличивается, а постоянные времени ФНЧ 8 уменьшаются после заземления второго вывода первого конденсатора 8.1 и первых объединенных выводов второго конденсатора 8.2 и первого 8.3 и второго 8.4 резисторов с помощью второго коммутатора 8.6, что в целом приводит к увеличению полосы кольца фазовой автоподстройки.As a result, the overall gain in the PLL ring increases significantly, and the time constant of the low-pass filter 8 decreases after grounding the second terminal of the first capacitor 8.1 and the first combined terminals of the second capacitor 8.2 and the first 8.3 and second 8.4 resistors using the second switch 8.6, which generally leads to an increase auto-tuning phase strip bands.

Таким образом, в промежутке времени от t₀ до t₁ реализуется режим широкой полосы с увеличенным коэффициентом усиления кольца ФАП. При этом достигается максимальная скорость изменения напряжения на управляющем входе ГУН 1. В момент времени t₁ в ЧФД достигается равенство сравниваемых частот выходных импульсных последовательностей с ДПКД 2 и ДФКД 5 и поэтому с выхода БОСЧ 10 на микроконтроллер 9 проходит сигнал синхронизма по частоте f, а с первого выхода микроконтроллера 9 на коммутационный вход второго коммутатора 8.6 подается сигнал синхронизма по частоте f' с уровнем логического «0», который размыкает второй коммутатор 8.6. В момент t₁ на выходе микроконтроллера 9 появляется короткий импульс сигнала сброса с уровнем логической «1» для обнуления счетчиков ДПКД 2 и ДФКД 5 и установки ЧФД 3 в нейтральное состояние, т.е. осуществляется привязка по фазе сравниваемых входных сигналов ЧФД 3 для устранения нежелательных бросков управляющего напряжения с выхода ФНЧ 8 на управляющем входе ГУН 1 в момент переключения второго коммутатора 8.6. Первый резистор 8.3 вновь подключается, но при этом остается «зашунтированным» вторым резистором 8.4, замкнутым первым коммутатором 8.5. БКЗН 6 остается пока в режиме увеличенного значения тока заряда и разряда. В это время эффект демпфирования в системе автоподстройки возрастает при сохраненном увеличенном значении тока заряда и разряда БКЗН 6. С момента времени t₁ переходного процесса система стремится устранить рассогласование по фазе, имеющееся на момент достижения синхронизма по частоте.Thus, in the time interval from t ₀ to t ₁ , a wide band mode with an increased gain of the FAP ring is realized. In this case, the maximum rate of voltage change at the control input of VCO ₁ is achieved. At time t ₁ in the PFD, the equality of the compared frequencies of the output pulse sequences with DPKD 2 and DFKD 5 is achieved, and therefore, a synchronism signal with a frequency f passes from the output of the BOSCH 10 to the microcontroller 9 and from the first output of the microcontroller 9 to the switching input of the second switch 8.6 is fed a synchronism signal in frequency f 'with a logic level of "0", which opens the second switch 8.6. At time t ₁ , a short pulse of a reset signal with a logic level of “1” appears at the output of microcontroller 9 to reset the DPKD 2 and DFKD 5 counters and set the ChFD 3 to a neutral state, i.e. phase matching of the input signals of the BFD 3 is carried out to eliminate unwanted surges of the control voltage from the output of the low-pass filter 8 at the control input of the VCO 1 at the time of switching the second switch 8.6. The first resistor 8.3 is reconnected, but remains a “shunted” second resistor 8.4, closed by the first switch 8.5. BKZN 6 remains while in the mode of an increased value of the charge and discharge current. At this time, the damping effect in the auto-tuning system increases with the stored increased value of the charge and discharge current BKZN 6. From time t _{1 of the} transient process, the system seeks to eliminate the phase mismatch that existed at the time the frequency synchronism was achieved.

При восстановлении астатизма по фазе в системе ФАП по истечении некоторого времени (порядка пяти периодов частоты сравнения), необходимого для устранения фазового рассогласования, БОСФ 7 устанавливает факт состояния синхронизма по фазе в момент времени t₂ и на его выходе устанавливается сигнал φ с уровнем логической «1», поступающий на второй информационный вход микроконтроллера 9. В момент t₂ на выходе сигнала сброса микроконтроллера 9 появляется короткий импульс с уровнем логической «1» для очередного обнуления счетчиков ДПКД 2 и ДФКД 5, установки ЧФД 3 в нейтральное состояние и привязки по фазе, а со второго выхода микроконтроллера 9 на коммутационный вход первого коммутатора 8.5 подается сигнал синхронизма по фазе φ' с уровнем логического «0», который размыкает первый коммутатор 8.5, устраняя шунтирование первого резистора 8.3 вторым резистором 8.4. В течение промежутка времени t₁ и t₂ кольцо ФАП находится в режиме узкой полосы кольца для замедления скорости переходного процесса при приближении к установившемуся состоянию. С этого же момента t₂ БКЗН 6 переводится в режим номинального значения тока заряда и разряда, т.к. на четвертом управляющем выходе микроконтроллера 9 устанавливается уровень логического «0». При этом эффект демпфирования в системе автоподстройки еще больше возрастает, т.к. значение сопротивления первого резистора 8.3 значительно больше сопротивления второго резистора 8.4. После чего система ФАП синтезатора очень быстро до момента времени t₃ производит дорегулирование для последних нескольких десятков герц выходной частоты ГУН 1.When phase astatism is restored in the FAP system after some time has elapsed (about five periods of the comparison frequency), which is necessary to eliminate the phase mismatch, BOSF 7 establishes the fact of the phase synchronism state at time t ₂ and the signal φ is established at its output with the logical level 1 "supplied to the second data input of the microcontroller 9. at time t ₂ the output of the microcontroller reset signal 9 appears with a short pulse of logic level" 1 "for the next zeroing counters DPKD DFKD 2 and 5, setting the PFD 3 to a neutral state and phase locks, and from the second output of the microcontroller 9, a phase synchronization signal φ 'with a logic level “0” is supplied to the switching input of the first switch 8.5, which opens the first switch 8.5, eliminating the shunting of the first resistor 8.3 by the second resistor 8.4. During the time interval t ₁ and t _2, the FAP ring is in the narrow band band mode of the ring to slow down the rate of the transition process when approaching the steady state. From this moment t ₂ BKZN 6 is transferred to the nominal value of the charge and discharge current, because at the fourth control output of the microcontroller 9 is set to a logical level of "0". At the same time, the damping effect in the auto-tuning system increases even more, because the resistance value of the first resistor 8.3 is much greater than the resistance of the second resistor 8.4. After that, the FAP system of the synthesizer very quickly until time t ₃ makes an additional adjustment for the last several tens of hertz of the output frequency of VCO 1.

Использование ФНЧ 8, переменной величины тока заряда и разряда в БКЗН 6, переменного демпфирования в ФНЧ 3, синхронного управления ДПКД 2 и ДФКД 5 позволяет системе ФАП синтезатора адаптировать параметры, влияющие на скорость перестройки частоты ГУН 1 к новому значению. При этом переходной процесс при смене частоты (см. кривую 2 на фиг.4) быстро затухает и не имеет перерегулирования (см. кривую 1 на фиг.4).The use of low-pass filter 8, a variable value of the charge and discharge current in BKZN 6, variable damping in low-pass filter 3, synchronous control of DPKD 2 and DFKD 5 allows the phase-to-phase converter system to adapt the parameters that affect the speed of frequency tuning of VCO 1 to a new value. At the same time, the transition process when changing the frequency (see curve 2 in Fig. 4) quickly damps and does not have overshoot (see curve 1 in Fig. 4).

Вышеуказанный технический результат при использовании заявляемого изобретения обеспечивается тем, что для реализации ускоренного режима работы системы ФАП в цепи управления ГУН используется ФНЧ с переменной структурой, при этом:The above technical result when using the claimed invention is ensured by the fact that to implement the accelerated mode of operation of the FAP system in the VCO control circuit, a low-pass filter with a variable structure is used, while:

1) ФНЧ имеет широкую полосу пропускания, а кольцо автоподстройки выполняет слежение по частоте. Таким образом, до момента времени t₁ система ФАП работает в режиме частотной автоподстройки. В этом случае без лишних аппаратурных затрат (например, как при методе предварительной зарядки с помощью цифроаналогового преобразователя) реализуется ускоренная перестройка частоты ГУН 1.1) The low-pass filter has a wide passband, and the auto-tuning ring performs frequency tracking. Thus, up to time t ₁ , the FAP system operates in the frequency-locked loop mode. In this case, without unnecessary hardware costs (for example, as with the pre-charging method using a digital-to-analog converter), accelerated frequency tuning of VCO 1 is implemented.

2) С момента времени t₁ система ФАП становится астатической по фазе за счет увеличения порядка ФНЧ 8. Полоса кольца при этом устанавливается ниже стартового значения, а увеличенное значение тока БКЗН 6 сохраняется. Переходный процесс с момента t₁ до момента t₂ происходит с малым демпфированием. Уменьшение демпфирования реализуется шунтированием основного первого резистора 8.3 вспомогательным вторым резистором 8.4.2) From the moment of time t ₁ , the FAP system becomes astatic in phase due to an increase in the order of the low-pass filter 8. The band of the ring is set below the starting value, and the increased value of the current BKZN 6 is saved. The transition process from time t ₁ to time t ₂ occurs with low damping. Damping reduction is realized by shunting the main first resistor 8.3 with the auxiliary second resistor 8.4.

3) В момент времени t₂ переходный процесс практически закончен, но для того чтобы получить необходимые характеристики по шумам в статическом режиме, в синтезаторе частот производится оптимизация полосы кольца с помощью перехода на оптимальные значения тока БКЗН 6 и демпфирующего первого резистора 8.3. Момент времени t₃ является началом статического режима фазовой автоподстройки. Промежуток времени между t₂ и t₃ зависит от точности установки новой частоты (например, ±100 Гц, ±1 кГц и т.д.). При достижении синхронизма по частоте производится сброс (обнуление) ЧФД 3 и счетчиков, входящих в состав ДПКД 2 и ДФКД 5. Это позволяет избежать скачков по фазе на входе ЧФД при переключении в момент времени t₁ и тем самым избежать колебательных режимов, замедляющих переходные процессы.3) At time t _{2, the} transition process is almost complete, but in order to obtain the necessary noise characteristics in the static mode, the frequency band optimizes the ring band by switching to the optimal current values of BKZN 6 and the first damping resistor 8.3. The time t ₃ is the beginning of the static phase locked loop. The time interval between t ₂ and t ₃ depends on the accuracy of setting the new frequency (for example, ± 100 Hz, ± 1 kHz, etc.). When frequency synchronism is achieved, the PSD 3 and counters included in the DPKD 2 and DPKD 5 are reset (zeroed). This avoids phase jumps at the PSD input when switching at time t ₁ and thereby avoid oscillatory modes that slow down transients .

Таким образом, в заявляемом устройстве переходной процесс при смене выходных частот существенно уменьшается за счет изменения в определенные моменты времени структуры фильтра нижних частот и параметров блока коммутируемой зарядовой накачки в течение переходного процесса. В результате этого достигается адаптивная стабилизация передаточной характеристики кольца частотно-фазовой автоподстройки, что позволяет оптимизировать систему по заданному качеству динамических и спектральных характеристик во всем диапазоне частот синтезируемых колебаний, ускоряя процесс перестройки частоты.Thus, in the inventive device, the transient process when changing the output frequencies is significantly reduced due to a change at certain points in time of the structure of the low-pass filter and the parameters of the switched charge pumping unit during the transient process. As a result of this, adaptive stabilization of the transfer characteristic of the ring of the frequency-phase auto-tuning is achieved, which allows optimizing the system for a given quality of dynamic and spectral characteristics in the entire frequency range of the synthesized oscillations, accelerating the frequency tuning process.

Claims

Адаптивный синтезатор частот с коммутацией элементов кольца фазовой автоподстройки, содержащий управляемый напряжением генератор, делитель частоты с переменным коэффициентом деления, частотно-фазовый детектор, опорный генератор, делитель частоты с фиксированным коэффициентом деления, блок коммутируемой зарядовой накачки, блок определения синхронизма по фазе и фильтр нижних частот, содержащий первый коммутатор, первый и второй конденсаторы, первый и второй резисторы; при этом выход управляемого напряжением генератора, являющийся выходом высокой частоты устройства, соединен с высокочастотным входом делителя частоты с переменным коэффициентом деления, выход которого соединен с первыми синхронизируемыми входами частотно-фазового детектора и блока определения синхронизма по фазе; выход опорного генератора соединен с опорным входом делителя частоты с фиксированным коэффициентом деления, выход которого соединен со вторыми входами частотно-фазового детектора и блока определения синхронизма по фазе, которые также являются входами синхронизации; первый и второй выходы частотно-фазового детектора, которые являются соответственно выходами сигналов заряда и разряда, соединены соответственно с первым и вторым коммутационными входами блока коммутируемой зарядовой накачки, которые являются соответственно входами заряда и разряда; выход блока коммутируемой зарядовой накачки соединен с управляющим входом управляемого напряжением генератора и первым выводом первого конденсатора, второй вывод которого соединен с первым выводом первого резистора, вторые выводы второго конденсатора и первого коммутатора соединены с общей шиной, отличающийся тем, что введены микроконтроллер и блок определения синхронизма по частоте, а в состав фильтра нижних частот введен второй коммутатор, причем первый синхронизируемый вход блока определения синхронизма по частоте соединен с выходом делителя частоты с переменным коэффициентом деления; второй вход блока определения синхронизма по частоте, который является входом синхронизации, соединен с выходом делителя частоты с фиксированным коэффициентом деления; выход блока определения синхронизма по частоте соединен с первым информационным входом микроконтроллера; выход блока определения синхронизма по фазе соединен со вторым информационным входом микроконтроллера, первый выход которого является выходом сигнала синхронизма по частоте и соединен с коммутационным входом второго коммутатора, а второй выход микроконтроллера является выходом сигнала синхронизма по фазе и соединен с коммутационным входом первого коммутатора; причем делитель частоты с переменным коэффициентом деления, делитель частоты с фиксированным коэффициентом деления и частотно-фазовый детектор выполнены с возможностью установки исходного состояния, для чего каждый из них дополнительно содержит вход установки исходного состояния, соединенный с третьим выходом микроконтроллера, который является выходом сигнала сброса; блок коммутируемой зарядовой накачки выполнен с возможностью управления током зарядовой накачки, для чего дополнительно содержит третий вход, который является входом коммутации величины тока, соединенным с четвертым управляющим выходом микроконтроллера; кроме того, второй вывод первого конденсатора соединен с объединенными первыми выводами второго конденсатора, второго резистора и второго коммутатора, второй вывод которого соединен с общей шиной; второй вывод второго конденсатора соединен со вторым выводом первого резистора, второй вывод второго резистора соединен с первым выводом первого коммутатора. An adaptive frequency synthesizer with switching elements of a phase-locked loop, comprising a voltage-controlled oscillator, a frequency divider with a variable division ratio, a frequency-phase detector, a reference generator, a frequency divider with a fixed division ratio, a switched charge pump unit, a phase synchronism detection unit, and a low-pass filter frequencies comprising a first switch, first and second capacitors, first and second resistors; the output of the voltage-controlled generator, which is the high-frequency output of the device, is connected to the high-frequency input of the frequency divider with a variable division ratio, the output of which is connected to the first synchronized inputs of the frequency-phase detector and phase synchronism detection unit; the output of the reference generator is connected to the reference input of the frequency divider with a fixed division coefficient, the output of which is connected to the second inputs of the frequency-phase detector and the phase synchronism determination unit, which are also synchronization inputs; the first and second outputs of the frequency-phase detector, which are respectively the outputs of the charge and discharge signals, are connected respectively to the first and second switching inputs of the switched charge pumping unit, which are respectively the charge and discharge inputs; the output of the switched charge pumping unit is connected to the control input of the voltage controlled generator and the first output of the first capacitor, the second output of which is connected to the first output of the first resistor, the second outputs of the second capacitor and the first switch are connected to a common bus, characterized in that a microcontroller and a synchronism detection unit are introduced in frequency, and a second switch is introduced into the low-pass filter, and the first synchronized input of the frequency synchronism determination unit is connected to the output a frequency divider with a variable division ratio; the second input of the frequency synchronism determination unit, which is the synchronization input, is connected to the output of the frequency divider with a fixed division coefficient; the output of the frequency synchronism determination unit is connected to the first information input of the microcontroller; the output of the phase matching unit is connected to the second information input of the microcontroller, the first output of which is the output of the synchronism signal in frequency and connected to the switching input of the second switch, and the second output of the microcontroller is the output of the phase matching signal and connected to the switching input of the first switch; moreover, the frequency divider with a variable division coefficient, the frequency divider with a fixed division coefficient and a frequency-phase detector are configured to set the initial state, for which each of them further comprises an initial state setting input connected to the third output of the microcontroller, which is the output of the reset signal; the switched charge pump unit is configured to control the charge pump current, for which it further comprises a third input, which is a current value switching input connected to a fourth control output of the microcontroller; in addition, the second terminal of the first capacitor is connected to the combined first terminals of the second capacitor, the second resistor and the second switch, the second terminal of which is connected to a common bus; the second terminal of the second capacitor is connected to the second terminal of the first resistor, the second terminal of the second resistor is connected to the first terminal of the first switch.