RU2410846C1 - Universal television system - Google Patents

Abstract

FIELD: physics, communications.

SUBSTANCE: invention relates to radio communication equipment and be used for digital telecasting one stereo-channel or two television channels on one carrier frequency. The result is achieved due to that the universal television system, which has on the transmitting side one photoelectric transducer, six video signal ADC, six encoders, a generator, a frequency synthesiser and a radio signal transmitter, on the receiving side - a channel for receiving and processing video signal codes, one R, G, B signal code processing channel and one video information display device, also has on the transmitting side a second photoelectric transducer and on the receiving side a second R₂, G₂, B₂ signal code processing channel, a second video information display device and separate field of vision glasses.

EFFECT: digital telecasting of stereo-programs of one stereo-channel or two mono-television channels on one adjacent carrier frequency.

16 dwg, 2 tbl

Description

Изобретение относится к технике радиосвязи и может быть использовано для цифрового телевещания одного стереоканала или двух каналов телевидения на одной несущей частоте.The invention relates to radio communications technology and can be used for digital broadcasting of one stereo channel or two television channels on one carrier frequency.

Прототипом принята "Система стереотелевидения" [1], на передающей стороне содержащая один фотоэлектрический преобразователь /ФЭП/ в составе двух ПЗИ /прибор с зарядовой инжекцией/ и шести предварительных усилителей, первый-шестой АЦП видеосигнала, семь ключей, два триггера, первый-шестой кодеры, два формирователя кодов, первый и второй самоходные распределители импульсов /СРИ/, счетчик импульсов, два АЦП сигнала звука, задающий генератор и синтезатор частот, двухканальный передатчик радиосигналов, использующий.для передачи видеоинформации одну несущую частоту, от которой используются две ее боковые частоты: верхняя 1440 МГц для передачи кодов сигналов R_П, G_П правого кадра стереопары и кодов сигналов R_Л, G_Л левого кадра стереопары, нижняя 1260 МГц для передачи кодов сигналов В_П правого кадра и сигнала В_Л левого кадра стереопары, на приемной стороне содержащая блок управления, первый и второй тракты приема и обработки кодов видеосигналов, светодиодный экран с ИК-передатчиком и ЗД-очки с ИК-приемником на оправе, канал формирования управляющих сигналов и два канала воспроизведения звука. Первый тракт приема и обработки кодов видеосигналов включает блок приема радиосигналов, усилитель радиочастоты, двухполярный амплитудный детектор и канал обработки кодов, содержащий первый и второй формирователи импульсов, и каналы сигнала R, G, второй тракт приема и обработки кодов видеосигналов включает блок приема радиосигнала, усилитель радиочастоты, двухполярный амплитудный детектор и второй канал обработки кодов, содержащий третий и четвертый формирователи кодов импульсов, и канал сигнала В. Каждый из каналов сигнала R, G, В включает декодер, блок обработки /удвоения/ кодов, накопитель кодов кадра и формирователь управляющих сигналов. Светодиодный экран из элементов матриц по числу разрешения кадра /1600×1000/, выполненных в стекле экрана, каждый элемент матрицы включает три светодиодные ячейки. СД-ячейка включает светодиод белого излучения и соответствующий цветной светофильтр /R, G, В/, уровень яркости излучения пропорционален числу импульсов излучения за период кадра /от 1 до 255/. Излучение трех цветов тремя СД-ячейками формирует цветовой тон и яркость одного пиксела. Недостатки светодиодного экрана: большое число светодиодов 4,8·10⁶/1,6·10⁶×3/, потребляющее соответственно много электроэнергии, и каждый светодиод обслуживается своим формирователем управляющих сигналов в составе большого числа электронных схем [1, с.9, фиг.16], требующих электропитания. Недостатки прототипа: большая энергоемкость системы, потребляемая двумя каналами передатчика радиосигналов и светодиодным экраном.The prototype adopted "Stereotelevision System" [1], on the transmitting side containing one photoelectric converter / photomultiplier / consisting of two FDI / device with charge injection / and six pre-amplifiers, the first to sixth ADC video signal, seven keys, two triggers, the first sixth encoders, two code shapers, first and second self-propelled pulse distributors / SRI /, pulse counter, two ADC sound signals, a clock generator and frequency synthesizer, two-channel radio signal transmitter using. for transmitting video information and a carrier frequency, from which its two lateral frequencies are used: top 1440 MHz for transmitting the code signals R _P, G _P right frame of the stereopair and R _A signal code, G _A left frame of the stereopair, the lower 1260 MHz for signal transmission codes _VP right frame and the signal V _L of left frame of the stereopair, the receiving side comprising a control unit, the first and second paths receiving and processing video codes, LED screen with an infrared transmitter and ZD-glasses with the IR receiver on the rim, the channel generating control signals and two channels reproduce Sound Ia. The first path for receiving and processing video signal codes includes a radio signal receiving unit, a radio frequency amplifier, a bipolar amplitude detector and a code processing channel containing first and second pulse shapers, and signal channels R, G, and the second channel for receiving and processing video signal codes includes a radio signal receiving unit, an amplifier radio frequencies, a bipolar amplitude detector and a second channel for code processing, containing the third and fourth pulse code generators, and signal channel B. Each of the signal channels R, G, B including t decoder processing unit / doubling / codes drive frame codes and generator control signals. An LED screen made of matrix elements by the number of frame resolutions / 1600 × 1000 / made in the glass of the screen, each matrix element includes three LED cells. The SD cell includes a white LED and the corresponding color filter / R, G, B /, the level of radiation brightness is proportional to the number of radiation pulses per frame period / from 1 to 255 /. Radiation of three colors by three LED cells forms the color tone and brightness of one pixel. Disadvantages of the LED screen: a large number of LEDs 4.8 · 10 ⁶ / 1.6 · 10 ⁶ × 3 /, consuming accordingly a lot of electricity, and each LED is served by its own driver of control signals as part of a large number of electronic circuits [1, p. 9, Fig] requiring power supply. The disadvantages of the prototype: the large energy consumption of the system consumed by two channels of the radio signal transmitter and LED screen.

Цель изобретения - телевещание стереопрограммы или двух монопрограмм телевидения на одной боковой частоте несущей.The purpose of the invention is the broadcasting of stereo programs or two television monoprograms on one side carrier frequency.

Техническим результатом является выполнение телевещания стереопрограмм одного стереоканала, а в отсутствие стереопрограмм телевещание параллельно двух моноканалов телевидения на одной и той же боковой частоте несущей. Каждый из действующих сейчас каналов телевидения выполняет вещание одного телеканала и для каждого используется своя несущая частота. Положительными результатами применения заявляемой универсальной системы телевидения будут: снижение энергоемкости действующих телеканалов страны в два раза, уменьшение каналообразующей аппаратуры и оборудования, многократная экономия частотного ресурса в диапазоне частот, занимаемых телевизионными каналами. Сущность изобретения в том, что в универсальную систему телевидения, содержащую на передающей стороне один ФЭП, первый-шестой АЦП видеосигнала, первый-шестой кодеры, генератор и синтезатор частот, и передатчик радиосигналов, на приемной стороне тракт приема и обработки кодов видеосигналов, канал обработки кодов из трех каналов сигнала R, G, В, канал формирования управляющих сигналов и устройство отображения видеоинформации, вводятся на передающей стороне второй ФЭП, передатчик радиосигналов выполняется одноканальным, на приемной стороне вводятся во второй канал обработки кодов вторые три канала сигналов R₂, G₂, В₂, второе устройство отображения видеоинформации и очки раздельного поля зрения. Универсальная система телевидения работает в двух режимах: первый - телевещание стереопрограмм, второй - параллельное телевещание двух монотелеканалов. Видеорежим один 800×1000×25 Гц,The technical result is the broadcasting of stereo programs of one stereo channel, and in the absence of stereo programs broadcasting in parallel two mono channels of television on the same side carrier frequency. Each of the currently operating television channels broadcasts one television channel and each has its own carrier frequency. The positive results of the application of the claimed universal television system will be: a two-fold reduction in the energy consumption of existing television channels in the country, a reduction in channel-forming equipment and equipment, multiple savings in the frequency resource in the frequency range occupied by television channels. The essence of the invention is that in a universal television system containing on the transmitting side one photomultiplier, the first to sixth ADC of a video signal, the first to sixth encoders, a frequency generator and synthesizer, and a radio signal transmitter, on the receiving side, a path for receiving and processing video signal codes, a processing channel codes of three signal channels R, G, B, a channel for generating control signals and a video information display device are entered on the transmitting side of the second photomultiplier, the radio signal transmitter is single-channel, on the receiving side the second three channels of signals R ₂ , G ₂ , B ₂ , the second video information display device and the glasses of a separate field of view are introduced into the second channel of code processing. The universal television system operates in two modes: the first is broadcasting stereo programs, the second is parallel broadcasting of two mono-TV channels. Video mode one 800 × 1000 × 25 Hz,

где 800 - число кодируемых отсчетов в строке, 1000 - число строк в кадре, 25 Гц - частота кадров. Правый и левый кадры в режиме стерео или кадры первого и второго монотелеканалов в потоке информации идут параллельно, применяется способ полярного разделения сигналов кодов. Частота дискретизации в АЦП:where 800 is the number of encoded samples per line, 1000 is the number of lines in a frame, 25 Hz is the frame rate. The right and left frames in stereo or the frames of the first and second mono-TV channels in the information stream go in parallel, the method of polar separation of code signals is applied. Sampling frequency in the ADC:

f_Д=25 Гц×1000×800=20 МГц, частота строк 25 Гц×1000=25 кГц. При формировании цифрового изображения всегда имеются идущие последовательно и равные по величине коды, чем ваше частота дискретизации, тем больше равных по величине и следующих друг за другом кодов, за счет них выполняется сжатие видеоинформации: подсчитываются последовательно идущие равные коды и вслед за первым таким кодом дается код их числа, что и выполняют кодеры в прототипе, и применяется этот же способ здесь. Для полного 100% восстановления сжатой видеоинформации общий коэффициент сжатия кодов в кадре принимается небольшим и равен 4. В процессе сжатия кодов в каждом кодере используется плавающий коэффициент сжатия от 1 до 255, что реализовано в прототипе и применяется здесь. При общем коэффициенте сжатия 4 частота дискретизации кодов на выходах кодеров составляет 5 МГц /

/. Частота тактовых синусоидальных колебаний при формировании потоков кодов кадра составляет:f _D = 25 Hz × 1000 × 800 = 20 MHz, line frequency 25 Hz × 1000 = 25 kHz. When creating a digital image, there are always sequential and equal in magnitude codes, the more sampling frequency you have, the more equal and consecutive codes, they compress video information: sequentially equal codes are counted and the first such code is given the code of their number, which is what encoders do in the prototype, and the same method is applied here. For a full 100% recovery of compressed video information, the overall compression ratio of the codes in the frame is assumed to be small and equal to 4. During the compression of codes in each encoder, a floating compression ratio of 1 to 255 is used, which is implemented in the prototype and is used here. With a total compression ratio of 4, the sampling rate of the codes at the outputs of the encoders is 5 MHz /

/. The frequency of the clock sinusoidal oscillations during the formation of the stream of code frames is:

f_T=5 МГц × 27=135 МГц,f _T = 5 MHz × 27 = 135 MHz,

где 5 МГц - частота дискретизации кодов на выходе кодеров,where 5 MHz is the sampling rate of the codes at the output of the encoders,

27 - число разрядов в каждом суммарном коде из трех кодов цветовых сигналов R, G, В /9 раз×3/. Период следования кодов 200 нс /

/, период разрядов в коде 7,4 нс /

/. Несущая частота передатчика принимается f_Н=135 МГц×15=2025 МГц. Верхняя боковая частота f_НВ=2025 МГц + 135 МГц=2160 МГц, нижняя боковая частота f_HH=2025 МГц - 135 МГц=1890 МГц.27 - the number of bits in each summary code of three codes of color signals R, G, B / 9 times × 3 /. 200 ns /

/, the period of bits in the code is 7.4 ns /

/. The transmitter carrier frequency is taken f _N = 135 MHz × 15 = 2025 MHz. The upper side frequency f _HB = 2025 MHz + 135 MHz = 2160 MHz, the lower side frequency f _HH = 2025 MHz - 135 MHz = 1890 MHz.

Для передачи применяется нижняя боковая частота 1890 МГц. С передатчика радиосигналов передаются параллельно два потока кодов правого и левого кадров в режиме стереовещания, или два потока кодов параллельно первого и второго монотелеканалов: R₁, G₁, В₁ и R₂, G₂, B₂. На приемной стороне сжатая видеоинформация восстанавливается декодерами на 100%, затем число отсчетов в каждой строке удваивается с 800 до 1600 и на обоих экранах параллельно воспроизводятся два изображения; на правом экране правый кадр, на левом экране левый кадр, разрешение на каждом экране 1,6·10⁶ /1600×1000/, видеорежим 1600×1000×25 Гц. Объемным изображение зритель воспринимает через очки раздельного поля зрения. Универсальная система телевидения ведет вещание одной стереопрограммы, а в отсутствие ее ведет параллельное вещание сразу двух монотелепрограмм, каждая на свой экран.For transmission, the lower side frequency of 1890 MHz is used. Two streams of codes of the right and left frames in stereo broadcasting mode, or two streams of codes in parallel of the first and second mono-TV channels: R ₁ , G ₁ , B ₁ and R ₂ , G ₂ , B ₂ are transmitted from the radio signal transmitter in parallel. On the receiving side, the compressed video information is restored by decoders by 100%, then the number of samples in each line doubles from 800 to 1600 and two images are simultaneously played on both screens; Right on the right screen frame, the screen on the left the left frame, the resolution of each screen of 1.6 × 10 ^6/1600 × 1000 /, Movie 1600 × 1000 × 25 Hz. The viewer perceives the volumetric image through the glasses of a separate field of view. A universal television system broadcasts one stereo program, and in the absence of it broadcasts simultaneously two monoteleprograms, each on its own screen.

Изобретение поясняется чертежами, на которых показаны: передающая сторона на фиг.1, структура цифрового потока на фиг.2, формирователь кодов на фиг.3, приемная сторона на фиг.4, спектр амплитудно-модулированного сигнала на фиг.5, двухполярный амплитудный детектор на фиг.6, блок обработки /удвоения/ кодов на фиг.7, накопитель кодов кадра на фиг.8, блок регистров на фиг.9, 10, блок выделения ССИ /КСИ/ на фиг.11, общий вид элемента матрицы на фиг.12, вид элемента матрицы внутри корпуса сверху на фиг.13, излучающая ячейка на фиг.14, расположение матриц в экране на фиг.15, временные диаграммы работы системы на фиг.16.The invention is illustrated by drawings, which show: the transmitting side in Fig. 1, the structure of the digital stream in Fig. 2, the code generator in Fig. 3, the receiving side in Fig. 4, the spectrum of the amplitude-modulated signal in Fig. 5, a bipolar amplitude detector in Fig.6, the processing / doubling unit / codes in Fig.7, the frame code store in Fig.8, the register block in Fig.9, 10, the allocation unit CCI / CSI / Fig.11, a General view of the matrix element in Fig .12, a top view of the matrix element inside the housing in Fig. 13, the emitting cell in Fig. 14, the arrangement of the matrices in the screen n and FIG. 15, timing diagrams of the operation of the system of FIG. 16.

Передающая сторона содержит /фиг.1/ первый фотоэлектрический преобразователь /ФЭП/ 1, являющийся датчиком сигналов трех цветов правого кадра R₁, G₁, B₁ и трех цветов левого кадра R₂, G₂, B₂ и включающая первый объектив 2 и первую матрицу ПЗИ 3 /прибор с зарядовой инжекцией/ из трехслойного КМОП-датчика [2, с.552, 3, с.832], фоточувствительная сторона которой расположена в фокальной плоскости первого объектива, оптическое разрешение матрицы ПЗИ 3 1600×1000, первый-третий выходы ее через диоды Д1-Д3 подключены к входам предварительных усилителей соответственно 4, 5, 6, выходы которых являются первым-третьим выходами ФЭП 1. Первый ФЭП 1 содержит второй объектив 7 и матрицу ПЗИ 8, идентичную матрице ПЗИ 3, фоточувствительная сторона матрицы ПЗИ 8 расположена в фокальной плоскости объектива 7, первый-третий выходы матрицы ПЗИ 8 подключены к входам предварительных усилителей соответственно 9, 10, 11, выходы которых являются четвертым-шестым выходами ФЭП 1. Передающая сторона включает с 12 по 17 идентичные АЦП видеосигнала, преобразующие аналоговые видеосигналы с выходов блоков 4, 5, 6 и 9, 10, 11 в восьмиразрядные коды, выполнены АЦП 12-17 идентично АЦП видеосигнала прототипа [1, с.5, Фиг.3], включает с 18 по 23 кодеры, выполненные идентично кодерам прототипа [1, c.6, фиг.5, 6], включает формирователь 24 кодов, последовательно соединенные генератор 25 синусоидальных колебаний со стабильностью 10^-7 и синтезатор 26 частот, первый 27 и второй 28 ключи, первый самоходный распределитель 29 импульсов /СРИ/, второй самоходный распределитель 30 импульсов /СРИ/, выполненные идентично [5, с.269, 274], первый АЦП 31 и второй АЦП 32 сигнала звука, выполненные идентично АЦП сигнала звука в аналоге [4, с.5, фиг.7]. АЦП 31 и 32 преобразуют звуковые сигналы 3 в 1 и 3 в 2 в 16-разрядные коды с частотой 75 кГц. СРИ 29 формирует код строчных синхроимпульсов /ССИ/ из 27 единиц подряд, СРИ 30 формирует код кадровых синхроимпульсов /КСИ/ из 27 единиц подряд. Передающая сторона содержит второй ФЭП 33, из третьего объектива 34 и матрицы ПЗИ 35, фоточувствительная сторона которой расположена в фокальной плоскости объектива 34, первый-третий выходы матрицы ПЗИ 35 через диоды Д4-Д6 подключены к входам соответственно предварительных усилителей 4, 5, 6, и содержит передатчик 36 радиосигналов из последовательно соединенных усилителя 37 несущей частоты, амплитудного модулятора 38 и выходного усилителя 39. Амплитудный модулятор 38 включает последовательно соединенные кольцевой модулятор и полосовой фильтр [6, с.234], отфильтровывающий ненужную верхнюю боковую частоту 2160 МГц в спектре амплитудно-модулированной несущей /фиг.5/. Кольцевой модулятор подавляет саму несущую частоту 2025 МГц. Нижняя боковая частота 1890 МГц с видеоинформацией кодов стереопар /или первого и второго монотелеканалов/ поступает в выходной усилитель 39 и излучается в эфир, при стабильности несущей частоты 10^-7 занимаемая полоса в эфире составляет ±189 Гц или 378 Гц. Формирователь 24 кодов включает три канала, первый и второй каналы идентичны. Первый канал включает последовательно соединенные первый блок 40 элементов И из 27 элементов И, первый 41 и второй 42 элементы ИЛИ. первый выходной ключ 43 и первый СРИ 44, второй канал включает второй блок 45 элементов И из 27 элементов И, третий 46 и четвертый 47 элементы ИЛИ, второй выходной ключ 48 и второй СРИ 49. Третий канал включает два, блока 50, 53 элементов. каждый из 16 элементов И, пятый элемент ИЛИ 51 и шестой элемент ИЛИ 54, третий СРИ 52 и четвертый СРИ 55. Формирователь 24 кодов включает первый 56, второй 57 и третий 58 ключи и последовательно соединенные 8-разрядный счетчик 59 импульсов и дешифратор 60. Информационными входами блока 24 являются: первым - первые /с первого по 27/ входы элементов И блока 40, вторым - первые /с первого по 27/ входы элементов И блока 45, третьим - первые /с 1 по 16/ входы элементов И блока 50, четвертым - первые /с первого по 16/ входы элементов И блока 53, пятым - сигнальный вход третьего ключа 58, шестым - третий вход четвертого элемента ИЛИ 47. Первым выходом блока 24 являются объединенные выходы выходных ключей 43, 48, вторым - третий выход дешифратора 60, подключенный к входу СРИ 29. Управляющими входами являются: первым - объединенные входы 5 МГц ключей 56, 57 и счетный вход счетчика 59 импульсов, вторым - объединенные сигнальные входы /135 МГц/ выходных ключей 43, 48, третьим - управляющий вход /U_o/ 25 кГц третьего счетчика 59 импульсов, четвертым - управляющий вход 25 Гц третьего ключа 58. Первый выход дешифратора 60 подключен к первому управляющему входу U_OT - первого ключа 56, второй выход подключен к второму управляющему входу U_З - ключа 56 и к первому управляющему входу U_OT второго ключа 57, третий выход подключен к второму управляющему входу U_З второго ключа 57 и является вторым выходом блока 24. Вторые входы элементов И блока 40 и блока 45, блоков 50, 53 подключены к выходам СРИ соответственно 44, 49, имеющие по 27 выходов, и СРИ 52, 55, также имеющие по 27 выходов, но к вторым входам элементов И блоков 50, 53 подключены 16 выходов, остальные с 17 по 27 свободные. Выход первого ключа 56 подключен к входам СРИ 44, 49, выход ключа 57 подключен к входам СРИ 52, 55. Выход третьего ключа 58 подключен к третьему входу второго элемента ИЛИ 42.The transmitting side contains / Fig. 1/ the first photoelectric converter / photomultiplier / 1, which is a sensor of signals of three colors of the right frame R ₁ , G ₁ , B ₁ and three colors of the left frame R ₂ , G ₂ , B ₂ and including the first lens 2 and the first PZI 3 matrix / device with charge injection / from a three-layer CMOS sensor [2, p.552, 3, p.832], the photosensitive side of which is located in the focal plane of the first lens, the optical resolution of the PZI 3 matrix is 1600 × 1000, the first the third outputs through diodes D1-D3 are connected to the inputs of the preliminary amplifiers, respectively but 4, 5, 6, the outputs of which are the first or third outputs of the photomultiplier tube 1. The first photomultiplier tube 1 contains a second lens 7 and a PZI matrix 8 identical to the PZI matrix 3, the photosensitive side of the PZI matrix 8 is located in the focal plane of the lens 7, the first and third outputs FDI arrays 8 are connected to the inputs of the preamplifiers 9, 10, 11, respectively, the outputs of which are the fourth to sixth outputs of the photomultiplier tubes 1. The transmitting side includes from 12 to 17 identical ADCs of the video signal that convert the analog video signals from the outputs of blocks 4, 5, 6, and 9, 10, 11 in eight-digit to Well, the ADCs 12-17 are identical to the ADC of the video signal of the prototype [1, p.5, FIG. 3], includes encoders from 18 to 23 that are identical to the encoders of the prototype [1, p.6, FIGS. 5, 6], includes a driver 24 codes, serially connected generator of sinusoidal oscillations 25 with stability of 10 ^-7 and synthesizer 26 frequencies, the first 27 and second 28 keys, the first self-propelled distributor of 29 pulses / SRI /, the second self-propelled distributor of 30 pulses / SRI /, performed identically [5, p. .269, 274], the first ADC 31 and the second ADC 32 of the sound signal, identical to the ADC of the sound signal in analog [4, p.5, 7]. The ADCs 31 and 32 convert 3-in-1 and 3-in-2 audio signals into 16-bit codes at a frequency of 75 kHz. SRI 29 generates a horizontal sync pulse / SSI / code of 27 units in a row, SRI 30 generates a frame sync / CSI / code of 27 units in a row. The transmitting side contains a second photomultiplier tube 33, from the third lens 34 and the PZI array 35, the photosensitive side of which is located in the focal plane of the lens 34, the first and third outputs of the PZI array 35 through diodes D4-D6 are connected to the inputs of the pre-amplifiers 4, 5, 6, and contains a transmitter 36 of radio signals from a series-connected carrier frequency amplifier 37, an amplitude modulator 38 and an output amplifier 39. The amplitude modulator 38 includes a ring modulator and a band-pass filter connected in series [6, p.23 4], filtering out the unnecessary upper side frequency of 2160 MHz in the spectrum of the amplitude-modulated carrier (Fig. 5/). The ring modulator suppresses the carrier frequency itself 2025 MHz. The lower side frequency of 1890 MHz with the video information of the stereo pair codes / or of the first and second mono-TV channels / enters the output amplifier 39 and is broadcasted, with a carrier frequency stability of 10 ^{-7, the} occupied band on the air is ± 189 Hz or 378 Hz. The generator 24 codes includes three channels, the first and second channels are identical. The first channel includes a series-connected first block of 40 AND elements of 27 AND elements, the first 41 and second 42 OR elements. the first output key 43 and the first SRI 44, the second channel includes a second block of 45 AND elements of 27 AND elements, the third 46 and fourth 47 OR elements, the second output key 48 and the second SRI 49. The third channel includes two blocks of 50, 53 elements. each of the 16 AND elements, the fifth OR element 51 and the sixth OR element 54, the third SRI 52 and the fourth SRI 55. The code generator 24 includes the first 56, the second 57, and the third 58 keys and an 8-bit pulse counter 59 and a decoder 60 connected in series. The information inputs of block 24 are: the first - the first / from the first to 27 / inputs of the elements of And block 40, the second - the first / from the first to 27 / inputs of the elements of And block 45, the third - the first / from 1 to 16 / the inputs of the elements And block 50 fourth - the first / from the first to 16 / inputs of the elements of And block 53, fifth - the signal input of the third key 58, the sixth is the third input of the fourth OR element 47. The first output of block 24 are the combined outputs of the output keys 43, 48, the second is the third output of the decoder 60 connected to the input of the SRI 29. The control inputs are: the first are the combined inputs of the 5 MHz keys 56, 57 and the counting input of the counter 59 pulses, the second is the combined signal inputs / 135 MHz / output keys 43, 48, the third is the control input / U _o / 25 kHz of the third counter 59 pulses, the fourth is the control input 25 Hz of the third key 58. The first output the decoder 60 is connected to the first manager go U _OT - the first switch 56, a second output connected to the second control input U _W - key 56 and to the first control input U _OT second switch 57, a third output is connected to the second control input U _G of the second switch 57 and a second output 24. The second inputs of AND elements of block 40 and block 45, blocks 50, 53 are connected to the SRI outputs 44, 49, respectively, with 27 outputs, and SRI 52, 55, also having 27 outputs, but to the second inputs of the AND elements of blocks 50, 53 16 outputs are connected, the rest from 17 to 27 are free. The output of the first key 56 is connected to the inputs of the SRI 44, 49, the output of the key 57 is connected to the inputs of the SRI 52, 55. The output of the third key 58 is connected to the third input of the second OR element 42.

Приемная сторона содержит /Фиг.4/ антенну, блок 61 управления /выбор каналов/, один тракт приема и обработки кодов видеосигналов, канал формирования управляющих сигналов, первый и второй плоскопанельные экраны и два канала воспроизведения звука. Тракт приема и обработки кодов видеосигналов производит прием кодов видеосигналов стереоканала или двух монотелеканалов и содержит последовательно соединенные блок 62 приема радиосигналов, усилитель 63 радиочастоты и двухполярный амплитудный детектор 64 /Фиг.6/, первый и второй каналы обработки кодов видеосигналов. Первый канал обработки кодов видеосигналов включает последовательно соединенные первый формирователь 65 импульсов, вход которого подключен к первому выходу двухполярного амплитудного детектора 64, первый приемный регистр 66 из 27 разрядов и три канала цветовых сигналов: канал сигнала R₁, канал сигнала G₁, канал сигнала B₁. Канал сигнала R₁ включает последовательно соединенные регистр 67, декодер 68, блок 69 удвоения /обработки/ кодов, накопитель 70 кодов кадра и блок 71 импульсных усилителей, содержащий импульсных усилителей по числу выходов накопителя 70 кодов кадра и разрядов в коде 12,8·10⁶ /1600×1000×8/, канал сигнала G₁ включает последовательно соединенные регистр 72, декодер 73, блок 74 удвоения /обработки/ кодов, накопитель 75 кодов кадра и блок 76 импульсных усилителей из 12,8·10⁶ импульсных усилителей, канал сигнала В₁ включает последовательно соединенные регистр 77, декодер 78, блок 79 удвоения /обработки/ кодов, накопитель 80 кодов кадра и блок 81 импульсных усилителей из 12,8·10⁶ импульсных усилителей. Выходы блоков 71, 76, 81 подключены к соответствующим 38,4·10⁶ /12,8·10⁶×3/ входам первого плоскопанельного экрана 82. Второй канал обработки кодов видеосигналов включает последовательно соединенные второй формирователь 83 импульсов, вход которого подключен к второму выходу двухполярного амплитудного детектора 64, второй приемный регистр 84 из 27 разрядов, и три канала цветовых сигнала: канал сигнала R₂, канал сигнала G₂, канал сигнала B₂. Канал сигнала R₂ включает последовательно соединенные регистр 85, декодер 86, блок 87 удвоения /обработки/ кодов, накопитель 88 кодов кадра и блок 89 импульсных усилителей из 12,8·10⁶ импульсных усилителей, канал сигнала G₂ включает последовательно соединенные регистр 90, декодер 91, блок 92 удвоения /обработки/ кодов, накопитель 93 кодов кадра и блок 94 импульсных усилителей 12,8·10⁶, канал сигнала В₂ включает последовательно соединенные регистр 95, декодер 96, блок 97 удвоения /обработки/ кодов, накопитель 98 кодов кадра и блок 99 импульсных усилителей 12,8·10⁶. Выходы блоков 89, 94, 99 подключены к соответствующим 38,4·10⁶ входам второго плоскопанельного экрана 100. Порядок работы приемной стороны определяет канал формирования управляющих сигналов, включающий последовательно соединенные блок 101 выделения строчных синхроимпульсов /ССИ/, синтезатор 102 частот, ключ 103, счетчик 104 импульсов и дешифратор 105, и блок 106 выделения кадровых синхроимпульсов /КСИ/. Приемная сторона включает, как и в прототипе, идентичные первый 107 и второй 108 каналы воспроизведения звука, каждый из которых включает преобразователь кодов звука в аналоговые сигналы /ЦАП/, усилитель мощности и громкоговоритель. При приеме стереопрограммы изображения правого и левого кадров стереопары воспроизводятся синхронно на экранах 82 /правый кадр/ и 100 /левый кадр/. Зрителем изображения с обоих экранов воспринимаются объемным при помощи очков 109 раздельного поля зрения. Очки 109 представляют /фиг.4/ оправу с дужками для ушей, окна очков стекол не имеют, между собой соединены подвижно вертикальной осью для поворота их относительно друг друга в горизонтальной плоскости, для разделения поля зрения глаз каждое очко имеет конусную бленду на конце прямоугольной формы. Бленда из двух частей: первая вкручивается в очко, вторая часть подвижная, может выдвигаться для увеличения бленды. При просмотре стереопрограммы зритель располагается на обычном расстоянии от обоих экранов и посреди между ними, разворотом очков относительно друг друга и выдвижением или укорочением второй части бленды настраивает разделение поля зрения глаз, чтобы левый глаз видел левый экран и не видел правый, а правый глаз видел правый экран и не видел левый. На расстоянии 2-2,5 м от экранов поле зрения настраивается быстро. Со сменой места потребуется небольшая подстройка полей зрения. Для людей с нормальным полем зрения в очках стекол нет. Люди, пользующиеся очками в обычной жизни, обращаются в аптеку для вставления в очки соответствующих стекол. Декодеры 68, 73, 78, 86, 91, 96 идентичны, выполнены без изменений, как в прототипе [1, с.7, фиг.10]. Процесс работы декодеров тот же. Блоки 69, 74, 79, 87, 92, 97 удвоения кодов идентичны, каждый включает /фиг.7/ триггер 110, вход которого является управляющим входом блока /20 МГц/, первый 111 и второй 112 блоки ключей по восемь штук в каждой, первый 113, второй 114, третий 115 и четвертый 116 регистры, сумматор 117, введенные пятый 118, шестой 119 регистры и 16 диодов. Информационными входами блока удвоения кодов являются поразрядно объединенные входы блоков 111, 112, на них в параллельном виде поступают с декодера 68 коды сигнала R₁ с частотой 20 МГц. Выходами являются поразрядно объединенные выходы 0-7 сумматора 117 и выходы 1-8 регистров 118, 119, выполняющие хранение кодов 50 нс. Частота следования кодов с блока удвоения 40 МГц, через 25 нс. Накопители 70, 75, 80, 88, 93, 98 кодов кадра идентичны, каждый включает /фиг.8/ блоки 120 регистров по числу строк в кадре 1000 штук: 120_1-1000. Информационным входом блока 70 являются поразрядно объединенные 1-8 входы блоков 120_1-1000 регистров. Управляющими входами являются: первым - первый управляющий вход U_K /25 Гц/ первого блока 120₁ регистров, вторым - объединенные вторые управляющие входы U_ВЫД /25 кГц/ блоков регистров, третьим - объединенные третьи управляющие U_Д входы /40 МГц/ блоков 120_1-1000 регистров. Каждый управляющий выход предыдущего блока регистров является первым управляющим входом для каждого последующего блока регистров, управляющий выход последнего блока 120₁₀₀₀ регистров подключен параллельно к четвертым управляющим входам всех блоков 120 регистров /фиг.8/. Выходами накопителя кодов кадра являются выходы всех блоков 120 регистров, всего выходов с блока 12,8·10⁶ /1600×8×1000/. Блоки регистров 120 идентичны, каждый включает /фиг.9, 10/ первый 121 и второй 122 ключи, распределитель 123 импульсов и восемь регистров 124_1-8, каждый из 1600 разрядов, по числу отсчетов в строке. Информационными входами блока 120 регистров являются 1-8 поразрядно объединенные третьи входы разрядов восьми регистров 124. Выходами являются параллельные выходы всех разрядов /1600/ восьми регистров, всего выходов 12800 /1600×8/. Выходы 1000 блоков регистров являются выходами каждого накопителя кодов, которых 12,8×10⁶. Управляющими входами являются: первым - первый управляющий вход U_OT /25 Гц/ первого ключа 121, вторым - сигнальный вход U_ВЫД /25 кГц/ второго ключа 122, третьим - сигнальный вход U_Д /40 МГц/ первого ключа 121, четвертым - первый управляющий вход второго ключа 122. Последний выход распределителя 123 импульсов /1600/ является управляющим выходом блока 120 регистров в следующий блок регистров и подключен к его первому управляющему входу первого ключа 121. Выход первого ключа 121 подключен к входу блока 123, выходы которого последовательно с 1 по 1600 подключены к первым /тактовым/ входам разрядов параллельно восьми регистров 124. Выход второго ключа 122 подключен параллельно к вторым входам разрядов восьми регистров 124 и к второму управляющему входу U_З своего ключа 122, прошедший один импульс U_ВЫД закрывает ключ 122. Выходы накопителей 70, 75, 80, 88, 93, 98 кодов кадра /фиг.4/ подключены к информационным входам соответственно своих блоков 71, 76, 81, 89, 94, 99 импульсных усилителей, каждый из которых включает импульсных усилителей по числу разрешения кадра /1600×1000/ и по числу восьми разрядов в коде /1600×1000×8/, всего импульсных усилителей в блоке 12,8·10⁶. С окончанием периода кадра /40 мс/ в накопителях кодов кадра 70, 75, 80 сосредотачиваются все коды правого кадра стереопары 12,8×10⁶×3, в накопителях 88, 93, 98 сосредотачиваются все коды левого кадра 12,8×10⁶×3. С приходом сигнала с последнего блока 120₁₀₀₀ регистров /фиг.8/ все коды правого и левого кадров выдаются в блоки 71, 76, 81 и 89, 94, 99 импульсных усилителей, с выходов которых сигналы единиц кодов, усиленные до соответствующей величины, и длительностью 40 мс поступают параллельно на соответствующие входы своих плоскопанельных экранов 82, 100, которые идентичны, каждый включает элементы матриц по числу разрешения кадра 1,6·10⁶ /1600×1000/. Элемент матрицы включает один светодиод 128 белого свечения и соответствующей формы непрозрачный корпус 129, в котором расположены три идентичные излучающие ячейки 130, 131, 132 /фиг.12, 13/, верхняя 131 излучает зеленый цвет G, левая нижняя 130 излучает красный R цвет, правая нижняя излучает синий В цвет, излучающие ячейки идентичны, каждая включает /фиг.13, 14/ микролинзу 133, последовательно расположенные по оптической оси микролинзы и друг за другом с первого по восьмой нейтральные микросветофильтры 134_1-8 с коэффициентами поглощения излучения в порядке уменьшения по принципу двоичного кода от первого к восьмому нейтральному микросветофильтру, и содержит с первого по восьмой микропьезоэлементы 135_1-8, один конец каждого закреплен в стенке корпуса элемента матрицы, второй свободный конец микропьезоэлемента 135 соответствующим образом соединен со своим нейтральным микросветофильтром. В выходном торце корпуса по оптической оси микролинзы расположен цветной светофильтр 136 одного из цветов R, G, В, определяющий цвет выходного излучения ячейки. Нейтральные микросветофильтры 134 имеют коэффициенты поглощения излучения соответственно веса своего разряда и приведены в таблице 1.The receiving side contains / Fig. 4 / antenna, control unit 61 / channel selection /, one path for receiving and processing video signal codes, a channel for generating control signals, first and second flat-panel screens, and two sound reproduction channels. The path for receiving and processing video signal codes receives the codes for the video signals of a stereo channel or two mono-TV channels and contains a series-connected radio signal receiving unit 62, a radio frequency amplifier 63, and a bipolar amplitude detector 64 / Fig.6/, first and second channels of processing video code codes. The first channel for processing video signal codes includes a first pulse shaper 65 connected in series, the input of which is connected to the first output of a bipolar amplitude detector 64, a first receiving register 66 of 27 bits and three color signal channels: signal channel R ₁ , signal channel G ₁ , signal channel B ₁ . The signal channel R ₁ includes a series-connected register 67, decoder 68, block 69 doubling / processing / codes, drive 70 frame codes and block 71 pulse amplifiers containing pulse amplifiers for the number of outputs of the drive 70 code codes and bits in the code 12.8 · 10 ^6/1600 × 1000 × _8/1 G channel signal comprises a serially coupled register 72, the decoder 73, the block 74 doubling / processing / code, frame code 75 drive unit 76 and the pulse amplifier of 12.8 × 10 ⁶ pulse amplifiers, channel The signal ₁ includes a serially coupled register 77, decode p 78, block 79 doubling / processing / code, frame code 80 drive unit 81 and the pulse amplifier of 12.8 × 10 ⁶ pulse amplifiers. The outputs of blocks 71, 76, 81 are connected to the corresponding 38.4 · 10 ⁶ / 12.8 · 10 ⁶ × 3 / inputs of the first flat panel screen 82. The second channel for processing the video signal codes includes a second pulse shaper 83 connected in series, the input of which is connected to the second the output of a bipolar amplitude detector 64, a second receiving register 84 of 27 bits, and three color signal channels: a signal channel R ₂ , a signal channel G ₂ , a signal channel B ₂ . The signal channel R ₂ includes a series-connected register 85, decoder 86, block 87 doubling / processing / codes, a drive 88 code codes and block 89 pulse amplifiers from 12.8 · 10 ⁶ pulse amplifiers, the signal channel G ₂ includes a series-connected register 90, decoder 91, block 92 duplication / processing / codes, drive 93 frame codes and block 94 pulse amplifiers 12.8 · 10 ⁶ , the signal channel ₂ includes a series-connected register 95, decoder 96, block 97 doubling / processing / codes, drive 98 frame codes and a block of 99 pulse amplifiers 12.8 · 10 ⁶ . The outputs of blocks 89, 94, 99 are connected to the corresponding 38.4 · 10 ⁶ inputs of the second flat panel screen 100. The operating side of the receiving side determines the channel for generating control signals, including a series-connected block 101 for selecting horizontal sync pulses / SSI /, frequency synthesizer 102, key 103 , a counter 104 pulses and a decoder 105, and the block 106 allocation of frame sync pulses / CSI /. The receiving side includes, as in the prototype, identical first 107 and second 108 sound reproduction channels, each of which includes a converter of sound codes to analog signals / DAC /, a power amplifier and a loudspeaker. When receiving a stereo program, the images of the right and left frames of the stereo pair are played synchronously on the screens 82 / right frame / and 100 / left frame /. By the viewer, images from both screens are perceived as surround by means of glasses 109 of a separate field of view. Glasses 109 represent (Fig. 4/) a frame with arches for the ears, the windows of the glasses do not have glasses, are interconnected by a movable vertical axis to rotate them relative to each other in the horizontal plane, to separate the field of view of the eyes, each point has a conical hood at the end of a rectangular shape . Two-part hood: the first is screwed into the point, the second part is movable, can be extended to increase the hood. When viewing a stereo program, the viewer is located at the usual distance from both screens and in the middle between them, turning the glasses relative to each other and extending or shortening the second part of the hood adjusts the separation of the eye field so that the left eye sees the left screen and does not see the right eye, and the right eye sees the right screen and did not see the left. At a distance of 2-2.5 m from the screens, the field of view is quickly adjusted. With a change of place, a slight adjustment of the visual fields will be required. For people with a normal field of view, glasses do not have glasses. People who use glasses in everyday life go to the pharmacy to insert appropriate glasses into the glasses. Decoders 68, 73, 78, 86, 91, 96 are identical, made unchanged, as in the prototype [1, p. 7, Fig. 10]. The process of decoders is the same. Blocks 69, 74, 79, 87, 92, 97 double the codes are identical, each includes / 7 / trigger 110, the input of which is the control input of the block / 20 MHz /, the first 111 and second 112 blocks of keys eight pieces each, first 113, second 114, third 115 and fourth 116 registers, adder 117, entered fifth 118, sixth 119 registers and 16 diodes. The information inputs of the code doubling block are the bitwise combined inputs of blocks 111, 112; they are supplied in parallel form from decoder 68 with signal codes R ₁ with a frequency of 20 MHz. The outputs are the bitwise combined outputs 0-7 of the adder 117 and the outputs 1-8 of the registers 118, 119, which store codes 50 ns. Frequency of repetition of codes from the doubling unit 40 MHz, after 25 ns. Drives 70, 75, 80, 88, 93, 98 frame codes are identical, each includes / Fig. 8/ blocks of 120 registers according to the number of lines in a frame of 1000 pieces: 120 _1-1000 . The information input of block 70 are bitwise integrated 1-8 inputs of blocks 120 of _1-1000 registers. Control inputs are as follows: first - the first control input U _K / 25 Hz / the first unit 120 ₁ registers, the second - the combined second control inputs U _spd / 25 kHz / register blocks, the third - the combined third control U _D inputs / 40 MHz / units 120 _1-1000 registers. Each control output of the previous block of registers is the first control input for each subsequent block of registers, the control output of the last block 120 ₁₀₀₀ registers is connected in parallel to the fourth control inputs of all blocks of 120 registers / Fig. 8/. Outputs frame codes are outputs of all drive units 120 registers all outputs from block 12.8 × 10 ^6/1600 × 8 × 1000 /. The blocks of the registers 120 are identical, each includes / Fig. 9, 10 / the first 121 and second 122 keys, a pulse distributor 123 and eight registers 124 _1-8 , each of 1600 bits, according to the number of samples in a row. The information inputs of the block 120 registers are 1-8 bit-wise combined third inputs of the bits of eight registers 124. The outputs are the parallel outputs of all bits / 1600 / eight registers, total outputs 12800/1600 × 8 /. The outputs of 1000 register blocks are the outputs of each drive code, which 12.8 × 10 ⁶ . The control inputs are: the first is the first control input U _OT / 25 Hz / first key 121, the second is the signal input U _OUT / 25 kHz / second key 122, the third is the signal input U _D / 40 MHz / first key 121, the fourth is the first the control input of the second key 122. The last output of the pulse distributor 123/1600 / is the control output of the block 120 of the registers in the next block of registers and is connected to its first control input of the first key 121. The output of the first key 121 is connected to the input of the block 123, the outputs of which are in series with 1 1600 connected to the first / an assembly / inputs of eight bits parallel output register 124. The second switch 122 is connected in parallel to the second inputs of the eight bits of register 124 and to the second control input U _ZA its key 122, a last pulse U _spd closes switch 122. The outputs of accumulators 70, 75, 80, 88, 93, 98 frame codes / Fig. 4/ are connected to the information inputs of their respective blocks 71, 76, 81, 89, 94, 99 of pulse amplifiers, each of which includes pulse amplifiers in terms of frame resolution / 1600 × 1000 / and the number of eight bits in the code / 1600 × 1000 × 8 /, total pulse amplifiers oil in the block 12.8 · 10 ⁶ . With the end of the frame period / 40 ms / in the drive codes of the frame codes 70, 75, 80 all the codes of the right frame of the stereo pair 12.8 × 10 ⁶ × 3 are concentrated, in the drives 88, 93, 98 all the codes of the left frame are concentrated 12.8 × 10 ⁶ × 3. With the arrival of a signal from the last block of 120 ₁₀₀₀ registers / Fig. 8/, all codes of the right and left frames are output to blocks 71, 76, 81 and 89, 94, 99, of pulse amplifiers, the outputs of which are signals of code units amplified to the corresponding value, and duration 40 ms fed in parallel to respective inputs of their flat screens 82, 100, which are identical, each including matrix elements by the number of frame resolution of 1.6 × 10 ^6/1600 × 1000 /. The matrix element includes one white LED 128 and a correspondingly shaped opaque housing 129 in which three identical emitting cells 130, 131, 132 (Fig. 12, 13) are located, the upper 131 emits green G, the lower left 130 emits red R, right lower radiating in blue color emitting cell are identical, each including /fig.13 14 / microlens 133 sequentially arranged on optical axis of the microlens and each other with the first to eighth neutral mikrosvetofiltry 134 _1-8 radiation absorption coefficients in order of intelligence nsheniya on the principle of the binary code from the first to the eighth mikrosvetofiltru neutral, and comprises first to eighth mikropezoelementy 135 _1-8, one end of each is fixed in the wall of the housing of the matrix element, the second free end 135 mikropezoelementa suitably connected to its neutral mikrosvetofiltrom. At the output end of the housing along the optical axis of the microlens there is a color filter 136 of one of the colors R, G, B, which determines the color of the output radiation of the cell. Neutral micro-filters 134 have radiation absorption coefficients corresponding to the weight of their discharge and are shown in table 1.

Таблица 1Table 1 Номер разрядаDischarge number 1one 22 33 4four 55 66 77 88 Вес разрядаDischarge weight 2⁷ 2 ⁷ 2⁶ 2 ⁶ 2⁵ 2 ⁵ 2⁴ 2 ⁴ 2³ 2 ³ 2² 2 ² 2¹ 2 ¹ 2⁰ 2 ⁰ Коэф-т поглощен.The coefficient is absorbed. 0,50.5 0,250.25 0,1250.125 0,06250.0625 0,0310,031 0,01560.0156 0,00780.0078 0,00390.0039 Плотность светоф.Traffic light density. 2^Х 2 ^x 4^Х 4 ^x 8^Х 8 ^x 16^Х 16 ^x 32^Х 32 ^X 64^Х 64 ^X 128^Х 128 ^x 256^Х 256 ^x

Излучающая плоскость микросветодиода 128 расположена в фокальных плоскостях микролинз 133 излучающих ячеек. Излучение светодиода 128 /фиг.13/ направляется микролинзой 133 на последовательно расположенные нейтральные микросветофильтры 134. Работа излучающей ячейки состоит в том, что каждый последовательно расположенный нейтральный светофильтр ослабляет излучение соответственно своему коэффициенту поглощения, которые убывают по принципу двоичного кода от первого к восьмому нейтральному микросветофильтру. Входы микропьезоэлементов 135_1-8 являются управляющими входами излучающей ячейки. В отсутствие управляющих сигналов /единиц кода/ на входах микропьезоэлементов 135 /Фиг.13, 14/ микросветофильтры 134_1-8 перекрывают поток излучения до уровня ниже чувствительности зрения человека. При поступлении на микропьезоэлемент 135 управляющего импульса его свободный конец совершает изгиб и поворачивает микросветофильтр 134 на 90°, поток излучения проходит без ослабления на следующий нейтральный микросветофильтр 134. После восьмого микросветофильтра 134₈ излучение проходит цветной светофильтр 136, придающий выходному излучению свой цвет, который участвует в формировании цветового тона и яркости пиксела. Изготовленные микротехнологиями излучающие ячейки и матрицы имеют мизерные размеры. На фиг.14 приведен момент преобразования кода 10110110 в яркость излучения зеленого цвета. Ячейки всех элементов матриц экрана работают параллельно и синхронно по поступающим сигналам с импульсных усилителей. Исполняющий элемент - нейтральный микросветофильтр выполняет свои функции не только при точном повороте на 90°, но и при погрешности поворота на ±10°, что облегчит соединение микросветофильтров 134 с микропьезоэлементами 135. Для 1,6·10⁶ элементов матриц требуются 1,6·10⁶ светодиодов 128, что в три раза меньше, чем требуется в экране прототипа, в котором 4,8·10⁶. Каждый элемент матрицы для применяемых экранов может изготавливаться отдельно, а экран из них набирается, расположение матриц в экране на фиг.15. Идентичность электронных схем в блоках 70, 75, 80, 88, 93, 98 и в блоках 71, 76, 81, 89, 94, 99 позволяет выполнить их микросхемами. Из-за большого числа соединений от накопителей кодов кадра к блокам импульсных усилителей и от них к экранам 82, 100 блоки 70, 75, 80 и 71, 76, 81 лучше выполнить попарно одной микросхемой и расположить их на тыльной стороне экрана 82, блоки 88, 93, 98 и 89, 94, 99 также выполнить попарно одной микросхемой и расположить на тыльной стороне второго экрана 100. В качестве светодиодов белого свечения могут применяться светодиоды технологии СДТ /или PLEД/ [7, c.43]. Блок 101 выделения строчных синхроимпульсов /ССИ/ и блок 106 выделения кадровых синхроимпульсов /КСИ/ идентичны, каждый включает /фиг.11/ пятиразрядный счетчик 125 импульсов, дешифратор 126, элемент НЕ 127 и два диода Д1, Д2. Счетчик 125 ведет счет 27-и импульсов /код 11011/. Информационным входом блока 101 /106/ является счетный вход счетчика 125, подключенный к выходу формирователя 65 импульсов, управляющим входом является вход диода Д1, подключенный к выходу второго формирователя 83 импульсов /фиг.4/. В блоке 106 информационный вход подключен к выходу второго формирователя 83 импульсов, а управляющий вход подключен к выходу блока 65. Выход дешифратора 126 является выходом блока 101 /106/ и через диод Д2 подключен к выходу элемента НЕ 127, вместе они подключены к управляющему входу счетчика 125 после диода Д1. Код ССИ 27-разрядный из одних единиц, поступает на счетный вход блока 101 с формирователя 65 импульсов. Код КСИ также из 27 единиц и поступает на счетный вход блока 106 с второго формирователя 83 импульсов.The emitting plane of the micro-LED 128 is located in the focal planes of the microlenses 133 of the emitting cells. The radiation of the LED 128 / Fig.13/ is directed by a microlens 133 to sequentially arranged neutral microfilter 134. The operation of the emitting cell is that each sequentially located neutral filter attenuates the radiation according to its absorption coefficient, which decrease according to the binary code principle from the first to the eighth neutral microfilter . The inputs of the micropiezoelectric elements 135 _1-8 are the control inputs of the emitting cell. In the absence of control signals / code units / at the inputs of micropiezoelectric elements 135 (Fig. 13, 14), microfilter filters 134 _1-8 block the radiation flux to a level below the sensitivity of human vision. When a control pulse arrives at the micropiezoelectric element 135, its free end bends and rotates the microfilter 134 through 90 °, the radiation flux passes without attenuation to the next neutral microfilter 134. After the eighth microfilter 134 _{8, the} radiation passes through a color filter 136, which gives the output radiation its color, which is involved in the formation of color tone and pixel brightness. Radiating cells and arrays made by microtechnologies are scanty in size. On Fig shows the time of conversion of the code 10110110 in the brightness of the green radiation. The cells of all elements of the matrixes of the screen work in parallel and synchronously according to the incoming signals from pulse amplifiers. The performing element, the neutral microfilter, performs its functions not only with an exact rotation of 90 °, but also with an error of rotation of ± 10 °, which will facilitate the connection of microfilter 134 with micropiezoelectric elements 135. 1.6 · 10 ⁶ matrix elements require 1.6 · 10 ⁶ LEDs 128, which is three times less than what is required in the prototype screen, in which 4.8 · 10 ⁶ . Each matrix element for the used screens can be manufactured separately, and the screen is recruited from them, the location of the matrices in the screen in Fig. 15. The identity of the electronic circuits in blocks 70, 75, 80, 88, 93, 98 and in blocks 71, 76, 81, 89, 94, 99 allows you to perform them with microchips. Due to the large number of connections from the frame code drives to the pulse amplifier blocks and from them to the screens 82, 100, blocks 70, 75, 80 and 71, 76, 81 are best made in pairs with one chip and placed on the back of the screen 82, blocks 88 , 93, 98 and 89, 94, 99 also perform pairwise with one microcircuit and position on the back of the second screen 100. LEDs of the SDT / or PLED / technology can be used as white LEDs [7, p. 43]. Block 101 of the selection of horizontal sync pulses / CCI / and block 106 of the selection of frame sync pulses / CCI / are identical, each includes / 11 / five-digit counter 125 pulses, decoder 126, element HE 127 and two diodes D1, D2. The counter 125 keeps a count of 27 pulses / code 11011 /. The information input of the block 101/106 / is the counting input of the counter 125 connected to the output of the pulse shaper 65, the control input is the input of the diode D1 connected to the output of the second pulse shaper 83/4 /. In block 106, the information input is connected to the output of the second pulse shaper 83, and the control input is connected to the output of block 65. The decoder output 126 is the output of block 101/106 / and is connected to the output of the element HE 127 through the diode D2, together they are connected to the control input of the counter 125 after diode D1. The SSI code is 27-bit from one unit, and is received at the counting input of block 101 from the pulse shaper 65. The CSI code is also of 27 units and enters the counting input of block 106 from the second pulse shaper 83.

Работа блока 101 /106/, фиг.11.The operation of the block 101/106 /, Fig.11.

С приходом кода ССИ на счетный вход счетчика 125 он ведет 27 импульсов подряд, на выходах 1, 2, 4 и 5 разрядов появляются сигналы, дешифрируемые блоком 126, и с выхода блока 101 идет строчный синхроимпульс ССИ. В момент поступления на вход счетчика 125 кода ССИ с выхода блока 83 импульсов нет /фиг.4/. Начиная со второго кода строки, с блока 83 пойдут на управляющий вход счетчика 125 коды, с приходом каждого импульса кода счетчик 125 будет обнуляться и не сможет достичь счета 27. Параллельно на счетный вход будут поступать коды и с блока 65, в которых есть и единицы и нули, и по каждому нулю элемент НЕ 127 выдает импульс, обнуляющий счетчик 125, в добавление при выходе импульса ССИ с блока 126 он через диод Д2 поступает на управляющий вход счетчика 125 и тоже обнуляет его. В результате схемы блоков 101 и 106 исключают появление на выходе ложных сигналов ССИ, КСИ. Работа блока 106 такая же, что и блока 101.With the arrival of the SSI code at the counting input of the counter 125, it conducts 27 pulses in a row, at the outputs 1, 2, 4, and 5 of the digits there appear signals decrypted by block 126, and an SSI horizontal sync pulse goes from the output of block 101. At the moment of receipt of the SSI code at the input of the counter 125 from the output of the block 83, there are no pulses / Fig. 4/. Starting from the second code of the line, codes will go from block 83 to the control input of the counter 125, with the arrival of each pulse of the code the counter 125 will be reset and will not be able to reach the count 27. At the same time, codes from block 65, in which there are units and zeros, and for each zero, the element NOT 127 gives out a pulse zeroing the counter 125; in addition, when an SSI pulse is output from block 126, it goes through the diode D2 to the control input of the counter 125 and also resets it. As a result, the circuits of blocks 101 and 106 exclude the appearance of false signals SSI, CSI at the output. The operation of block 106 is the same as block 101.

При работе в режиме стереовещания ФЭП 1 матрицей ПЗИ 3 формирует три аналоговых видеосигнала правого кадра стереопары R₁, G₁, В₁, матрицей ПЗИ 8 формирует три аналоговых видеосигнала левого кадра R₂, G₂, В₂ стереопары. Работа матриц ПЗИ 3 и ПЗИ 8 идентичны. Объектив 2 /фиг.1/ создает изображение на фоточувствительной стороне матрицы ПЗИ 3, на каждый из трех слоев которой с ключа 27 поступают импульсы 25 кГц частоты строк для считывания сигналов пикселов матрицы по вертикали, на второй вход матрицы с ключа 28 поступают импульсы 20 МГц для считывания сигналов пикселов по горизонтали в каждой строке [3, c.832]. Аналоговые видеосигналы с ПЗИ 3 поступают через диоды Д1-Д3 на входы предварительных усилителей 4-6, с выходов которых они поступают на входы АЦП 12-14, с выходов которых кода цветовых сигналов R₁, G₁, В₁ поступают на входы кодеров 18-20. Синхронизация считывания с матриц ПЗИ 2 и ПЗИ 8 с началом периода кадра выполняется передним фронтом сигнала 25 Гц, открывающим ключи 27 и 28 на длительность периода кадра 40 мс. Вторая матрица ПЗИ 8 работает синхронно с первой ПЗИ 3. Видеосигналы R₂, G₂, В₂ с ПЗИ 8 поступают на входы предварительных усилителей 9-11 и с них в АЦП 15-17, с выходов которых коды поступают в кодеры 21-23. Синтезатор 26 частот выдает: с первого выхода импульсы 25 Гц частоты кадров на управляющие входы U_OT ключей 27, 28 и в СРИ 30, со второго выхода - импульсы 5 МГц на управляющие входы кодеров 18-23 и на первый управляющий вход блока 24, с третьего выхода - импульсы 75 кГц дискретизации кодов звука, с четвертого - синусоидальные колебания 135 МГц на второй управляющий вход блока 24, с пятого - импульсы 25 кГц частоты строк на сигнальный вход ключа 27 и на третий управляющий вход блока 24, и на третьи управляющие входы АЦП 31, 32, с шестого - импульсы 20 МГц, дискретизации кодов в АЦП 12-17 и на сигнальный вход второго ключа 28, с седьмого выхода - синусоидальные колебания несущей частоты 2025 МГц со стабильностью 10^-7 в передатчик 36 радиосигналов. АЦП 12-17 преобразуют видеосигналы правого и левого кадров в 8-разрядные коды, поступающие в параллельном виде в кодеры 18-23. Кодеры работают синхронно, выполняют сжатие потока кодов кадра с общим коэффициентом за кадр 4, частота выдачи кодов с кодеров 5 МГц. С выходов кодеров 8-разрядные коды идут девятиразрядными, девятый разряд является сигналом опознания кода числа равных кодов по величине, с кодеров 18-20 коды поступают на первый информационный вход блока 24, с кодеров 21-23 коды поступают на второй информационный вход блока 24 /Фиг.3/. Временные диаграммы работы блока 24 на фиг.16. Формирователь 24 кодов преобразует параллельные коды в последовательные и заменяет в них представление единиц с импульсов на положительные /в кодах R₁, G₁, В₁/ и отрицательные /в кодах R₂, G₂, В₂/ полусинусоиды моночастоты 135 МГц со стабильностью 10^-7. На третий и четвертый информационные входы поступают 16-разрядные коды с АЦП 31, 32, на информационные пятый и шестой входы поступают соответственно коды ССИ и КСИ. Код КСИ является первым кодом в первой строке каждого кадра /Фиг.2/, при этом кода ССИ нет, код ССИ является первым кодом в каждой строке, начиная со второй /Фиг.2/. Единицы в кодах правого кадра представляются на выходе блока 24 положительными полусинусоидами моночастоты 135 МГц, единицы в кодах левого кадра представляются на выходе блока 24 отрицательными полусинусоидами той же частоты 135 МГц.When working in the stereo broadcast mode, the photomultiplier 1 with the matrix of FDI 3 generates three analog video signals of the right frame of the stereo pair R ₁ , G ₁ , B ₁ , with the matrix of FDI 8 generates three analog video signals of the left frame of R ₂ , G ₂ , B ₂ stereo pairs. The work of the matrices FDI 3 and FDI 8 are identical. Lens 2 / Fig. 1/ creates an image on the photosensitive side of the array of PZI 3, each of the three layers of which from the key 27 receives pulses of 25 kHz line frequencies to read the signals of the pixels of the matrix vertically, 20 MHz pulses arrive at the second input of the matrix from the key 28 for reading pixel signals horizontally in each row [3, p. 832]. Analog video signals from PZI 3 are fed through D1-D3 diodes to the inputs of preamplifiers 4-6, from the outputs of which they are fed to the inputs of the ADC 12-14, from the outputs of which the color signal code R ₁ , G ₁ , B ₁ are fed to the inputs of the encoders 18 -twenty. Reading synchronization from the FDI 2 and FDI 8 matrices with the beginning of the frame period is performed by the leading edge of the 25 Hz signal, which opens the keys 27 and 28 for a frame period of 40 ms. The second matrix of FDI 8 works synchronously with the first FDI 3. Video signals R ₂ , G ₂ , B ₂ with FDI 8 are fed to the inputs of the preamplifiers 9-11 and from them to the ADC 15-17, from the outputs of which the codes are sent to encoders 21-23 . Frequency synthesizer 26 produces: from the first output, 25 Hz pulses of the frame frequency to the control inputs U _{OT of} keys 27, 28 and to the SRI 30, from the second output, 5 MHz pulses to the control inputs of the encoders 18-23 and to the first control input of block 24, s the third output - pulses of 75 kHz sampling sound codes, from the fourth - sinusoidal oscillations of 135 MHz to the second control input of block 24, from the fifth - pulses of 25 kHz line frequencies to the signal input of key 27 and to the third control input of block 24, and to the third control inputs ADC 31, 32, from the sixth - 20 MHz pulses, sampling codes in the ADC 12-17 and on the signal input of the second key 28, from the seventh output - sinusoidal oscillations of the carrier frequency of 2025 MHz with a stability of 10 ^-7 to the transmitter 36 of the radio signals. The ADCs 12-17 convert the video signals of the right and left frames into 8-bit codes, arriving in parallel form in the encoders 18-23. The encoders operate synchronously, perform compression of the stream of frame codes with a common coefficient per frame 4, the frequency of issuing codes from encoders 5 MHz. From the outputs of the encoders, 8-bit codes are nine-bit, the ninth bit is a signal for identifying the code of the number of equal codes in size, from the encoders 18-20 the codes are sent to the first information input of the block 24, from the encoders 21-23, the codes are sent to the second information input of the block 24 / Figure 3 /. Timing diagrams of the operation of block 24 in Fig.16. The generator 24 codes converts parallel codes into sequential ones and replaces the representation of units from pulses in them with positive / in codes R ₁ , G ₁ , B ₁ / and negative / in codes R ₂ , G ₂ , B ₂ / half-sinusoids of a single frequency of 135 MHz with stability 10 ^-7 . The third and fourth information inputs receive 16-bit codes with the ADC 31, 32, the information fifth and sixth inputs respectively receive the SSI and CSI codes. The CSI code is the first code in the first line of each frame /Fig.2/, while there is no SSI code, the SSI code is the first code in each line, starting from the second /Fig.2/. Units in the codes of the right frame are represented at the output of block 24 by the positive half-sine waves of the 135 MHz monofrequency, units in the codes of the left frame are represented at the output of block 24 by the negative half-sines of the same frequency 135 MHz.

Работа формирователя 34 кодов, фиг.3.The operation of the shaper 34 codes, Fig.3.

На первые входы 27 элементов И блока 40 поступают три 9-разрядных кода с кодеров 18-20, на первые входы 27 элементов И блока 45 поступают также три кода с кодеров 21-23. На вторые входы элементов И блоков 40 и 45 поступают последовательно 27 импульсов с 27 выходов СРИ 44 и 49. С выходов блоков 40, 45 импульсы кодов последовательно через элементы ИЛИ 41, 42 и 46, 47 поступают на управляющие входы соответственно выходных ключей 43, 48 и открывают их на время своей длительности 7,4 нс /

/. Выходной ключ 43 в открытом состоянии пропускает одну положительную полусинусоиду на выход, выходной ключ 48 в открытом состоянии пропускает на выход одну отрицательную полусинусоиду. Выходы ключей 43, 48 объединены и являются первым выходом блока 24, выходной сигнал с которого является полными и неполными синусоидами моночастоты 135 МГц. Порядок следования кодов КСИ, ССИ, кодов строки и звука задают сигналы с дешифратора 60. Счетчик 59 импульсов 8-разрядный, ведет счет импульсов строки 5 МГц с первого по 200-й. При коде 00000001 импульс с первого выхода дешифратора 60 открывает первый ключ 56, пропускающий импульсы 5 МГц, являющиеся сигналами U_П для СРИ 44, 49, и идет формирование кодов строки с №2 по №197 /Фиг.2/. С приходом на вход счетчика 59 импульсов 197-го импульса строки с второго выхода блока 60 импульс U_З закрывает ключ 56 и открывает U_OT ключ 57, Формируются три кода звука 3 в 1 и три кода 3 в 2, это 198, 199 и 200 отсчеты строки. Импульсы кода 3 в 1 с элемента 51 поступают на второй вход элемента 42 ИЛИ и открывают на время своей длительности 7,4 нс выходной ключ 43, импульсы кода 3 в 2 с элемента ИЛИ 54 поступают на второй вход элемента ИЛИ 47 и открывают выходной ключ 48, формируются три кода 3 в 2. С приходом в счетчик 59 импульсов 200-го импульса строки с третьего выхода блока 60 импульс U_З закрывает ключ 57 и как сигнал U_П пуска запускает СРИ 29, выдающий код из 27 единиц - код ССИ, который проходит открытый ключ 58 и поступает на третий вход второго элемента ИЛИ 42. По окончании периода кадра импульс следующего кадра 25 Гц передним фронтом закрывает ключ 58 на длительность 27 разрядов кода КСИ 200 нс /7,4×27/ и передним же фронтом запускается СРИ 30, который выдает 27-разрядный код КСИ. Сигналы КСИ представляются на выходе блока 48 отрицательными полусинусоидами /фиг.2/. Когда идет код КСИ, нет импульсов кода ССИ /закрыт ключ 58/, когда идет код ССИ, нет импульсов кода КСИ. Полные и неполные синусоиды с выхода блока 24 являются модулирующими сигналами для несущей частоты в амплитудном модуляторе 38 /фиг.1/. Нижняя боковая частота 1890 МГц с информацией кодов видеосигналов излучается в эфир. На приемной стороне радиосигналы принимаются блоком 62 /фиг.4/, являющимся селектором каналов с электронной настройкой, блок 62 включает входную цепь, усилитель радиочастоты и смеситель, на второй вход которого с синтезатора 102 частот /вход 3 блока 62/ подается частота, равная несущей частоте передатчика 36, необходимая для детектирования однополосного сигнала [8, с.146]. Сигнал со смесителя, являющийся выходным сигналом блока 62, поступает на вход усилителя 63 радиочастоты, где усиливается до необходимой величины и поступает на вход двухполярного амплитудного детектора 64, выполненного по схеме на фиг.6. Диод Д1 выделяет положительную огибающую модулирующего сигнала /диагр.9, фиг.16/. Диод Д2 из модулирующей выделяет огибающие положительных полусинусоид /символы единиц кодов правого кадра стереопары R₁, G₁, В₁ или первого монотелеканала/ диагр.10 фиг.16. Диод Д3 из модулирующей выделяет огибающие отрицательных полусинусоид /символы единиц кодов левого кадра R₂, G₂, B₂ стереопары или второго монотелеканала/ диагр.11, фиг.16. С первого выхода блока 64 продетектированные положительные полусинусоиды 135 МГц поступают на вход первого формирователя 65 импульсов, со второго выхода блока 64 продетектированные отрицательные полусинусоиды той же частоты поступают на вход второго формирователя 83 импульсов. Формирователи 65, 83 импульсов выполнены по схеме несимметричного триггера с эмиттерной связью [9, с.209], формирующий прямоугольные импульсы из гармонически изменяющихся сигналов. Импульсы имеют одну полярность и длительность, равную длительности импульсов на передающей стороне. Единицы в кодах вновь представляются импульсами, нули - их отсутствием. При включении питания ключ 103 в закрытом состоянии. Порядок работы приемной стороны задается сигналами с канала формирования управляющих сигналов, задающая роль принадлежит блоку 101 выделения ССИ. При каждом приходе на вход блока 101 кода ССИ на его выходе появляется строчный синхроимпульс 25 кГц. который открывает ключ 103. По сигналам ССИ выполняется и точная подстройка частоты в блоке 102, собственная частота которого имеет стабильность 10^-6. Вторые входы блока 102 подключены к второй группе выходов блока 61 /выбора каналов/, сигнал с которого определяет частоту, выдаваемую с блока 102 на третий вход блока 62. Синтезатор 102 частот выдает: с первого выхода импульсы 5 МГц, со второго - импульсы 135 МГц тактовые, с третьего - импульсы 75 кГц выдачи кодов звука, с четвертого - импульсы 20 МГц дискретизации кодов, с пятого - синусоидальные колебания соответствующей несущей частоты на третий вход блока 62, с шестого - импульсы двойной частоты дискретизациии 40 МГц кодов. С первого формирователя 65 импульсов коды поступают на информационный вход первого приемного регистра 66, со второго формирователя 83 импульсов коды поступают на входы второго приемного регистра 84. Приемный регистр 66 имеет 27 разрядов и принимает три 9-разрядных кода R₁, G₁, В₁ правого кадра стереопары /или первого монотелеканала/. Приемный регистр 84 имеет также 27 разрядов и принимает три 9-разрядных кода левого кадра стереопары R₂, G₂, В₂ /или второго монотелеканала/. С приемных регистров 66, 84 сигналы U_ВЫД 5 МГц синхронно выдают коды сигналов R₁, G₁, В₁ в регистры 67, 72, 77 и коды сигналов R₂, G₂, B₂ в регистры 85, 90, 95. С этих регистров коды в параллельном виде с частотой 5 МГц поступают в декодеры соответственно 68, 73, 78 и 86, 91, 96, которые восстанавливают на 100% сжатые потоки кодов цветовых сигналов, процессы восстановления аналогичны этим же процессам в прототипе. Восстановленные потоки кодов с частотой 20 МГц поступают на входы своих блоков удвоения кодов /800×2/. Удвоение кодов /отсчетов в строке/ выполняется получением промежуточных /средних/ кодов между каждым прошедшим кодом и следующим за ним. Блоки удвоения кодов выполняют сложение кодов и деление кода суммы пополам, деление выполняется без временных затрат: отбрасыванием младшего разряда в коде, как при делении десятичного числа на десять. Отбрасывание младшего разряда в коде суммы выполняется соответствующим подключением выходов 0-7 сумматора 117 /фиг.7/ и выходов 1-8 регистров 118, 119:Three 9-bit codes from encoders 18-20 arrive at the first inputs of 27 elements And block 40; three codes from encoders 21-23 enter the first inputs of 27 elements And block 45. 27 pulses from 27 outputs of SRI 44 and 49 are received sequentially to the second inputs of AND elements of blocks 40 and 45. From the outputs of blocks 40, 45, pulses of codes are sequentially sent through OR elements 41, 42 and 46, 47 to the control inputs of output keys 43, 48, respectively and open them for a duration of 7.4 ns /

/. The output key 43 in the open state passes one positive sine wave to the output, the output key 48 in the open state passes one negative sine wave to the output. The outputs of the keys 43, 48 are combined and are the first output of block 24, the output signal from which is full and incomplete sinusoids of the single frequency 135 MHz. The order of the CSI, SSI, line and sound codes is set by the signals from the decoder 60. The counter 59 pulses is 8-bit, it counts the pulses of the line 5 MHz from the first to the 200th. With the code 00000001, the pulse from the first output of the decoder 60 opens the first key 56, which transmits 5 MHz pulses, which are U _P signals for SRI 44, 49, and the formation of line codes from No. 2 to No. 197 / Fig. 2/ is in progress. With the arrival of 59 pulses from the 197th pulse of the line at the input of the counter 59 pulses from the second output of block 60, the U ₃ pulse closes the key 56 and opens the U _OT key 57. Three 3-in-1 sound codes and three 3-in-2 codes are generated, these are 198, 199 and 200 line counts. Pulses of a 3 in 1 code from element 51 go to the second input of the OR element 42 and open the output key 43 for a duration of 7.4 ns; pulses of a 3 in 2 code from OR element 54 go to the second input of the OR element 47 and open the output key 48 , three 3-in-2 codes are generated. With the arrival of the 200th pulse of the line from the third output of block 60 to the 59 pulse counter, pulse U ₃ closes the key 57 and, as the start signal U _П, starts the SRI 29, issuing a code of 27 units — the SSI code, which passes the public key 58 and enters the third input of the second element OR 42. At the end of the period to pulse of the next frame core 25 Hz rising edge closes switch 58 for the duration of 27 code bits CSI 200 ns / 7,4 × 27 / and the front edge run HRE 30 which outputs a 27-bit code CSI. The CSI signals are presented at the output of block 48 by negative half-sine waves (Fig. 2/). When the CSI code is on, there are no pulses of the CSI code / the key 58 is closed / when the code is CCI, there are no pulses of the CSI code. Complete and incomplete sinusoids from the output of block 24 are modulating signals for the carrier frequency in the amplitude modulator 38/1 /. The lower side frequency of 1890 MHz with the information of the codes of the video signals is broadcast. At the receiving side, the radio signals are received by block 62 (Fig. 4/), which is an electronically tuned channel selector, block 62 includes an input circuit, a radio frequency amplifier, and a mixer, the second input of which is supplied from the frequency synthesizer 102 / input 3 of block 62 /, equal to the carrier the frequency of the transmitter 36, necessary for the detection of a single-band signal [8, p.146]. The signal from the mixer, which is the output signal of block 62, is fed to the input of the radio frequency amplifier 63, where it is amplified to the required value and fed to the input of a bipolar amplitude detector 64, made according to the circuit in FIG. 6. Diode D1 selects the positive envelope of the modulating signal / Diagram 9, Fig.16 /. The diode D2 from the modulating one selects the envelopes of the positive half-sinusoids / unit symbols of the codes of the right-hand frame of the stereo pair R ₁ , G ₁ , B ₁ or the first mono-TV channel / Diagram 10 of FIG. 16. The diode D3 from the modulating one selects the envelopes of negative half-sinusoids / symbols of units of codes of the left frame R ₂ , G ₂ , B _{2 of a} stereo pair or of a second monotelechannel / Diagram 11, Fig. 16. From the first output of block 64, the detected positive half-sine waves of 135 MHz are fed to the input of the first pulse shaper 65, and from the second output of block 64, the detected negative half-sine waves of the same frequency are fed to the input of the second pulse shaper 83. Shapers 65, 83 pulses are made according to the scheme of an asymmetric trigger with emitter coupling [9, p.209], which forms rectangular pulses from harmonically changing signals. The pulses have one polarity and a duration equal to the duration of the pulses on the transmitting side. The units in the codes are again represented by pulses, the zeros by their absence. When the power is turned on, the key 103 is in the closed state. The order of operation of the receiving side is set by the signals from the channel for generating control signals, the decisive role belongs to the block 101 allocation SSI. With each arrival at the input of block 101 of the SSI code, a horizontal sync pulse of 25 kHz appears at its output. which opens the key 103. According to the SSI signals, the fine tuning of the frequency is also performed in block 102, whose natural frequency has a stability of 10 ^-6 . The second inputs of block 102 are connected to the second group of outputs of block 61 / channel selection /, the signal from which determines the frequency output from block 102 to the third input of block 62. Frequency synthesizer 102 produces: 5 MHz pulses from the first output, 135 MHz pulses from the second output clock, from the third - pulses of 75 kHz of issuing sound codes, from the fourth - pulses of 20 MHz sampling codes, from the fifth - sinusoidal oscillations of the corresponding carrier frequency to the third input of block 62, from the sixth - pulses of double sampling frequency and 40 MHz codes. From the first pulse shaper 65, the codes go to the information input of the first receive register 66, from the second pulse shaper 83 the codes go to the inputs of the second receive register 84. The receive register 66 has 27 bits and receives three 9-bit codes R ₁ , G ₁ , В ₁ the right frame of the stereo pair / or the first mono TV channel /. The reception register 84 also has 27 bits and receives three 9-bit codes of the left frame of the stereo pair R ₂ , G ₂ , B ₂ / or the second mono-TV channel /. From the reception registers 66, 84, the U _OUT 5 MHz signals synchronously provide the signal codes R ₁ , G ₁ , B ₁ to the registers 67, 72, 77 and the signal codes R ₂ , G ₂ , B ₂ to the registers 85, 90, 95. C of these registers, codes in parallel form with a frequency of 5 MHz are received in decoders 68, 73, 78 and 86, 91, 96, respectively, which restore 100% compressed color signal code streams, the recovery processes are similar to the same processes in the prototype. Recovered code streams with a frequency of 20 MHz are fed to the inputs of their code doubling blocks / 800 × 2 /. Doubling of codes / samples in line / is performed by obtaining intermediate / middle / codes between each passing code and the one following it. Blocks of doubling codes perform the addition of codes and dividing the sum code in half, dividing is done without time: by dropping the least significant digit in the code, as when dividing the decimal number by ten. The discarding of the least significant bit in the sum code is performed by the corresponding connection of the outputs 0-7 of the adder 117 / Fig. 7/ and the outputs 1-8 of the registers 118, 119:

выходы сумматораtotalizer outputs 00 1one 22 33 4four 55 66 77 88   ↓↓ ↓↓ ↓↓ ↓↓ ↓↓ ↓↓ ↓↓ ↓↓   выходы регистровregister outputs 1one 22 33 4four 55 66 77 88  

Разряд 0 означает перенос в старший разряд при сумме кодов в сумматоре 117. Удвоение кодов сокращает период следования кодов в два раза. равный 25 нс /

/, с выхода блока удвоения коды идут с частотой 40 МГц. Процесс сложения в сумматоре 117 принимается за 25 нс, выполняемый микросхемами К555ИМ6 [9, с.258]. После включения питания в регистрах 113-116 нули. С приходом первого импульса 20 МГц в триггер 110 /фиг.7/ с его первого выхода сигнал U_ВЫД1 одновременно: выдает "код 0" с регистра 114 на первые входы сумматора 117, из регистра 115 "код 0" в регистр 119 и через диоды на вторые входы сумматора /сигналы выдачи и обнуляют регистры/, открывает ключи в блоке 111 на время прохода кода через ключи, и регистры 113, 114 заполняются следующим кодом "код 1". В сумматоре идет сложение "код 0 + код 0", по окончании которого код суммы из сумматора идет на выход блока 69, при этом делится на два: код №1

. Регистры 118, 119 выполняют хранение кодов 50 нс, причем, первая половина времени хранения 25 нс приходится на время процесса сложения кодов в сумматоре 117. С приходом второго импульса 20 МГц в триггер 110 он обнуляет сумматор, а сигнал со второго выхода триггера U_ВЫД2 одновременно: выдает из регистра 119 на выход код №2 "код 0", с регистра 113 выдает код "код 1" в регистр 118 и через диоды в сумматор 117, с регистра 116 выдает "код 0" в сумматор, открывает ключи в блоке 112. и регистры 115, 116 заполняются кодом "код 2". В сумматоре идет сложение "код 0 + код 1". по окончании которого код суммы идет на выход с делением на два: код №3

. С приходом третьего импульса 20 МГц в триггер 110 он обнуляет сумматор 117, а сигнал U_ВЫД3 с первого выхода триггера одновременно: выдает из регистра 118 код №4 "код 1" на выход блока 69, из регистра 114 "код 1" в сумматор, из регистра 115 "код 2" в регистр 119 и через диоды в сумматор 117, открывает ключи в блоке 111, и регистры 113, 114 заполняются кодом "код 3". В сумматоре идет сложение "код 1 + код 2", код суммы идет на выход с делением на два: код №5

. С приходом четвертого импульса в триггер 110 он обнуляет сумматор, а сигнал U_ВЫД4 со второго выхода триггера одновременно: выдает код №6 "код 2" из регистра 119 на выход, с регистра 113 выдает код "код 3" в регистр 118 и через диоды в сумматор, из регистра 116 "код 2" в сумматор, открывает ключи в блоке 112, и регистры 115, 116 заполняются кодом "код 4". В сумматоре идет сложение "код 2 + код 3", код суммы с делением на 2 идет на выход: код №7

. С приходом пятого импульса 20 МГц в триггер 110, он обнуляет сумматор 117, а сигнал U_ВЫД5 с первого выхода триггера одновременно: выдает с регистра 118 код №8 "код 3", выдает из регистра 114 "код 3" в сумматор, с регистра 115 "код 4" в регистр 119 и через диоды в сумматор 117, открывает ключи в блоке 111, и регистры 113, 114 заполняются кодом "код 5". В сумматоре идет сложение "код 3 + код 4", код суммы идет на выход с делением на два: код №9

. С приходом шестого и следующих импульсов 20 МГц в триггер 110 процессы повторяются. Выходы 0-7 сумматора 117 и выходы 1-8 регистров 118, 119 поразрядно объединены и являются 1-8 выходами блока 69. Коды с частотой 40 МГц поступают на информационные входы своих накопителей кодов кадра 79, 75, 80, 88, 93, 98.Bit 0 means transfer to the high bit when the sum of codes in the adder 117. Doubling the codes reduces the period of the codes by half. equal to 25 ns /

/, from the output of the doubling block, the codes come with a frequency of 40 MHz. The addition process in adder 117 is taken as 25 ns, performed by K555IM6 microcircuits [9, p. 258]. After turning on the power in the registers 113-116 zeros. With the arrival of the first 20 MHz pulse to trigger 110 (Fig. 7/) from its first output, the signal U _OUT1 simultaneously: gives a "code 0" from register 114 to the first inputs of adder 117, from register 115 "code 0" to register 119 and through diodes to the second inputs of the adder / issuing signals and reset the registers /, opens the keys in block 111 during the passage of the code through the keys, and the registers 113, 114 are filled with the following code "code 1". In the adder is the addition of "code 0 + code 0", after which the sum code from the adder goes to the output of block 69, and is divided into two: code No. 1

. Registers 118, 119 store 50 ns codes, moreover, the first half of the storage time 25 ns occurs during the process of adding codes in the adder 117. With the arrival of a second 20 MHz pulse in trigger 110, it resets the adder and the signal from the second output of trigger U _OUT2 simultaneously : gives code No. 2 "code 0" from register 119 to output, from code 113 issues code "1" to register 118 and through diodes to adder 117, from register 116 issues "code 0" to adder, opens the keys in block 112 . and registers 115, 116 are filled with the code "code 2". In the adder is the addition of "code 0 + code 1". at the end of which the sum code goes to the output divided by two: code No. 3

. With the arrival of the third 20 MHz pulse in the trigger 110, it resets the adder 117, and the signal U _OUT3 from the first output of the trigger simultaneously: issues code No. 4 "code 1" from register 118 to the output of block 69, from register 114 "code 1" to the adder, from the register 115 "code 2" to the register 119 and through the diodes to the adder 117, opens the keys in block 111, and the registers 113, 114 are filled with the code "code 3". In the adder is the addition of "code 1 + code 2", the sum code goes to the output divided by two: code number 5

. With the arrival of the fourth pulse in trigger 110, it resets the adder, and the signal U _OUT4 from the second output of the trigger simultaneously: issues code No. 6 "code 2" from register 119 to the output, from code 113 issues code "code 3" to register 118 and through diodes into the adder, from the register 116 "code 2" to the adder, opens the keys in block 112, and the registers 115, 116 are filled with the code "code 4". In the adder is the addition of "code 2 + code 3", the sum code divided by 2 goes to the output: code No. 7

. With the arrival of the fifth 20 MHz pulse to trigger 110, it resets the adder 117, and the signal U _OUT5 from the first output of the trigger at the same time: issues code 8 "code 3" from register 118, issues code 3 "from register 114 to the adder, from register 115 "code 4" to the register 119 and through the diodes to the adder 117, opens the keys in block 111, and the registers 113, 114 are filled with the code "code 5". In the adder is the addition of "code 3 + code 4", the sum code goes to the output divided by two: code number 9

. With the arrival of the sixth and subsequent pulses of 20 MHz in the trigger 110, the processes are repeated. The outputs 0-7 of the adder 117 and the outputs 1-8 of the registers 118, 119 are bitwise combined and are 1-8 outputs of the block 69. Codes with a frequency of 40 MHz are fed to the information inputs of their drive codes 79, 75, 80, 88, 93, 98 .

Работа накопителей кодов кадра, фиг.8.The operation of the drive codes frame, Fig. 8.

Сигналы кодов в блок 70 поступают на третьи входы разрядов восьми регистров 124 /фиг.9/. Заполнение регистров кодами строки начинается с открытием сигналом кадра U_K /25 Гц/ первого ключа 121 в первом блоке 120₁ регистров. Ключ 121 пропускает импульсы U_Д 40 МГц на вход распределителя 123 импульсов, тактовые импульсы с которого последовательно поступают на первые /тактовые/ входы разрядов параллельно восьми регистров 124. По заполнении регистров 124 с последнего 1600-го выхода блока 123 сигнал U_З закрывает ключ 121 и является первым управляющим выходом в следующий блок 120₂ регистров, регистры которого 124_1-8 заполняются кодами второй строки. За период кадра 40 мс кодами строк заполняются регистры 124 всех блоков 120_1-100 /фиг.8/. С последнего блока 120₁₀₀₀ выходной сигнал поступает параллельно на четвертые управляющие входы всех блоков 120 регистров и открывает в них вторые ключи 122, пропускающие по одному сигналу U_ВЫД, синхронно и параллельно выдающему из всех блоков 120 регистров коды кадра в блок 71 импульсных усилителей. Каждый накопитель кодов кадра имеет 12,8×10⁶ выходов, которые подключены к стольким же входам в блоке 71 импульсных усилителей.The code signals in block 70 are fed to the third inputs of the bits of eight registers 124/9 /. The filling of the registers with line codes begins with the opening of the signal frame U _K / 25 Hz / first key 121 in the first block 120 ₁ registers. The key 121 passes pulses U _D 40 MHz to the input of the pulse distributor 123, the clock pulses from which are sequentially supplied to the first / clock / bit inputs in parallel with eight registers 124. When the registers 124 are filled from the last 1600th output of block 123, the signal U _З closes the key 121 and is the first control output to the next block _{2 2} registers, the registers of which 124 _1-8 are filled with codes of the second line. For a frame period of 40 ms, row codes fill in the registers 124 of all blocks 120 _{1-100 /} Fig. 8/. From the last block 120 _{1000, the} output signal is sent in parallel to the fourth control inputs of all blocks of registers 120 and opens in them the second keys 122, passing one signal U _EXIT , synchronously and parallelly issuing frame codes from all blocks of 120 registers to the block 71 of pulse amplifiers. Each drive code frame has 12.8 × 10 ⁶ outputs that are connected to the same number of inputs in block 71 of pulse amplifiers.

Выходы трех блоков 71, 76, 81 импульсных усилителей 38,4×10⁶ подключены к стольким же входам в первом плоскопанельном экране 82 первого канала, выходы трех блоков 89, 94, 99 импульсных усилителей подключены к входам второго экрана 100 второго канала. При большом числе соединений длительная эксплуатация накопителей 70, 75, 80 кодов кадра, блоков 71, 76, 81 импульсных усилителей и экрана 82 может быть достигнута совместным их исполнением в единой и неразборной конструкции. Это же относится и к блокам 88, 93, 98, 89, 94, 99, экрану 100.The outputs of three blocks of pulsed amplifiers 71, 76, 81 38.4 × 10 ^{6 are} connected to the same inputs in the first flat panel screen 82 of the first channel, the outputs of three blocks 89, 94, 99 of pulsed amplifiers are connected to the inputs of the second screen 100 of the second channel. With a large number of connections, the long-term operation of drives 70, 75, 80 frame codes, blocks 71, 76, 81 of pulse amplifiers and the screen 82 can be achieved by their joint execution in a single and non-separable design. The same applies to blocks 88, 93, 98, 89, 94, 99, screen 100.

При работе системы в режиме телевещания двух моноканалов телевидения работают матрица ПЗИ 8 из ФЭП 1 и матрица ПЗИ 35 из ФЭП 33.When the system is operating in the broadcast mode of two television mono channels, the FDI matrix 8 from FEP 1 and the FDI matrix 35 from FEP 33 work.

Матрица ПЗИ 35 /фиг.1/ формирует три аналоговых видеосигнала R₁, G₁, В₁, которые через диоды Д4-Д6 поступают на входы 4-6 предварительных усилителей и с них в АЦП 12-14. Матрица ПЗИ 8 формирует три аналоговых видеосигнала второго телеканала R₂, G₂, B₂, которые поступают на входы АЦП 15-17. Далее идут процессы как и в режиме стереовещания. Единицы в кодах первого телеканала R₁, G₁, В₁ на выходе формирователя 24 кодов /фиг.3/ представляются положительными полусинусоидами 135 МГц, единицы в кодах второго телеканала R₂, G₂, B₂ на выходе блока 24 представляются отрицательными полусинусоидами той же частоты. На приемной стороне единицы кодов вновь представляются импульсами, нули - их отсутствием. Коды R₁, G₁, В₁ поступают с формирователя 65 импульсов в первый приемный регистр 66, проходят обработку в блоках соответственно 67-71, 72-76, 73-81 и поступают на входы экрана 82. Коды R₂, G₂, B₂ поступают с формирователя 83 импульсов во второй приемный регистр 84. проходят обработку в блоках соответственно 85-89, 90-94, 95-99 и поступают на входы второго экрана 100.The matrix PZI 35 / Fig.1/ generates three analog video signals R ₁ , G ₁ , B ₁ , which through the D4-D6 diodes are fed to the inputs of 4-6 pre-amplifiers and from them to the ADC 12-14. The matrix PZI 8 generates three analog video signals of the second channel R ₂ , G ₂ , B ₂ , which are fed to the inputs of the ADC 15-17. Next are the processes as in stereo broadcasting. The units in the codes of the first channel R ₁ , G ₁ , B ₁ at the output of the generator 24 codes / 3/3 are represented by positive half-sine waves 135 MHz, the units in the codes of the second channel R ₂ , G ₂ , B ₂ at the output of block 24 are represented by negative half-sine same frequency. On the receiving side, units of codes are again represented by pulses, zeros by their absence. Codes R ₁ , G ₁ , B ₁ are received from the shaper 65 pulses in the first receiving register 66, are processed in blocks 67-71, 72-76, 73-81, respectively, and are fed to the inputs of the screen 82. Codes R ₂ , G ₂ , B _{2 is} received from the shaper 83 pulses in the second receiving register 84. They are processed in blocks 85-89, 90-94, 95-99, respectively, and are fed to the inputs of the second screen 100.

Работа универсальной системы телевидения.The operation of a universal television system.

При стереотелевещании на передающей стороне матрицы ПЗИ 3 и ПЗИ 8 /фиг.1/ формируют аналоговые видеосигналы R₁-В₁ правого кадра и R₂-B₂ левого кадра, АЦП 12-17 преобразуют аналоговые видеосигналы в 8-разрядные коды, кодеры 18-23 выполняют сжатие потоков кодов цветовых сигналов с общим коэффициентом сжатия 4, коды с частотой 5 МГц поступают на первый и второй информационные входы формирователя 24 кодов, преобразующий параллельные коды в последовательные, единицы в которых представляются положительными полусинусоидами в правом кадре и отрицательными полусинусоидами в левом кадре. Нижняя боковая частота 1890 МГц в передатчике 36 радиосигналов модулируется выходными сигналами с блока 24 и излучается в эфир, где занимает полосу 378 Гц. На приемной стороне радиосигналы принимаются одним трактом приема и обработки кодов, выполняется детектирование, представление единиц в кодах возвращается к импульсам, блоки 101 и 105 выделяют синхроимпульсы строк /ССИ/ и кадров /КСИ/, коды сигналов правого кадра стереопары R₁, G₁, B₁ /или первого монотелеканала/ и левого кадра стереопары R₂, G₂, B₂ /или второго монотелеканала/ распределяются по своим каналам обработки. Коды правого и левого кадров накапливаются в соответствующих накопителях кодов кадра и по окончании периода кадра синхронно выдаются в блоки своих импульсных усилителей, где усиливаются до необходимой величины, формируются длительностью 40 мс и поступают на управляющие входы соответствующих излучающих ячеек в первом 82 и втором 100 экранах, на которых воспроизводятся правый и левый кадры. Воспроизводимый видеорежим 1600×1000×25 Гц. В системе отсутствуют строчная и кадровая развертки. При передаче стереопрограммы зритель с двух экранов воспринимает объемное изображение при помощи очков 109, разделяющих поле зрения глаз: правки глаз видит изображение на первом экране 82, левый глаз видит изображение на втором экране 100. В отсутствие вещания стереопрограммы, пользователь принимает параллельно два монотелеканала, ненужный экран выключает. Универсальность предлагаемой системы позволит снизить энергопотребление при телевещании в стране, высвободить большой диапазон частот, уменьшить расходы на каналообразующую аппаратуру и оборудование при переходе на цифровое телевещание в стране.When stereo broadcasting on the transmitting side of the matrix, PZI 3 and PZI 8 / Fig. 1/ form the analog video signals R ₁ -B _{1 of the} right frame and R ₂ -B _{2 of the} left frame, the ADC 12-17 convert the analog video signals into 8-bit codes, encoders 18 -23 compress the color signal code stream with a total compression ratio of 4, codes with a frequency of 5 MHz are fed to the first and second information inputs of the code generator 24, which converts the parallel codes into sequential ones, the units of which appear to be positive half-sine waves in the right frame and negative and half-sine in the left frame. The lower side frequency of 1890 MHz in the transmitter 36 of the radio signals is modulated by the output signals from block 24 and is transmitted to the air, where it occupies a band of 378 Hz. On the receiving side, the radio signals are received by a single code receiving and processing path, detection is performed, the units in the codes are returned to pulses, blocks 101 and 105 emit the clock pulses of the lines / SSI / and frames / CSI /, the signal codes of the right-hand frame of the stereo pair R ₁ , G ₁ , B ₁ / or the first monotelekanal / and the left frame of the stereo pair R ₂ , G ₂ , B ₂ / or the second monotelekanal / are distributed among their processing channels. The codes of the right and left frames are accumulated in the corresponding drives of the frame codes and, at the end of the frame period, are synchronously output to the blocks of their pulse amplifiers, where they are amplified to the required value, formed for 40 ms, and fed to the control inputs of the corresponding emitting cells in the first 82 and second 100 screens, on which the right and left frames are played. Playable video mode 1600 × 1000 × 25 Hz. The system lacks line and frame scans. When transmitting a stereo program, the viewer from two screens perceives a three-dimensional image using glasses 109, which divide the field of view of the eyes: the eye changes sees the image on the first screen 82, the left eye sees the image on the second screen 100. In the absence of broadcasting the stereo program, the user receives two mono TV channels in parallel, unnecessary the screen turns off. The universality of the proposed system will reduce energy consumption during broadcasting in the country, free up a wide range of frequencies, reduce the cost of channel-forming equipment and equipment when switching to digital broadcasting in the country.

Источники информацииInformation sources

1. Патент РФ №2356179 С1, кл. H04N 15/00, бюл. №14 от 20.05.09, прототип.1. RF patent No. 2356179 C1, cl. H04N 15/00, bull. No. 14 dated 05/20/09, prototype.

2. В.И.Мураховский. Устройство компьютера. М., 2003, с.552.2. V.I. Murakhovsky. Computer device. M., 2003, p. 522.

3. Колесниченко О.В., Шишигин И.В. Аппаратные средства PC. 5-е изд. СПб., 2004, с.832-835.3. Kolesnichenko OV, Shishigin I.V. PC hardware. 5th ed. St. Petersburg, 2004, p. 832-835.

4. Патент РФ №2298297 С1, кл. H04N 5/00, бюл. №12 от 27.04.07, аналог, с.5, фиг.7.4. RF patent No. 2298297 C1, cl. H04N 5/00, bull. No. 12 of 04/27/07, analogue, p.5, Fig.7.

5. В.И.Ильин. Телеуправление и телеизмерение. М., 1982, с.269, 274.5. V.I. Ilyin. Remote control and telemetry. M., 1982, p. 269, 274.

6. Радиопередающие устройства. М.С.Шумилин. М., 1981, с.234-235.6. Radio transmitting devices. M.S. Shumilin. M., 1981, p. 234-235.

7. Журнал "Домашний компьютер" №12, 2006, с.43.7. Magazine "Home Computer" No. 12, 2006, p. 43.

8. Радиосвязь, вещание и телевидение. Под ред. А.Д.Фортушенко, М., 1981, с.146.8. Radio communications, broadcasting and television. Ed. A.D. Fortushenko, M., 1981, p. 146.

9. Цифровые интегральные микросхемы. Справочник, Минск, 1991, с.258.9. Digital integrated circuits. Handbook, Minsk, 1991, p. 258.

Таблица 2table 2 Технические параметрыTechnical specifications ЗначенияValues Передающая сторонаTransmission side   Передача видеоинформацииVideo sharing нижней боковой частотой несущей 1890 МГц1890 MHz lower side carrier frequency Занимаемая полоса в эфиреOccupied band on air 378 Гц378 Hz Видеорежим на передающей сторонеTransmission side video mode 800_отсч×1000_строк×25 Гц800 _counts × 1000 _lines × 25 Hz Тактовая частотаClock frequency 135 МГц135 MHz Режимы вещания:Broadcast Modes:   первый -the first - одной стереопрограммы,one stereo program второй -second - параллельно двух монотелеканаловparallel to two mono TV channels Частота стереопар/частота кадровStereo Frequency / Frame Rate 25 Гц/25 Гц25 Hz / 25 Hz Кодирование видеосигналовVideo coding 8 разрядов8 digits Приемная сторонаReceiving side   Прием программ:Reception of programs: - одной стереопрограммы с изображением на два экрана
- параллельно двух монотелепрограмм- one stereo program with an image on two screens
- parallel to two monoteleprograms Видеорежим при воспроизведенииVideo mode during playback 1600×1000×25 Гц1600 × 1000 × 25 Hz Разрешение кадра на каждом экранеFrame resolution on each screen 1,6×10⁶ пикселов1.6 × 10 ⁶ pixels Получение объемного изображения:Volumetric image acquisition: через очки раздельного поля зрения параллельно с двух больших экрановthrough glasses of a separate field of view in parallel with two large screens

Claims (1)

Универсальная система телевидения, содержащая на передающей стороне первый фотоэлектрический преобразователь (ФЭП), включающий первый объектив, первую матрицу ПЗИ (прибор с зарядовой инжекцией), первый-третий выходы которой подключены к входам соответственно первого-третьего предварительных усилителей, второй объектив, вторую матрицу ПЗИ, первый-третий выходы которой подключены к входам соответственно четвертого-шестого предварительных усилителей, содержащая первый-шестой аналого-цифровые преобразователи (АЦП) видеосигнала, информационные входы которых подключены к выходам соответственно первого-шестого предварительных усилителей, первый-шестой кодеры, информационные входы которых подключены к выходам соответственно первого-шестого АЦП видеосигнала, содержащая формирователь кодов, первый и второй АЦП сигнала звука, на информационные входы которых поданы звуковые сигналы, первый и второй самоходные распределители импульсов (СРИ), последовательно соединенные задающий генератор и синтезатор частот, первый и второй ключи, и передатчик радиосигналов из последовательно соединенных усилителя несущей частоты, амплитудного модулятора, второй вход которого подключен к первому выходу формирователя кодов, и выходной усилитель, выходы синтезатора частот подключены: первый к управляющему входу U_ОТ первого ключа, второй подключен к первым управляющим входам первого и второго АЦП сигнала звука, третий подключен к третьим управляющим первого и второго АЦП сигнала звука, пятый к вторым управляющим входам первого и второго АЦП сигнала звука, шестой выход подключен к сигнальному входу второго ключа, выход которого подключен к второму входу первой матрицы ПЗИ, формирователь кодов содержит три канала, первый и второй каналы идентичны, первый канал включает последовательно соединенные первый блок элементов И, первые входы которого являются первым информационным входом формирователя кодов, первый и второй элементы ИЛИ и первый выходной ключ, и первый СРИ, второй канал включает последовательно соединенные второй блок элементов И, первые входы которого являются вторым информационным входом, третий и четвертый элементы ИЛИ и второй выходной ключ, и второй СРИ, третий канал включает последовательно соединенные третий блок элементов И, первые входы которого являются третьим информационным входом формирователя кодов, и пятый элемент ИЛИ, выход которого подключен к второму входу второго элемента ИЛИ, последовательно соединенные четвертый блок элементов И и шестой элемент ИЛИ, выход которого подключен к второму входу четвертого элемента ИЛИ, и включает третий СРИ, выходы которого подключены к вторым входам третьего блока элементов И, четвертый СРИ, выходы которого подключены к вторым входам четвертого блока элементов И, формирователь кодов включает первый и второй ключи, выход первого ключа подключен к входам первого и второго СРИ, выходы которых подключены к вторым входам соответственно первого и второго блоков элементов И, выход второго ключа подключен к входам третьего и четвертого СРИ, и включает последовательно соединенные счетчик импульсов и дешифратор, первый выход которого подключен к первому управляющему входу U_ОТ первого ключа, второй выход подключен к второму управляющему входу U_З первого ключа и к первому управляющему входу U_ОТ второго ключа, третий выход подключен к второму управляющему входу U_З второго ключа, первым выходом формирователя кодов являются объединенные выходы выходных ключей первого и второго каналов, вторым выходом является третий выход дешифратора, первым-третьим управляющими входами являются: первым - объединенные входы первого и второго ключей и счетный вход счетчика импульсов вторым - объединенные сигнальные входы первого и второго выходных ключей, третьим - управляющий вход U_О счетчика импульсов, на приемной стороне содержащая блок управления (выбор каналов), тракт приема и обработки кодов видеосигналов, включающий последовательно соединенные антенну, блок приема радиосигнала, усилитель радиочастоты и двухполярный амплитудный детектор, первый канал обработки кодов, содержащий первый формирователь импульсов, вход которого подключен к первому выходу двухполярного амплитудного детектора, и первые три канала цветовых сигналов: канал сигнала R₁, канал сигнала G₁, канал сигнала B₁, каждый из которых включает последовательно соединенные декодер, блок удвоения (обработки) кодов и накопитель кодов кадра, приемная сторона содержит первое устройство отображения видеоинформации, канал формирования управляющих сигналов, включающий последовательно соединенные блок выделения строчных синхроимпульсов (ССИ), информационный вход которого подключен к выходу первого формирователя импульсов, и синтезатор частот, вторые управляющие входы которого подключены к второй группе выходов блока управления, ключ, счетчик импульсов и дешифратор, и блок выделения кадровых синхроимпульсов (КСИ), сигнальный вход ключа подключен к первому выходу синтезатора частот, первый управляющий вход U_ОТ ключа подключен к выходу блока выделения ССИ, второй управляющий вход U_З ключа и управляющий вход U_О счетчика импульсов объединены и подключены к второму выходу дешифратора, и содержит идентичные первый и второй каналы воспроизведения звука, информационный вход первого канала воспроизведения звука подключен к выходу первого формирователя импульсов, одноименные первый-четвертый управляющие входы обоих каналов воспроизведения звука попарно объединены и подключены: первые к первому выходу дешифратора, вторые к второму выходу дешифратора, третьи к второму выходу синтезатора частот и четвертые к третьему выходу синтезатора частот, объединенные первые и вторые управляющие входы декодеров первых трех каналов сигналов R₁, G₁, B₁ подключены соответственно к первому и четвертому выходам синтезатора частот, управляющие входы блоков удвоения (обработки) кодов объединены и подключены к четвертому выходу синтезатора частот, одноименные первый-третий управляющие входы накопителей кодов кадра объединены и подключены соответственно к выходу блока выделения КСИ, выходу блока выделения ССИ и к шестому выходу синтезатора частот, пятый выход которого подключен к третьему входу блока приема радиосигналов, блоки удвоения (обработки) кодов идентичны, каждый включает триггер, вход которого является управляющим входом блока, первый и второй блоки ключей, с первого по четвертый регистры, сумматор и 16 диодов, информационным входом являются поразрядно объединенные первый-восьмой входы первого и второго блоков ключей, первый-восьмой входы первого и второго регистров поразрядно объединены и подключены к первому-восьмому выходам первого блока ключей, первый-восьмой входы третьего и четвертого регистров поразрядно объединены и подключены к первому-восьмому выходам второго блока ключей, выходы второго регистра и выходы первого регистра через диоды подключены к первой группе входов сумматора, выходы четвертого регистра и третьего регистра через диоды подключены к второй группе входов сумматора, управляющий вход которого подключен к входу триггера, первый выход которого подключен к управляющим входам второго и третьего регистров и к управляющему входу U_ОТ первого блока ключей, второй выход триггера подключен к управляющим входам первого и четвертого регистров и к управляющему входу U_ОТ второго блока ключей, выходы сумматора являются выходами блока удвоения (обработки) кодов, накопители кодов кадра идентичны, информационные входы каждого подключены к выходам блока удвоения (обработки) кодов своего канала, одноименные первый-третий управляющие входы накопителей кодов кадра объединены, вторые управляющие входы подключены к выходу блока выделения ССИ, третьи управляющие входы подключены к шестому выходу синтезатора частот, каждый накопитель кодов кадра содержит блоки регистров по числу строк (1000) в кадре, информационными входами являются поразрядно объединенные с первого по восьмой входы всех (1000) блоков регистров, управляющими входами являются: первым - первый управляющий вход первого блока регистров, вторым - объединенные вторые управляющие входы блоков регистров, третьим - объединенные третьи управляющие входы блоков регистров, каждый управляющий выход предыдущего блока регистров является первым управляющим входом каждого последующего блока регистров, управляющий выход последнего (1000-го) блока регистров подключен параллельно к четвертым управляющим входам всех блоков регистров, выходами накопителя кодов кадра являются параллельные выходы всех блоков регистров (1600×8×1000), блоки регистров идентичны, каждый включает первый и второй ключи, распределитель импульсов и восемь регистров, информационным входом являются поразрядно объединенные третьи входы разрядов восьми регистров, выходами являются параллельные выходы всех разрядов восьми регистров (1600×8), управляющими входами являются: первым - первый управляющий вход U_ОТ первого ключа, вторым - сигнальный вход второго ключа, третьим - сигнальный вход первого ключа, четвертым - первый управляющий вход U_ОТ второго ключа, выход первого ключа подключен к входу распределителя импульсов, выходы которого последовательно с первого по 1600-й подключены к первым (тактовым) входам разрядов параллельно восьми регистров, последний (1600-й) выход подключен к второму управляющему входу U_З первого ключа и является управляющим выходом блока регистров, подключенный к первому управляющему входу U_ОТ следующего блока регистров, выход второго ключа подключен параллельно к вторым входам разрядов восьми регистров и к второму управляющему входу U_З второго ключа, отличающаяся тем, что на передающей стороне введен второй фотоэлектрический преобразователь (ФЭП), включающий третий объектив и третью матрицу ПЗИ, светочувствительная сторона которой расположена в фокальной плоскости третьего объектива, первый-третий выходы третьей матрицы ПЗИ через четвертый-шестой диоды подключены к входам соответственно первого-третьего предварительных усилителей, к которым подключены и первый-третий выходы первой матрицы ПЗИ первого ФЭП через первый-третий диоды, сигнальный вход первого ключа подключен к пятому выходу синтезатора частот, к первому входу которого подключен управляющий вход U_ОТ второго ключа, управляющие входы первого-шестого АЦП объединены и подключены к шестому выходу синтезатора частот, к второму выходу которого подключены объединенные управляющие входы первого-шестого кодеров, седьмой выход синтезатора частот подключен к входу усилителя несущей частоты, выходы первого-третьего кодеров подключены к первому информационному входу формирователя кодов, к второму информационному входу которого подключены выходы четвертого-шестого кодеров, к третьему, четвертому, пятому и шестому информационным входам формирователя кодов подключены выходы соответственно первого, второго АЦП сигнала звука, первого и второго самоходных распределителей импульсов передающей стороны, вход U_П второго СРИ подключен к первому выходу (25 Гц) синтезатора частот, в формирователе кодов первый и второй блоки элементов И содержат по двадцать семь элементов И, четвертым информационным входом формирователя кодов являются первые входы элементов И четвертого блока элементов И, которых 16 штук, третий и четвертый СРИ формирователя кодов имеют по 27 выходов, из которых к вторым входам третьего и четвертого блоков элементов И подключены с первого по шестнадцатый выходы, остальные выходы в третьем и четвертом СРИ свободны, в формирователь кодов введен третий ключ, выход которого подключен к третьему входу второго блока элемента ИЛИ, сигнальный вход третьего ключа является пятым информационным входом и подключен к выходу первого СРИ передающей стороны, шестым информационным входом формирователя кодов является третий вход четвертого элемента ИЛИ, подключенный к выходу второго СРИ передающей стороны, первый, второй и третий управляющие входы формирователя кодов подключены соответственно к второму (5 МГц), четвертому (135 МГц) и пятому (25 кГц) выходам синтезатора частот, управляющий вход U_З третьего ключа, подключенного к первому выходу синтезатора частот, является четвертым управляющим входом формирователя кодов, на приемной стороне введено второе устройство отображения видеоинформации и очки раздельного поля зрения, в первый канал обработки кодов видеосигналов введен первый приемный регистр, содержащий двадцать семь разрядов, информационный вход которого подключен к выходу первого формирователя импульсов, в каждые первые три канала сигнала R₁, сигнала G₁, сигнала B₁ введен регистр из девяти разрядов и блок импульсных усилителей, входы девяти разрядов регистра сигнала R₁ подключены к выходам первого-девятого разрядов первого приемного регистра, входы девяти разрядов регистра сигнала G₁ подключены к выходам десятого-восемнадцатого разрядов первого приемного регистра и входы девяти разрядов регистра сигнала B₁ подключены к выходам девятнадцатого-двадцать седьмого разрядов первого приемного регистра, выходы каждого регистра подключены к информационным входам первого-девятого входов декодера своего канала, каждый блок импульсных усилителей содержит импульсных усилителей по числу разрешения кадра и числу разрядов в коде (1600×1000×8), входы блоков импульсных усилителей подключены к выходам накопителя кодов кадра своего канала, выходы блоков импульсных усилителей подключены к входам первого устройства отображения видеоинформации, введен второй канал обработки кодов видеосигналов, содержащий второй формирователь импульсов, второй приемный регистр из двадцати семи разрядов, информационный вход которого подключен к выходу второго формирователя импульсов, и вторые три канала сигнала R₂, сигнала G₂, сигнала В₂, каждый из которых включает последовательно соединенные регистр из девяти разрядов, кодер, блок удвоения (обработки) кодов, накопитель кодов кадра и блок импульсных усилителей, содержащий импульсных усилителей по числу разрешения кадра и числу разрядов в коде (1600×1000×8), выходы блоков импульсных усилителей подключены к входам второго устройства отображения видеоинформации, первые управляющие (тактовые) входы первого и второго приемных регистров объединены и подключены к второму выходу синтезатора частот, вторые управляющие входы обоих приемных регистров объединены и подключены к первому выходу (5 МГц) синтезатора частот, управляющие входы регистров первых трех каналов сигналов R₁, G₁, B₁ и вторых трех каналов сигналов R₂, G₂, В₂ объединены и подключены к первому выходу синтезатора частот, одноименные первые и вторые управляющие входы кодеров каналов сигнала R₂, G₂, В₂ объединены и подключены соответственно к первому и четвертому выходам синтезатора частот, управляющие входы блоков удвоения (обработки) кодов каналов сигналов R₂, G₂, В₂ объединены и подключены к четвертому выходу синтезатора частот, одноименные первые, вторые, третьи управляющие входы накопителей кодов кадра каналов сигналов R₂, G₂, В₂ объединены и подключены соответственно к выходу блока выделения сигнала КСИ, к выходу блока выделения сигнала ССИ и к шестому выходу синтезатора частот, информационный вход блока выделения сигнала КСИ подключен к выходу второго формирователя импульсов и к второму входу блока выделения сигнала ССИ, второй вход блока выделения сигнала КСИ подключен к выходу первого формирователя импульсов, информационный вход второго канала воспроизведения звука подключен к выходу второго формирователя импульсов, в каждый блок удвоения (обработки) кодов введены пятый и шестой регистры, входы пятого регистра подключены к выходам первого регистра, входы шестого регистра подключены к выходам третьего регистра, управляющий вход пятого регистра подключен к первому выходу триггера, второй выход которого подключен к управляющему входу шестого регистра, первый-восьмой выходы пятого и шестого регистров и ноль-седьмой выходы сумматора поразрядно объединены и являются первым-восьмым выходами блока удвоения (обработки) кодов, первое и второе устройства отображения видеоинформации являются идентичными плоскопанельными экранами, каждый содержит элементы матриц по числу разрешения кадра 1,6×10⁶ (1600×1000), элемент матрицы включает один светодиод белого свечения и соответствующей формы непрозрачный корпус, в котором расположены три идентичные излучающие ячейки, верхняя из них излучает зеленый G цвет, левая нижняя излучает красный R цвет, правая нижняя излучает синий В цвет, излучающие ячейки идентичны, каждая содержит микролинзу, последовательно расположенные по оптической оси микролинзы друг за другом с первого по восьмой нейтральные микросветофильтры с коэффициентами поглощения излучения в порядке уменьшения от первого к восьмому нейтральному микросветофильтру по принципу двоичного кода и содержит с первого по восьмой микропьезоэлементы, один конец каждого закреплен в стенке корпуса элемента матрицы, второй свободный конец микропьезоэлемента соответствующим образом соединен со своим нейтральным микросветофильтром, в выходном торце корпуса и по оптической оси микролинзы расположен цветной светофильтр одного из основных цветов (R, G, В), управляющими входами излучающей ячейки являются управляющие входы первого-восьмого микропьезоэлементов, подключенные к выходам соответствующих импульсных усилителей в соответствующих блоках импульсных усилителей, очки разделительного поля зрения представляют оправу с дужками для ушей, окна очков без стекол и между собой соединены подвижно для поворота относительно друг друга в горизонтальной плоскости, каждое очко имеет съемную конусную бленду прямоугольной формы на конце, бленда из двух частей: первая часть вкручивается в очко, вторая наружная часть может выдвигаться или вдвигаться для изменения длины бленды, блок выделения строчных синхроимпульсов (ССИ) и блок выделения кадровых синхроимпульсов (КСИ) идентичны, каждый включает последовательно соединенные пятиразрядный счетчик импульсов и дешифратор, выход которого является выходом блока, включает элемент НЕ, первый и второй диоды, информационным входом блока является счетный вход счетчика импульсов, управляющим входом является вход первого диода, выход которого подключен к управляющему входу U_О счетчика импульсов, выход дешифратора через второй диод подключен к выходу элемента НЕ, вместе они подключены после первого диода к управляющему входу U_O счетчика импульсов, вход элемента НЕ подключен к счетному входу счетчика импульсов, информационный вход блока выделения ССИ подключен к выходу первого формирователя импульсов, его управляющий вход подключен к выходу второго формирователя импульсов, к которому подключен информационный вход блока выделения КСИ, управляющий вход которого подключен к выходу первого формирователя импульсов. A universal television system containing on the transmitting side a first photoelectric converter (PEC) including a first lens, a first PZI matrix (charge injection device), the first and third outputs of which are connected to the inputs of the first and third pre-amplifiers, the second lens, and the second PZI matrix the first to third outputs of which are connected to the inputs of the fourth to sixth pre-amplifiers, respectively, containing the first to sixth analog-to-digital converters (ADCs) of the video signal, inform the input inputs of which are connected to the outputs of the first to sixth preamplifiers, the first to sixth encoders, the information inputs of which are connected to the outputs of the first to sixth ADCs of the video signal, containing the code generator, the first and second ADCs of the audio signal, to the information inputs of which sound signals are supplied, first and second self-propelled pulse distributors (SRI), serially connected to the master oscillator and frequency synthesizer, the first and second keys, and the radio signal transmitter from the serial tionary amplifier connected carrier frequency amplitude modulator, the second input of which is connected to the first output of the code generator and the output amplifier, the frequency synthesizer outputs are connected: the first to the control input U _FROM the first key, the second is connected to the first control inputs of the first and second ADCs of the sound signal, the third is connected to the third controls of the first and second ADCs of the sound signal, the fifth is to the second control inputs of the first and second ADCs of the sound signal, the sixth output is connected to the signal input of the second key, the output which is connected to the second input of the first FDI matrix, the code generator contains three channels, the first and second channels are identical, the first channel includes the first block of AND elements connected in series, the first inputs of which are I am the first information input of the code generator, the first and second OR elements and the first output key, and the first SRI, the second channel includes the second block of AND elements connected in series, the first inputs of which are the second information input, the third and fourth OR elements, and the second output key, and the second SRI, the third channel includes a third block of AND elements connected in series, the first inputs of which are the third information input of the code generator, and the fifth OR element, the output of which is connected to the second input at the second OR element, the fourth block of AND elements and the sixth OR element, the output of which is connected to the second input of the fourth OR element, are connected in series and includes a third SRI, the outputs of which are connected to the second inputs of the third block of AND elements, the fourth SRI, the outputs of which are connected to the second the inputs of the fourth block of AND elements, the code generator includes the first and second keys, the output of the first key is connected to the inputs of the first and second SRI, the outputs of which are connected to the second inputs of the first and second block, respectively s of elements And, the output of the second key is connected to the inputs of the third and fourth SRI, and includes a pulse counter and a decoder connected in series, the first output of which is connected to the first control input U _FROM the first key, the second output is connected to the second control input U ₃ the first key and to the first control input U _FROM second key, the third output is connected to the second control input U ₃ the second key, the first output of the code generator is the combined outputs of the output keys of the first and second channels, the second output is the third output of the decoder, the first and third control inputs are: the first are the combined inputs of the first and second keys and the counting input of the pulse counter the second are the combined signal inputs of the first and second output keys, the third - control input U _ABOUT pulse counter, on the receiving side containing a control unit (channel selection), a path for receiving and processing video signal codes, including a series-connected antenna, a radio signal receiving unit, a radio frequency amplifier and a bipolar amplitude detector, a first code processing channel containing a first pulse shaper, the input of which is connected to the first output of a bipolar amplitude detector, and the first three channels of color signals: signal channel R _one signal channel G _one signal channel B _one , each of which includes a decoder connected in series, a code doubling (processing) block, and a frame code storage device, the receiving side contains a first video information display device, a control signal generation channel, including a series-connected lower-case clock (SSI) extraction unit, the information input of which is connected to the output the first pulse shaper, and a frequency synthesizer, the second control inputs of which are connected to the second group of outputs of the control unit, key, pulse counter decoder, and a block selection vertical sync pulses (CSI) signal key input is connected to the first output of the frequency synthesizer, the first control input U _FROM key is connected to the output of the block allocation SSI, the second control input U ₃ key and control input U _ABOUT the pulse counter is combined and connected to the second output of the decoder, and contains identical first and second sound reproduction channels, the information input of the first sound reproduction channel is connected to the output of the first pulse shaper, the first and fourth control inputs of both sound reproduction channels of the same name are paired and connected: the first ones the first output of the decoder, the second to the second output of the decoder, the third to the second output of the frequency synthesizer and the fourth to the third output of the frequency synthesizer, union of the first and second control inputs of the decoder the first three signal channels R _one , G _one , B _one connected respectively to the first and fourth outputs of the frequency synthesizer, the control inputs of the doubling (processing) code blocks are combined and connected to the fourth output of the frequency synthesizer, the first and third control inputs of the frame code storage drives of the same name are combined and connected respectively to the output of the CSI allocation block, the output of the SSI allocation block and to the sixth output of the frequency synthesizer, the fifth output of which is connected to the third input of the radio signal receiving unit, the code doubling (processing) units are identical, each includes a trigger , the input of which is the control input of the block, the first and second blocks of keys, from the first to the fourth registers, the adder and 16 diodes, the information input is the bit-wise combined first-eighth inputs of the first and second block of keys, the first-eighth inputs of the first and second registers are bit-wise combined and connected to the first to eighth outputs of the first block of keys, the first to eighth inputs of the third and fourth registers are bitwise combined and connected to the first to eighth outputs of the second block of keys, the outputs of the second register and the outputs of the first register through diodes are connected to the first group of inputs of the adder, the outputs of the fourth register and the third register through diodes are connected to the second group of inputs of the adder, the control input of which is connected to the input of the trigger, the first output of which is connected to the control inputs of the second and third registers and to the control input U _FROM the first key block, the second trigger output is connected to the control inputs of the first and fourth registers and to the control input U _FROM of the second block of keys, the outputs of the adder are the outputs of the block of doubling (processing) codes, the drive codes of the frame are identical, the information inputs of each are connected to the outputs of the block of doubling (processing) codes of their channel, the first and third control inputs of the drives of code codes are combined, the second control inputs are connected to the output of the SSI allocation block, the third control inputs are connected to the sixth output of the frequency synthesizer, each frame code drive contains register blocks by the number of lines (1000) in the frame, information the inputs are the bitwise combined from the first to the eighth inputs of all (1000) register blocks, the control inputs are: the first is the first control input of the first block of registers, the second is the combined second control inputs of the register blocks, the third is the combined third control inputs of the register blocks, each control output the previous block of registers is the first control input of each subsequent block of registers, the control output of the last (1000th) block of registers is connected in parallel to the fourth control they are the inputs of all register blocks, the outputs of the frame code storage device are the parallel outputs of all register blocks (1600 × 8 × 1000), the register blocks are identical, each includes the first and second keys, a pulse distributor and eight registers, the information input is the bit-wise combined third inputs of bits of eight registers, outputs are the parallel outputs of all bits of eight registers (1600 × 8), the control inputs are: the first is the first control input U _FROM the first key, the second is the signal input of the second key, the third is the signal input of the first key, the fourth is the first control input U _FROM of the second key, the output of the first key is connected to the input of the pulse distributor, the outputs of which are connected in series from the first to the 1600th to the first (clock) inputs of the bits in parallel to eight registers, the last (1600th) output is connected to the second control input U ₃ the first key and is the control output of the block of registers connected to the first control input U _FROM of the next block of registers, the output of the second key is connected in parallel to the second inputs of the bits of eight registers and to the second control input U ₃ a second key, characterized in that a second photoelectric converter (PEC) is introduced on the transmitting side, including a third lens and a third PZI matrix, the photosensitive side of which is located in the focal plane of the third lens, the first and third outputs of the third PZI matrix are connected to the fourth through sixth diodes to the inputs of the first-third pre-amplifiers, respectively, to which the first and third outputs of the first FDI matrix of the first photomultiplier are connected through the first and third diodes, the signal input of the first key under is connected to the fifth output of the frequency synthesizer, the first input of which is connected to the control input U _FROM the second key, the control inputs of the first to sixth ADCs are combined and connected to the sixth output of the frequency synthesizer, the second output of which is connected to the combined control inputs of the first to sixth encoders, the seventh output of the frequency synthesizer is connected to the input of the carrier frequency amplifier, the outputs of the first to third encoders are connected to the first information input of the code generator, to the second information input of which the outputs of the fourth to sixth encoders are connected, to the third, fourth, fifth and sixth information inputs of the form ovatelya codes respectively connected to outputs of the first, the second ADC sound signal, the first and second valves propelled pulse transmitting side, the input U _P the second SRI is connected to the first output (25 Hz) of the frequency synthesizer, in the code generator the first and second blocks of elements And contain twenty seven elements And, the fourth information input of the code generator is the first inputs of the elements And the fourth block of elements And, of which 16 pieces, the third and the fourth SRI of the code generator has 27 outputs, of which the first and sixteenth outputs are connected to the second inputs of the third and fourth blocks of elements And the remaining outputs in the third and fourth SRI are free, in the code generator the third key is input, the output of which is connected to the third input of the second block of the OR element, the signal input of the third key is the fifth information input and connected to the output of the first SRI of the transmitting side, the sixth information input of the code generator is the third input of the fourth OR element connected to the output of the second SRI of the transmitting hand, the first, second and third control inputs of the code generator are connected respectively to the second (5 MHz), fourth (135 MHz) and fifth (25 kHz) outputs of the frequency synthesizer, controlling U turn ₃ the third key connected to the first output of the frequency synthesizer is the fourth control input of the code generator, a second video information display device and separate field of view glasses are introduced on the receiving side, the first receiving register containing twenty-seven bits is inserted into the first channel for processing the video signal codes, the information input of which connected to the output of the first pulse shaper, in every first three channels of the signal R _one signal G _one signal B _one a register of nine bits and a block of pulse amplifiers are introduced; inputs of nine bits of the signal register R _one connected to the outputs of the first to ninth bits of the first receiving register, the inputs of nine bits of the signal register G _one connected to the outputs of the tenth to eighteenth bits of the first receiving register and the inputs of the nine bits of the signal register B _one connected to the outputs of the nineteenth to twenty-seventh bits of the first receiving register, the outputs of each register are connected to the information inputs of the first to ninth inputs of the decoder of its channel, each block of pulse amplifiers contains pulse amplifiers by the number of frame resolutions and the number of bits in the code (1600 × 1000 × 8) , the inputs of the blocks of pulse amplifiers are connected to the outputs of the drive of the codes of the frame of their channel, the outputs of the blocks of pulse amplifiers are connected to the inputs of the first device for displaying video information, the second anal video processing code comprising a second pulse generator, the second register receiving from the twenty-seven bits, an information input of which is connected to the output of the second pulse generator, and the second three-channel signal R ₂ signal G ₂ signal B ₂ , each of which includes a nine-digit register connected in series, an encoder, a code doubling (processing) block, a frame code storage device and a pulse amplifier block containing pulse amplifiers in terms of the frame resolution and the number of bits in the code (1600 × 1000 × 8), outputs blocks of pulse amplifiers are connected to the inputs of the second video information display device, the first control (clock) inputs of the first and second receiving registers are combined and connected to the second output of the frequency synthesizer, the second control inputs of both riemnyh registers are combined and connected to the first output (5 MHz) frequency synthesizer, the control inputs of the first three registers channel signals R _one , G _one , B _one and the second three channels of R signals ₂ , G ₂ , AT ₂ combined and connected to the first output of the frequency synthesizer, the first and second control inputs of the channel R signal encoders of the same name ₂ , G ₂ , AT ₂ combined and connected respectively to the first and fourth outputs of the frequency synthesizer, the control inputs of the blocks of doubling (processing) codes of channel signals R ₂ , G ₂ , AT ₂ combined and connected to the fourth output of the frequency synthesizer, the same first, second, third control inputs of the drive codes of the frame of the channel of the signal R ₂ , G ₂ , AT ₂ combined and connected respectively to the output of the CSI signal isolation block, to the output of the SSI signal separation block and to the sixth output of the frequency synthesizer, the information input of the CSI signal allocation block is connected to the output of the second pulse shaper and to the second input of the signal isolation block, the second input of the signal allocation block CSI is connected to the output of the first pulse shaper, the information input of the second sound reproduction channel is connected to the output of the second pulse shaper, in each code doubling (processing) block the fifth and sixth registers are entered, the inputs of the fifth register are connected to the outputs of the first register, the inputs of the sixth register are connected to the outputs of the third register, the control input of the fifth register is connected to the first output of the trigger, the second output of which is connected to the control input of the sixth register, the first to eighth outputs of the fifth and sixth registers and zero-seventh outputs of the adder are bitwise combined and are the first to eighth outputs of the unit for doubling (processing) codes, the first and second video display devices are ideal ith flat-panel screens, each containing matrix elements according to the number of frame resolutions 1.6 × 10 ⁶ (1600 × 1000), the matrix element includes one white LED and a correspondingly shaped opaque case, in which three identical emitting cells are located, the upper one emits green G color, the lower left one emits red R color, the lower right one emits blue color, emitting the cells are identical, each contains a microlens, successively arranged along the optical axis of the microlens one after the other from the first to the eighth neutral microfilter with radiation absorption coefficients in decreasing order from the first to eighth a neutral microfiber filter according to the principle of binary code and contains from the first to eighth micropiezoelectric elements, one end of each is fixed to the wall of the matrix element housing, the second free end of the micropiezoelectric element is suitably connected to its neutral microfilter, in the output end of the housing and along the optical axis of the microlens there is a color filter of one of the primary colors (R, G, B), the control inputs of the emitting cell are the control inputs of the first to eighth micro-piezoelectric elements connected to the moves of the respective pulse amplifiers in the respective blocks of pulse amplifiers, the glasses of the dividing field of view represent a frame with ear arches, the windows of glasses without glasses and are interconnected movably to rotate relative to each other in the horizontal plane, each point has a removable conical hood of a rectangular shape at the end, two-part hood: the first part is screwed into the point, the second outer part can be extended or retracted to change the length of the hood, block for selecting horizontal sync pulses (C SI) and the frame sync pulse extraction unit (CSI) are identical, each includes a five-digit pulse counter and a decoder connected in series, the output of which is the output of the block, includes the element NOT, the first and second diodes, the information input of the block is the counter input of the pulse counter, the control input is the input the first diode, the output of which is connected to the control input U _ABOUT pulse counter, the decoder output through the second diode is connected to the output of the element NOT, together they are connected after the first diode to the control input U _O pulse counter, the input of the element is NOT connected to the counting input of the pulse counter, the information input of the SSI block is connected to the output of the first pulse shaper, its control input is connected to the output of the second pulse shaper, to which the information input of the CSI block is connected, the control input of which is connected to the output first pulse shaper.

Images