RU23997U1 - Селектор движущихся целей - Google Patents
Селектор движущихся целей Download PDFInfo
- Publication number
- RU23997U1 RU23997U1 RU2001133942/20U RU2001133942U RU23997U1 RU 23997 U1 RU23997 U1 RU 23997U1 RU 2001133942/20 U RU2001133942/20 U RU 2001133942/20U RU 2001133942 U RU2001133942 U RU 2001133942U RU 23997 U1 RU23997 U1 RU 23997U1
- Authority
- RU
- Russia
- Prior art keywords
- output
- outputs
- inputs
- module
- input
- Prior art date
Links
Landscapes
- Radar Systems Or Details Thereof (AREA)
Description
ШШ1133942
.tJIIIIinilH imiW«i i....L.JЧ в11Ш СЕЛЕКТОР ДВИЖУЩИХСЯ ЦЕЛЕЙ
Полезная модель относится к радиотехнике, в частности, к радиолокации, и может быть использована при разработке и проектировании селекторов движущихся целей.
Известен селектор движущихся целей (СДЦ), содержащий первый и второй фильтры череспериодного вьиитания (ЧПВ), выходы которых соединены, соответственно, с входами первого и второго вьшрямителей квадратурных составляющих входного сигнала, выходы которых подключены к сумматору, вькод которого является выходом устройства 1.
Известный СДЦ позволяет определять восьмипульсационный модуль квадратурных сигналов, однако в нем коэффициент пульсаций не может быть выше 29,3%, что является его существенным недостатком.
Сзпцность заявленной полезной модели заключается в следующем. Задачей, на решение которой направлена полезная модель, является повышение точности вычисления модуля квадратурных сигналов и расширение функциональных возможностей устройства. Технический результат, достигаемый при осуществлении полезной модели, заключается в уменьшении коэффициента пульсаций модуля квадратурных сигналов.
Указанный технический результат достигается тем, что в известный селектор движущихся целей, содержащий первый и второй фильтры череспериодного вычитания, выходы которых соединены, соответственно, с входами первого и второго выпрямителей квадратурных составляющих входного сигнала, выходы которых подключены к сумматору, согласно полезной модели введены дополнительно первая и вторая схемы выбора большего, первый и второй умножители, при этом выход сумматора соединен с входом первого умножителя, выходы первого и второго выпрямителей квадратурных составляющих входного сигнала соединены с первым и вторьпи входами первой схемы выбора большего, выход которой соединен с входом второго умножителя, а выходы первого и второго умножителей подключены к первому и второму входам второй схемы выбора большего, выход которой является выходом устройства.
Введение в устройство СДЦ схем выбора большего и умножителей позволяет за счет оптимального соотношения коэффициентов умножения первого и второго умножителей снизить коэффициент пульсаций модуля квадратзфных сигналов, а за счет выбора величин коМПК7О01813/52
эффициентов умножения в каждом конкретном случае - расширить функциональные возможности устройства.
Полезная модель поясняется чертежами: на фиг. 1 представлена структурная схема СДЦ; на фиг. 2-6 изображены диаграммы пульсаций модуля квадратурных сигналов на выходах элементов структурной схемы.
Селектор движущихся целей (фиг. 1) содержит последовательно включенные первый фильтр ЧПВ 1, первый вьшрямитель 3 квадратурной составляющей входного сигнала, сумматор 5, первый умножите.11ь 7; последовательно включенные второй фильтр ЧПВ 2, второй выпрямитель 4 квадратурной составляющей входного сигнала, первую схему 6 выбора большего, второй умножитель 8. При этом выход первого выпрямителя 3 квадратурной составляющей входного сигнала подключен к первому входу первой схемы 6 выбора большего, а выход второго вьтрямителя 4 квадратурной составляющей входного сигнала - к второму входу сумматора 5; выходы первого 7 и второго 8 умнож1ггелей подключены к первому и второму входам второй схемы 9 выбора большего, выход которой является выходом устройства.
Заявленный СДЦ работает следующим образом. Сигналы квадратурных составляюших после согласованной фильтрации поступают на входы, соответственно, первого 1 и второго 2 аналогичных фильтров ЧПВ. В них осуществляется операция череспериодной компенсации импульсных сигналов, заключающаяся в вычитании последующего сигнала из предыдущего. Аналоговый фильтр ЧПВ обычно содержит линию задержки с усилителем, выход которого подключен к схеме вычитания, ко второму входу которой подключен выход второго усилителя. Входной сигнал подается одновременно на входы линии задержки и второго усилителя. Если цель неподвижна и амплитуда импульсных сигналов постоянна, то после ЧПВ амплитуда выходного сигнала равна нулю. Для подвижной цели амплитуда импульсов изменяется по синусоидальному закону, поэтому после ЧПВ образуется сигнал с модуляцией амплитуды по синусоидальному закону 2.
С выходов первого 1 и второго 2 фильтров ЧПВ двухполярные сигналы с единичными амплитудами, соответгственно, косинусоидальной формы а Cosa и синусоидальной формы b Sina подаются на входы первого 3 и второго 4 вьшрямителей. В результате двухполупериодного вьшрямпения с их выходов снимаются однополярные сигналы с двумя пульсациями за период колебания, сдвинутые по фазе на 7i/2, с нул зым нижним уровнем и верхним уровнем пульсаций, равным 1,0. Они имеют 100% - ю ьюдуляцшо (фиг. 2, 3).
где Ue - ординаты верхних точек диаграмм пульсаций модуля, (7н- ординаты нижних точек диаграмм пульсаций модуля.
Далее сигналы с выходов первого 3 и второго 4 выпрямителей одновременно поступают на сумматор 5 и первую схему 6 выбора большего. В сумматоре 5 сигналы арифметически складываются, в результате чего на выходе вьщеляется четырехпульсационный модуль суммы квадратурных состав.11яющих сигнала с нижним уровнем пульсаций, равным 1,0,
верхним уровнем пульсаций, равным V2 1,41, и коэффициентом пульсаций т 29,3% (фиг. 4). В первой схеме 6 выбора большего сигналы сравниваются между собой и на выход пропускается тот из них, величина которого в данный момент времени больше величины другого. При этом на выходе схемы 6 вьщеляется чегьфехпульсационный модуль квадратурных
составляющих сигнала (фиг. 5) с нижним уровнем, равным /2/2 0,707, верхним уровнем
1,0 и коэффициентом пульсации m 29,3%. Максимумы пульсаций модулей квадратурных составляющих сигналов на выходах сумматора 5 и первой схемы 6 выбора большего сдвинуты по фазе на к/4. Действительно, сигнал на выходе сумматора 5 С |Cosa| + ISina. Продифференцировав это вьфажение, приняв производную С О и перегруппировав члены, получим |Cosa| |Sina|, что имеет место при а 71/4.
Сигналы с выходов сумматора 5 и первой схемы 6 выбора большего поступают, соответственно, на входы первого 7 и второго 8 умножителей, коэффициенты усиления
которых связаны между собой соотношением , а затем - на вторую схему 9
выбора большего. Здесь сигналы сравниваются между собой и на выход пропускается тот из них, величина которого в данный момент времени больше величины другого. В результате, на выходе устройства вьщеляется восьмипульсационный модуль квадратурных составляющих сигнала с коэффициентом пульсаций ш 7,6 %. Поскольку максимумы пульсаций модулей на выходах первого 7 и второго 8 умножителей сдвинуты по фазе на 7t/4, то в результате работы второй схемы 9 выбора бо. максимумы пульсаций восьмипульсационного модуля оказываются сдвинутыми по фазе на яУВ (фиг. 6). Нижний и верхний уровни пульсаций восьмипульсационного модуля зависят от коэффициентов умножения, установленных в первом 7 и втором 8 умножителях. Так, при Ki 1,0 и К2 1 верхний уровень пульсаций равен
1,41, а нижний - 1,306 (т.к. верхний и нижний уровни умножаются на л/2). Коэффициент пульсаций
3 /« 100%,
; ,00% 7.6%.
Чтобы получить восьмипульсационный модуль с верхним уровнем пульсаций, равным 1,0 и нижним уровнем, равным 0,924, нужно установить KI 1/л/2 и Ki 1,0. При этом коэффициент пульсаций m 7,6 %.
Таким образом, заявленная полезная модель по сравнению с прототипом обеспечивает повышение точности вычисления модуля квадратурных сигналов с 29,3% до 7,6%.
Элементы устройства СДЦ выполнены по известньшг правилам и работают по своему функциональному назначению (см., например, 3). Предпочтительным является выполнение устройства на элементах цифровой техники, в частности, на интегральных микросхемах.
Источники информации:
1.Кузьмин С.З. Основы проектирования систем цифровой обработки радиолокационной информации. -М:, Радио и связь, 1986, стр. 53-54, рис. 2.1.
2.Справочник по радиоэлектронике в трех томах. Под общей ред. А.А. Куликовского. Том 3. - М:, «Энергия, 1970, стр. 426, рис. 25-71.
3.Тетельбаум И.М., Шнейдер Ю.Р. 400 схем для АВМ. - М:, Энергия, 1978.
(b./y$56 V2 1,41
Claims (1)
- Селектор движущихся целей, характеризующийся тем, что он содержит первый и второй фильтры череспериодного вычитания, выходы которых соединены соответственно с входами первого и второго выпрямителей квадратурных составляющих входного сигнала, выходы которых подключены к сумматору, выход которого соединен с входом первого умножителя, выходы первого и второго выпрямителей квадратурных составляющих входного сигнала соединены с первым и вторым входами первой схемы выбора большего, выход которой соединен с входом второго умножителя, а выходы первого и второго умножителей подключены к первому и второму входам второй схемы выбора большего, выход которой является выходом устройства.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2001133942/20U RU23997U1 (ru) | 2001-12-21 | 2001-12-21 | Селектор движущихся целей |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2001133942/20U RU23997U1 (ru) | 2001-12-21 | 2001-12-21 | Селектор движущихся целей |
Publications (1)
Publication Number | Publication Date |
---|---|
RU23997U1 true RU23997U1 (ru) | 2002-07-20 |
Family
ID=37773643
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
RU2001133942/20U RU23997U1 (ru) | 2001-12-21 | 2001-12-21 | Селектор движущихся целей |
Country Status (1)
Country | Link |
---|---|
RU (1) | RU23997U1 (ru) |
-
2001
- 2001-12-21 RU RU2001133942/20U patent/RU23997U1/ru active Protection Beyond IP Right Term
Similar Documents
Publication | Publication Date | Title |
---|---|---|
RU23997U1 (ru) | Селектор движущихся целей | |
RU24056U1 (ru) | Вычислитель модуля квадратурных сигналов | |
CN115438790A (zh) | 量子态信息处理***、量子测控***、量子计算机 | |
RU2259632C1 (ru) | Способ деления полосы частот передаваемого сигнала и устройство для его осуществления | |
RU23538U1 (ru) | Вычислитель модуля квадратурных сигналов | |
RU2299460C1 (ru) | Умножитель на два по модулю | |
US10892740B2 (en) | Digital filtering method, corresponding circuit and device | |
RU41938U1 (ru) | Цифровой трансверсальный фильтр | |
SU734716A1 (ru) | Цифровой многоканальный коррел тор периодических фазоманипулированных сигналов | |
RU2796546C1 (ru) | Фильтр режекции помех | |
RU2797653C1 (ru) | Вычислитель для режекции помех | |
RU217618U1 (ru) | Вычислитель для режекции пассивных помех | |
SU1720143A1 (ru) | Синтезатор сигналов с измен ющейс частотой | |
RU2796445C1 (ru) | Фильтр режектирования помех | |
RU2748858C1 (ru) | Цифровой когерентный демодулятор сигналов с двоичной относительной фазовой манипуляцией | |
RU31304U1 (ru) | Вычислитель шестнадцатипульсационного модуля квадратурных сигналов | |
RU2309550C1 (ru) | Способ автокорреляционного приема шумоподобного сигнала | |
SU1327307A2 (ru) | Цифровое устройство фазовой синхронизации | |
SU1409974A1 (ru) | Устройство дл задани программы обработки в пол рных координатах | |
CN109358698B (zh) | 一种基于复合频率控制字的直接数字频率合成方法及装置 | |
JPH0720047B2 (ja) | デイジタルフイルタ | |
SU1149394A1 (ru) | Цифровой фазовый детектор | |
SU930574A2 (ru) | Умножитель частоты гармонических сигналов | |
US7290022B2 (en) | Method and filter arrangement for digital recursive filtering in the time domain | |
SU1215162A1 (ru) | Цифровой генератор синусоидальных сигналов |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
ND1K | Extending utility model patent duration |