RU2383054C1 - Analogue voltage multiplier - Google Patents
Analogue voltage multiplier Download PDFInfo
- Publication number
- RU2383054C1 RU2383054C1 RU2008135170/09A RU2008135170A RU2383054C1 RU 2383054 C1 RU2383054 C1 RU 2383054C1 RU 2008135170/09 A RU2008135170/09 A RU 2008135170/09A RU 2008135170 A RU2008135170 A RU 2008135170A RU 2383054 C1 RU2383054 C1 RU 2383054C1
- Authority
- RU
- Russia
- Prior art keywords
- voltage
- source
- input transistor
- output
- multiplier
- Prior art date
Links
Images
Landscapes
- Amplifiers (AREA)
Abstract
Description
Предлагаемое изобретение относится к области радиотехники и связи и может быть использовано в устройствах автоматической регулировки усиления, фазовых детекторах и модуляторах, а также в системах фазовой автоподстройки и умножения частоты или в качестве усилителя, коэффициент передачи по напряжению которого зависит от уровня сигнала управления. Аналоговый перемножитель (АПН) является базовым узлом современных систем приема и обработки сигналов ВЧ и СВЧ-диапазонов, аналоговой вычислительной и измерительной техники, позволяет решать задачи выделения разностной частоты, аттенюации сигналов. АПН является неотъемлемым звеном квадратурных модуляторов и демодуляторов, а также синхронных фильтров. Высоколинейный широкополосный АПН может служить базовой ячейкой нелинейных СФ-блоков систем на кристале.The present invention relates to the field of radio engineering and communication and can be used in automatic gain control devices, phase detectors and modulators, as well as in phase locked loop and frequency multiplication systems or as an amplifier, the voltage transfer coefficient of which depends on the level of the control signal. The analog multiplier (APN) is the basic unit of modern systems for the reception and processing of high-frequency and microwave-frequency signals, analogue computing and measuring equipment, which makes it possible to solve the problems of distinguishing difference frequencies and attenuating signals. APN is an integral part of quadrature modulators and demodulators, as well as synchronous filters. High-linear broadband APN can serve as a base cell of nonlinear SF blocks of crystal systems.
Аналоговый перемножитель напряжений (АПН) современных систем связи и телекоммуникаций реализуется, в основном, на базе перемножающей ячейки Джильберта, которая совершенствовалась в более чем 50 патентах ведущих микроэлектронных фирм (смотри, например, [1-36]). Предлагаемое изобретение относится к данному классу устройств.The analog voltage multiplier (APN) of modern communication and telecommunication systems is implemented mainly on the basis of the Gilbert cell multiplier, which has been improved in more than 50 patents of leading microelectronic companies (see, for example, [1-36]). The present invention relates to this class of devices.
На основе ячейки Джильберта реализуются не только перемножители. напряжений, но и управляемые усилители и смесители (миксеры) сигналов ВЧ и СВЧ диапазонов. В этом смысле АПН является базовым функциональным узлом современной микроэлектроники, определяющим качественные показатели многих систем связи.Based on the Gilbert cell, not only multipliers are realized. voltages, but also controlled amplifiers and mixers (mixers) of high-frequency and microwave-frequency signals. In this sense, the APN is the basic functional unit of modern microelectronics, which determines the quality indicators of many communication systems.
Ближайшим прототипом заявляемого устройства является аналоговый перемножитель напряжений (АПН, фиг.1), рассмотренный в патентной заявке фирмы Sharp US №2006 0066362, fig 15, содержащий первый 1 источник первого перемножаемого напряжения ux, второй 2 источник первого перемножаемого напряжения , противофазный первому 1 источнику, преобразователь «напряжение uy - ток» 3, связанный с источником 4 второго перемножаемого напряжения uy, имеющий первый 5 и второй 6 противофазные выходы, первый 7 входной транзистор, база которого подключена к первому 1 источнику первого перемножаемого напряжения, второй 8 входной транзистор, эмиттер которого соединен с эмиттером первого 7 входного транзистора и связан с первым 5 выходом преобразователя «напряжение uy - ток» 3, а коллектор соединен с первым 9 выходом аналогового перемножителя сигналов и первым элементом нагрузки 10, третий 11 входной транзистор, база которого подключена ко второму 2 источнику первого перемножаемого напряжения, а эмиттер соединен с эмиттером четвертого 12 входного транзистора и вторым 6 выходом преобразователя «напряжение-ток» 3, причем коллектор четвертого 12 входного транзистора соединен с первым 9 выходом аналогового перемножителя напряжений, а коллектор первого 1 входного транзистора соединен с коллектором третьего 11 входного транзистора.The closest prototype of the claimed device is an analog voltage multiplier (APN, figure 1), discussed in the patent application of Sharp US No. 2006 0066362, fig 15, containing the first 1 source of the first multiplied voltage u x , the second 2 source of the first multiplied voltage antiphase to the first 1 source, the converter “voltage u y - current” 3, connected to the
Существенный недостаток известного перемножителя напряжений состоит в том, что он характеризуется многоканальной передачей перемножаемого сигнала ux к выходному узлу 9 АПН. Действительно, к выходу 9 входное напряжение от источников их 1 и 2 передается несколькими путями:A significant disadvantage of the known voltage multiplier is that it is characterized by a multi-channel transmission of the multiplied signal u x to the
- по первому основному неинвертирующему каналу - «первый источник 1 - транзисторы 7 и 8»;- on the first main non-inverting channel - “first source 1 -
- по паразитному неинвертирующему каналу - «первый источник 1 - емкость коллектор-база Ск12 - выход 9»;- through a parasitic non-inverting channel - “first source 1 - collector-base capacity C k12 -
- по неинвертирующему каналу - «источник 2, транзистор 11 - транзистор 12 - выход 9».- on a non-inverting channel - "
Многоканальный характер передачи напряжения ux создает проблему обеспечения широкополосности и быстродействия АПН. Это обусловлено разной инерционностью каналов передачи ux, а также фазовыми характеристиками каналов. Например, прямая неинвентирующая передача сигнала от источника 2 к выходу 9 через паразитную емкость коллектор-база Ск8 транзистора 8 увеличивается с повышением частоты. С другой стороны, инвертирующая передача сигнала ux (источник 1) к выходу 9 через транзисторы 7 и 8 уменьшается с повышением частоты, так как этот канал шунтируется паразитной емкостью на подложку C5 выходных транзисторов, входящих в преобразователь «напряжение-ток» 3.The multi-channel nature of the voltage transfer u x creates the problem of ensuring the broadband and high-speed performance of the APN. This is due to the different inertia of the transmission channels u x , as well as the phase characteristics of the channels. For example, direct non-inverting signal transmission from
Следует заметить, что фазы сигналов по первому и второму каналам не совпадают, что создает проблему их согласования, а также ухудшает погрешность перемножения.It should be noted that the phases of the signals on the first and second channels do not coincide, which creates the problem of their matching, and also worsens the error of multiplication.
Основная цель предлагаемого изобретения состоит в расширении полосы пропускания АПН путем повышения симметрии каналов передачи напряжения ux.The main objective of the invention is to expand the passband of the APN by increasing the symmetry of the voltage transmission channels u x .
Поставленная цель достигается тем, что в АПН, содержащем первый 1 источник первого перемножаемого напряжения ux, второй 2 источник первого перемножаемого напряжения , противофазный первому 1 источнику, преобразователь «напряжение uy - ток» 3, связанный с источником 4 второго перемножаемого напряжения uy, имеющий первый 5 и второй 6 противофазные выходы, первый 7 входной транзистор, база которого подключена к первому 1 источнику первого перемножаемого напряжения, второй 8 входной транзистор, эмиттер которого соединен с эмиттером первого 7 входного транзистора и связан с первым 5 выходом преобразователя «напряжение uy - ток» 3, а коллектор соединен с первым 9 выходом аналогового перемножителя сигналов и первым элементом нагрузки 10, третий 11 входной транзистор, база которого подключена ко второму 2 источнику первого перемножаемого напряжения, а эмиттер соединен с эмиттером четвертого 12 входного транзистора и вторым 6 выходом преобразователя «напряжение-ток» 3, причем коллектор четвертого 12 входного транзистора соединен с первым 9 выходом аналогового перемножителя напряжений, а коллектор первого 1 входного транзистора соединен с коллектором третьего 11 входного транзистора, предусмотрены новые элементы и связи - база второго 8 входного транзистора соединена с базой четвертого 12 входного транзистора и подключена ко вспомогательному входу 13 аналогового перемножителя сигналов.This goal is achieved by the fact that in the APN containing the first 1 source of the first multiplied voltage u x , the second 2 source of the first multiplied voltage antiphase to the first 1 source, the converter “voltage u y - current” 3, connected to the
На фиг.1 показана схема АПН-прототипа, на чертеже фиг.2 - схема заявляемого АПН в соответствии с п1, п2 и п3 формулы изобретения.In Fig.1 shows a diagram of the APN prototype, in the drawing of Fig.2 is a diagram of the claimed APN in accordance with
На фиг.3 представлена схема АПН, соответствующая п4 формулы изобретения.Figure 3 presents the chart APN corresponding to
Схема фиг.4 соответствует п4 формулы изобретения для случая, когда сопротивление двухполюсника нагрузки 10 (фиг.3) близко к нулю. В этой схеме благодаря новым связям обеспечивается взаимная компенсация влияния емкостей Ск7 и Ск11 на частные характеристики АПН.The scheme of figure 4 corresponds to
На фиг.5 приведена схема АПН фиг.2 в среде компьютерного моделирования PSpice на моделях интегральных транзисторов ФГУП НПП "Пульсар», на чертеже фиг.6 показана зависимость ее модуля коэффициента усиления по напряжению Кu=uвых/uх от уровня тока iy. Такой режим измерения Кu характеризует применение заявляемого АПН в качестве управляемого усилителя.Figure 5 shows the circuit of the APN of figure 2 in the environment of computer simulation PSpice on the models of integrated transistors of the Federal State Unitary Enterprise NPP Pulsar, figure 6 shows the dependence of its voltage gain module K u = u o / u x on current level i y . This measurement mode K u characterizes the use of the inventive APN as a controlled amplifier.
Фиг.7 иллюстрирует зависимость модуля коэффициента усиления АПН фиг.5 Кu=f(Iy) в диапазоне средних частот.Fig.7 illustrates the dependence of the gain module of the APN of Fig.5 K u = f (I y ) in the medium frequency range.
На фиг.8 приведены результаты компьютерного моделирования схемы фиг.5 для случая перемножения двух напряжений ux и тока Iy, пропорционального Uy. Эти графики показывают, что заявляемый АПН является четырехквадрантным перемножителем. При этом погрешность перемножения γ, характеризующаяся графиками фиг.9, может быть достаточно малой (γ≤0,2%).In Fig.8 shows the results of computer simulation of the circuit of Fig.5 for the case of the multiplication of two voltages u x and current I y proportional to U y . These graphs show that the claimed APN is a four-quadrant multiplier. Moreover, the error of multiplication γ, characterized by the graphs of Fig. 9, can be quite small (γ≤0.2%).
Заявляемый АПН, фиг.2, содержит первый 1 источник первого перемножаемого напряжения ux, второй 2 источник первого перемножаемого напряжения , противофазный первому 1 источнику, преобразователь «напряжение uy - ток» 3, связанный с источником 4 второго перемножаемого напряжения uy, имеющий первый 5 и второй 6 противофазные выходы, первый 7 входной транзистор, база которого подключена к первому 1 источнику первого перемножаемого напряжения, второй 8 входной транзистор, эмиттер которого соединен с эмиттером первого 7 входного транзистора и связан с первым 5 выходом преобразователя «напряжение uy - ток» 3, а коллектор соединен с первым 9 выходом аналогового перемножителя сигналов и первым элементом нагрузки 10, третий 11 входной транзистор, база которого подключена ко второму 2 источнику первого перемножаемого напряжения, а эмиттер соединен с эмиттером четвертого 12 входного транзистора и вторым 6 выходом преобразователя «напряжение-ток» 3, причем коллектор четвертого 12 входного транзистора соединен с первым 9 выходом аналогового перемножителя напряжений, а коллектор первого 1 входного транзистора соединен с коллектором третьего 11 входного транзистора. База второго 8 входного транзистора соединена с базой четвертого 12 входного транзистора и подключена ко вспомогательному входу 13 аналогового перемножителя сигналов.The inventive APN, figure 2, contains the first 1 source of the first multiplied voltage u x , the second 2 source of the first multiplied voltage antiphase to the first 1 source, the converter “voltage u y - current” 3, connected to the
В схеме фиг.2, в соответствии с п.2 формулы изобретения, вспомогательный вход 13 аналогового перемножителя напряжений связан в частном случае с общей шиной 14 источников питания.In the circuit of FIG. 2, in accordance with
Кроме этого, в схеме фиг.2, в соответствии с п.3 формулы изобретения, коллекторы первого 7 и третьего 11 входных транзисторов подключены к дополнительному источнику напряжения смещения 15, статический потенциал которого приблизительно равен статическому потенциалу на первом 9 выходе аналогового перемножителя напряжений. Это повышает точность перемножений ux и uy.In addition, in the circuit of FIG. 2, in accordance with
В схеме фиг.3, в соответствии с п.4 формулы изобретения, коллекторы первого 7 и третьего 11 входных транзисторов соединены со вторым 16 выходом аналогового перемножителя напряжений и вторым 17 элементом нагрузки.In the circuit of FIG. 3, in accordance with
Рассмотрим работу АПН фиг.2.Consider the operation of the APN of figure 2.
Для реализации функции перемножения двух напряжений ux и uу в схеме фиг.2 необходимо с помощью преобразователя 3 обеспечить преобразование uy с крутизной S в два противофазно изменяющихся тока , и управление этими токами величиной коэффициента усиления по напряжению каскадов на транзисторах 7, 8 и 12, 11. В схеме фиг.2 при увеличении суммарного тока эмиттерной цепи транзисторов 7 и 8 коэффициент усиления по напряжению увеличиваетсяTo implement the function of multiplying two voltages u x and u y in the circuit of figure 2, it is necessary using the
а транзисторов 11 и 12 уменьшаетсяand
Поэтому переменное выходное напряжение АПН пропорционально произведению ux и uy:Therefore, the AC output voltage is proportional to the product of u x and u y :
Следует заметить, что в схеме фиг.2 каналы передачи напряжения ux от источников сигналов 1 и 2 идентичны, что расширяет полосу пропускания АПН по выходу 9 особенно при малых величинах uy, ux.It should be noted that in the circuit of FIG. 2, the voltage transmission channels u x from the
Замечательная особенность схемы фиг.2 - подавление передачи сигнала uy на выходы 9 и 16. Действительно, при изменении тока в эмиттерах транзисторов 7 и 8 их коллекторные токи изменяются пропорционально uy. Однако противофазно изменяется и коллекторный ток транзисторов 11 и 12, что компенсирует соответствующее приращение тока коллектора транзистора 8 и стабилизирует статическое напряжение на резисторе 10.A remarkable feature of the circuit of figure 2 is the suppression of the transmission of the signal u y to the
В схеме фиг.3 обеспечивается еще более высокая симметрия каналов передачи ux и uy, что при дифференциальном выходе (когда используются узлы 9 и 16, фиг.3) расширяет частотный диапазон АПН.In the circuit of FIG. 3, an even higher symmetry of the transmission channels u x and u y is provided, which, when the differential output (when
При реализации в АПН в соответствии с пунктом 2 формулы изобретения (фиг.2) дополнительно повышается симметрия схемы. Это объясняется тем, что при напряжении источника смещения Ec1, равном статическому напряжению на выходе 9 АПН (Uвых.c≈Ec1), обеспечивается более прецизионное деление тока между транзисторами 7, 8 и 11, 12. Данный эффект связан с минимизацией эффекта Эрли. В конечном итоге это повышает точность перемножения ux и uy.When implemented in the APN in accordance with
Кроме этого в АПН фиг.3, фиг.4 обеспечивается взаимная компенсация влияния емкостей коллекторных переходов транзисторов 7, 11 (Ск7, Ск11) и 8, 12 на работу схемы, что снижает погрешность перемножения ux и uy в диапазоне высоких частот.In addition, in the APN of FIG. 3, FIG. 4, mutual compensation is provided for the influence of the capacitances of the collector junctions of
Как следует из чертежа фиг.9, погрешность γ перемножения ux и uy при малых ux (|ux|<40 мВ) не превышает 0,2%. Для существенного расширения динамического диапазона перемножаемых сигналов ux и Uy следует использовать их предварительное логарифмирование.As follows from the drawing of Fig. 9, the error γ of multiplying u x and u y for small u x (| u x | <40 mV) does not exceed 0.2%. To significantly expand the dynamic range of the multiplied signals u x and U y should use their preliminary logarithm.
Таким образом, предлагаемое техническое решение является альтернативой широко распространенной перемножающей ячейки Джильберта [1-36] и характеризуется более высокими качественными параметрами.Thus, the proposed technical solution is an alternative to the widespread Gilbert multiplying cell [1-36] and is characterized by higher quality parameters.
Иисточники информацииSources of Information
1. Патент GB 2.318.470, H03f 3/45.1. Patent GB 2.318.470,
2. Патент ЕР 1.369.992.2. Patent EP 1.369.992.
3. Патент США №5.874.857.3. US Patent No. 5,874,857.
4. Патент США №6.456.142, фиг.8.4. US patent No. 6.456.142, Fig.8.
5. Патент США №3.931.583, фиг.9.5. US Patent No. 3,931.583, Fig.9.
6. Патентная заявка США №2007/0139114, фиг.1.6. US patent application No. 2007/0139114, Fig.1.
7. Патентная заявка США №2005/0073362, фиг.1.7. US Patent Application No. 2005/0073362, FIG. 1.
8. Патент США №5.057.787.8. US Patent No. 5.057.787.
9. Патентная заявка WO 2004/041298.9. Patent application WO 2004/041298.
10. Патент США №5.389.840, фиг.1А.10. US patent No. 5.389.840, figa.
11. Патент США №5.883.539, фиг.1.11. US patent No. 5883.539, figure 1.
12. Патентная заявка США №2005/0052239.12. US Patent Application No. 2005/0052239.
13. Патент США №5.151.625, фиг.1.13. US patent No. 5.151.625, figure 1.
14. Патент США №4.458.211, фиг.5.14. US Patent No. 4,458.211, FIG. 5.
15. Патентная заявка США №2005/0030096, фиг.6.15. US patent application No. 2005/0030096, Fig.6.
16. Патентная заявка США №2007/0090876.16. US patent application No. 2007/0090876.
17. Патент США №6.727.755.17. US patent No. 6.727.755.
18. Патент США №5.552.734, фиг.13, фиг.16.18. US patent No. 5.552.734, Fig.13, Fig.16.
19. Патентная заявка США №2006/0232334.19. US patent application No. 2006/0232334.
20. Патент США №5.767.727.20. US patent No. 5.767.727.
21. Патент США №6.229.395, фиг.2.21. US patent No. 6.229.395, figure 2.
22. Патент США №5.115.409.22. US patent No. 5.115.409.
23. Патентная заявка США №2005/0231283, фиг.1.23. US patent application No. 2005/0231283, figure 1.
24. Патентная заявка США №2006/0066362, фиг.15.24. US patent application No. 2006/0066362, Fig.15.
25. Патент США №5.151.624, фиг.1, фиг.2.25. US patent No. 5.151.624, figure 1, figure 2.
26. Патент США №5.329.189, фиг.2.26. US patent No. 5.329.189, figure 2.
27. Патент США №4.704.738.27. US Patent No. 4,704.738.
28. Патент США №4.480.337.28. US patent No. 4.480.337.
29. Патент США №5.825.231.29. US patent No. 5.825.231.
30. Патент США №6.211.718, фиг.1, фиг.2.30. US patent No. 6.211.718, figure 1, figure 2.
31. Патент США №5.151.624.31. US patent No. 5.151.624.
32. Патент США №5.329.189.32. US patent No. 5.329.189.
33. Патент США №5.331.289.33. US patent No. 5.331.289.
34. Патент GB №2.323.728.34. GB patent No. 2,323.728.
35. Патентная заявка США №2008/0122540, фиг.1.35. US patent application No. 2008/0122540, figure 1.
36. Патент США №4.965.528.36. US Patent No. 4,965.528.
Claims (4)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2008135170/09A RU2383054C1 (en) | 2008-08-28 | 2008-08-28 | Analogue voltage multiplier |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2008135170/09A RU2383054C1 (en) | 2008-08-28 | 2008-08-28 | Analogue voltage multiplier |
Publications (1)
Publication Number | Publication Date |
---|---|
RU2383054C1 true RU2383054C1 (en) | 2010-02-27 |
Family
ID=42127948
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
RU2008135170/09A RU2383054C1 (en) | 2008-08-28 | 2008-08-28 | Analogue voltage multiplier |
Country Status (1)
Country | Link |
---|---|
RU (1) | RU2383054C1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2452010C1 (en) * | 2011-06-08 | 2012-05-27 | Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Южно-Российский государственный университет экономики и сервиса" (ФГБОУ ВПО "ЮРГУЭС") | Signal mixer |
-
2008
- 2008-08-28 RU RU2008135170/09A patent/RU2383054C1/en not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2452010C1 (en) * | 2011-06-08 | 2012-05-27 | Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Южно-Российский государственный университет экономики и сервиса" (ФГБОУ ВПО "ЮРГУЭС") | Signal mixer |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8687968B2 (en) | Vector sum phase shifter, optical transceiver, and control circuit | |
JP3251939B2 (en) | Logarithmic amplifier | |
TW201306630A (en) | Squaring circuit, integrated circuit, wireless communication unit and method therefor | |
US7697909B2 (en) | Extended range RMS-DC converter | |
US7415256B2 (en) | Received signal strength measurement circuit, received signal strength detection circuit and wireless receiver | |
US7696822B2 (en) | Amplifying circuit and associated linearity improving method | |
JP2001045085A (en) | Orthogonal signal generating circuit and orthogonal signal generating method | |
RU2383054C1 (en) | Analogue voltage multiplier | |
WO2012136093A1 (en) | Frequency mixing circuit and method for suppressing local oscillator leakage therein | |
Nagar et al. | Single OTRA based two quadrant analog voltage divider | |
RU2389071C1 (en) | Analog multiplier of voltages | |
RU2419189C1 (en) | Analogue voltage multiplier with low-voltage power supply | |
RU2394358C1 (en) | Low-voltage analogue voltage multiplier | |
US8941438B2 (en) | Bandwidth limiting for amplifiers | |
RU2319296C1 (en) | Fast action differential amplifier | |
US6710655B2 (en) | Bipolar emitter couple pair transconductor for high speed operational amplifiers | |
RU2394364C1 (en) | Two-channel controlled alternating current amplifier | |
US6121829A (en) | Frequency demodulator | |
CN102882480A (en) | Program-controlled broadband operational amplifier for 0-10MHz bandwidth | |
RU2396595C2 (en) | Analogue multiplier of voltages | |
Kiela et al. | Design of a linear-in-dB power detector in 65nm CMOS technology | |
RU2419188C1 (en) | Analogue voltage multiplier with low-voltage power supply | |
RU2658818C1 (en) | Differential voltage-current converter with wide range of linear operation | |
RU2419145C1 (en) | Analogue voltage multiplier | |
RU2388139C1 (en) | Cascode differential amplifier with controlled gain |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | The patent is invalid due to non-payment of fees |
Effective date: 20130829 |