RU2359277C1

RU2359277C1 - Compensation accelerometre

Info

Publication number: RU2359277C1
Application number: RU2008104439/28A
Authority: RU
Inventors: Владимир Вениаминович Кулешов (RU); Владимир Вениаминович Кулешов; Дмитрий Владимирович Кулешов (RU); Дмитрий Владимирович Кулешов; Александр Владимирович Кулешов (RU); Александр Владимирович Кулешов; Нина Владимировна Рамзова (RU); Нина Владимировна Рамзова
Priority date: 2008-02-05
Filing date: 2008-02-05
Publication date: 2009-06-20

Abstract

FIELD: instrument engineering.

SUBSTANCE: invention is designed for being used as sensing element of stabilisation and navigation systems and can be used in measuring devices of mechanical quantities of compensation type. Compensation accelerometre consists of in-series connected, at data inputs, sensing element, angle sensor, and preliminary and selective amplifiers engaged with one of negative feedbacks. Introduction of two negative feedbacks (analogue and digital) into compensation accelerometre, which include amplifiers, high pass filter, comparing unit, signal level converters, logic OR diagrams, phase shifter, logic blocks, reversible binary counters, summing units, binary multiplier, current generator, and electronic switch allowed to design the device for measuring accelerations with extended band pass and with astatism as to deviation owing to introduction of binary multiplier into digital negative feedback.

EFFECT: improving accelerometre operation characteristics.

4 dwg

Description

Изобретение относится к измерительной технике и может быть использовано в качестве элемента в системах стабилизации и навигации. Оно может найти применение в приборах измерения механических величин компенсационного типа.The invention relates to measuring equipment and can be used as an element in stabilization and navigation systems. It can find application in devices for measuring mechanical values of the compensation type.

Известно устройство для измерения ускорений (патент РФ № 2098833, МПК⁶ G01P 15/13, опубл. 10.12.97), содержащее чувствительный элемент, включающий в себя два неподвижных электрода и подвижную пластину, три усилителя, два резистора, при этом выход первого усилителя подключен к первому резистору, а вход второго усилителя соединен со вторым резистором и является выходом устройства. Для повышения помехоустойчивости при воздействии электрических помех в него введен источник опорного напряжения, генератор электрического сигнала, две транзисторные пары, три резистора, два конденсатора, позволяющих, за счет охвата усилителя отрицательной обратной связью, осуществлять компенсацию электрических помех.A device for measuring accelerations is known (RF patent No. 2098833, IPC ⁶ G01P 15/13, publ. 10.12.97), containing a sensing element including two fixed electrodes and a movable plate, three amplifiers, two resistors, while the output of the first amplifier connected to the first resistor, and the input of the second amplifier is connected to the second resistor and is the output of the device. To increase the noise immunity when exposed to electrical interference, a reference voltage source, an electric signal generator, two transistor pairs, three resistors, two capacitors are introduced into it, which allow, due to the coverage of the amplifier with negative feedback, to compensate for electrical interference.

Недостатком данного устройства является низкая точность измерения, так как выбор коэффициента усиления с жесткой отрицательной обратной связью ограничен условием устойчивости системы.The disadvantage of this device is the low accuracy of the measurement, since the choice of gain with hard negative feedback is limited by the condition of stability of the system.

Наиболее близким по техническому решению является устройство (патент РФ № 2308039, МПК⁶ G01P 15/13 (2006.01), опубл. в бюл. № 28, 10.10.2007), содержащее чувствительный элемент, датчик угла и датчик момента с электронным ключом, две отрицательные обратные связи, одна с выхода датчика угла на вход датчика моментов через последовательно соединенные по информационным входам предварительный и избирательные усилители, первый компаратор, первый преобразователь уровня сигнала, пару логических схем И, первую пару ЖСГ, пару схем ИСКЛЮЧАЮЩЕЕ ИЛИ, реверсивный двоичный счетчик, двоичный умножитель и электронный ключ, вторая отрицательная обратная связь введена с выхода избирательного усилителя на входы пары схем ИСКЛЮЧАЮЩЕЕ ИЛИ через последовательно соединенные по информационным входам сумматор, амплитудный детектор, фильтр верхних частот, второй компаратор, второй преобразователь уровня сигнала, вторую пару ЖСГ, кроме того, дополнительные входы пары логических схем И и сумматора соединены с выходом ГОН, а дополнительные входы первой и второй пары ЖСГ схемы управления соединены с выходом генератора вспомогательной частоты через схему формирования вспомогательной частоты, дополнительный вход двоичного умножителя соединен с выходом вспомогательного реверсивного двоичного счетчика, в обратную цепь которого введена схема управления, второй вход электронного ключа соединен с выходом генератора тока и выход основного реверсивного двоичного счетчика является цифровым выходом устройства для измерения ускорений.The closest in technical solution is the device (RF patent No. 2308039, IPC ⁶ G01P 15/13 (2006.01), published in Bulletin No. 28, 10.10.2007) containing a sensing element, an angle sensor and a torque sensor with an electronic key, two negative feedbacks, one from the output of the angle sensor to the input of the torque sensor through the preliminary and selective amplifiers connected in series through the information inputs, the first comparator, the first signal level converter, a pair of logic circuits AND, the first pair of ZhSG, a pair of circuits EXCLUSIVE OR, reversible binary a counter, a binary multiplier and an electronic key, the second negative feedback is introduced from the output of the selective amplifier to the inputs of a pair of EXCLUSIVE OR circuits through an adder, an amplitude detector, a high-pass filter, a second comparator, a second signal level converter, and a second pair of ZhSG, in addition, the additional inputs of the pair of logic circuits AND and the adder are connected to the output of the GON, and the additional inputs of the first and second pairs of the ZhSG control circuits are connected to the output of the generator auxiliary frequency through the auxiliary frequency generating circuit, the additional input of the binary multiplier is connected to the output of the auxiliary reversible binary counter, the control circuit is introduced into the reverse circuit, the second input of the electronic key is connected to the output of the current generator, and the output of the main reversible binary counter is a digital output of the device for measuring accelerations .

Недостатком подобного устройства является низкая точность измерения, обусловленная точностью работы аналоговых усилителей и порогового элемента. Кроме того, точность измерения зависит от параметров схемы электронного ключа, осуществляющего выборку информации. Эта погрешность приводит к апертурной ошибке, свойственной подобной схеме выборки и обработки информации.The disadvantage of this device is the low accuracy of the measurement, due to the accuracy of the analog amplifiers and the threshold element. In addition, the accuracy of the measurement depends on the parameters of the electronic key circuit that selects the information. This error leads to an aperture error inherent in a similar sampling and information processing scheme.

Задачей настоящего изобретения является расширение полосы пропускания устройства и повышение точности измерения.The present invention is to expand the bandwidth of the device and improve the accuracy of the measurement.

Это достигается за счет того, что в компенсационный акселерометр, содержащий последовательно включенные по информационным входам чувствительный элемент, датчик угла, один из входов которого соединен с выходом генератора опорного напряжения, предварительный и избирательные усилители, цифровую отрицательную обратную связь с первого выхода избирательного усилителя, в которую включены компаратор, первый преобразователь уровня сигнала, первая логическая схема ИЛИ, первый реверсивный двоичный счетчик, выход которого является цифровым выходом компенсационного акселерометра, двоичный умножитель, один из входов которого соединен с выходом первого реверсивного двоичного счетчика, электронный ключ, второй вход которого соединен с выходом генератора тока, и датчик момента, аналоговую отрицательную обратную связь со второго выхода избирательного усилителя, включающую сумматор, а также вторую логическую схему ИЛИ, второй реверсивный двоичный счетчик, выход которого соединен с другим входом двоичного умножителя, и генератор вспомогательной частоты, введены со второго входа избирательного усилителя на вход датчика момента последовательно по информационным входам фильтр верхних частот и преобразователь напряжение-ток, выход которого соединен с входом сумматора, первый логический блок, вход которого соединен с выходом первого преобразователя уровня сигнала, а выход - с входом первой логической схемы ИЛИ, первый выход избирательного усилителя соединен также с вычитающим входом первого реверсивного двоичного счетчика через последовательно соединенные по информационным входам второй сумматор, второй преобразователь уровня сигнала, второй логический блок, вторую логическую схему ИЛИ, один из выходов первого логического блока соединен с входом второй логической схемы ИЛИ, выход второго логического блока соединен с входом первой логической схемы ИЛИ, кроме того, вход первого логического блока соединен с выходом генератора опорного напряжения через фазовый сдвигатель и дополнительные входы второго логического блока, второго сумматора соединены с выходом генератора опорного напряжения, в обратную цепь второго реверсивного двоичного счетчика введена третья логическая схема ИЛИ, вход которой соединен с выходом генератора вспомогательной частоты.This is achieved due to the fact that in the compensation accelerometer containing a sensing element sequentially connected through the information inputs, an angle sensor, one of the inputs of which is connected to the output of the reference voltage generator, preliminary and selective amplifiers, digital negative feedback from the first output of the selective amplifier, which includes a comparator, the first signal level converter, the first logic OR, the first reversible binary counter, the output of which is digital one of the compensation accelerometer, a binary multiplier, one of the inputs of which is connected to the output of the first reversible binary counter, an electronic key, the second input of which is connected to the output of the current generator, and a torque sensor, analog negative feedback from the second output of the selective amplifier, including the adder, and a second OR logic circuit, a second reversible binary counter, the output of which is connected to another input of the binary multiplier, and an auxiliary frequency generator, are input from the second input a selective amplifier to the input of the torque sensor sequentially through the information inputs, a high-pass filter and a voltage-current converter, the output of which is connected to the input of the adder, the first logical unit, the input of which is connected to the output of the first signal level converter, and the output to the input of the first OR logic circuit, the first output of the selective amplifier is also connected to the subtracting input of the first reversible binary counter via a second adder connected in series to the information inputs, the second converter signal level indicator, second logic block, second logic OR, one of the outputs of the first logic block connected to the input of the second logic OR, the output of the second logic block connected to the input of the first logic OR, in addition, the input of the first logic block connected to the output of the generator the reference voltage through a phase shifter and additional inputs of the second logic unit, the second adder are connected to the output of the reference voltage generator, in the reverse circuit of the second reversible binary counter and introduced a third logical OR circuit having an input connected to the output of the auxiliary oscillator frequency.

Введение в компенсационный акселерометр двух отрицательных обратных связей, содержащих усилители, фильтр верхних частот, компаратор, преобразователи уровня сигнала, логические схемы и блоки, фазовый сдвигатель, реверсивные двоичные счетчики, сумматоры, двоичный умножитель, генератор тока, электронный ключ позволило создать компенсационный акселерометр с расширенной полосой пропускания и с астатизмом по отклонению за счет введения в цифровую отрицательную обратную связь двоичного умножителя.The introduction into the compensation accelerometer of two negative feedbacks containing amplifiers, a high-pass filter, a comparator, signal level converters, logic circuits and blocks, a phase shifter, reversible binary counters, adders, a binary multiplier, a current generator, and an electronic key allowed us to create a compensation accelerometer with an extended bandwidth and with astatism for deviation due to the introduction of digital binary feedback binary multiplier.

На фиг.1 изображена функциональная схема компенсационного акселерометра, на фиг.2 - структурная схема компенсационного акселерометра, на фиг.3, 4 - переходный процесс в аналоговой модели акселерометра.Figure 1 shows a functional diagram of a compensation accelerometer, figure 2 is a structural diagram of a compensation accelerometer, figure 3, 4 is a transient in an analog model of an accelerometer.

Компенсационный акселерометр содержит чувствительный элемент 1, отклонение которого фиксирует датчик угла 2, выход датчика угла 2 соединен с входом предварительного усилителя 3, выход которого соединен с входом избирательного усилителя 4. Один из выходов избирательного усилителя 4 соединен с входом фильтра верхних частот 5, выход которого соединен с входом преобразователя напряжение-ток 6, выход которого соединен с входом первого сумматора 7. Другой выход избирательного усилителя 4 соединен как с входом компаратора 8, так и с входом второго сумматора 9. Выход компаратора 8 соединен с входом первого преобразователя уровня сигнала 10, выход которого соединен с входом первого логического блока 11. Выход второго сумматора 9 соединен с входом второго преобразователя уровня сигнала 12, выход которого соединен с входом второго логического блока 13. Один из выходов второго логического блока 13 соединен с одним из входов первого логической схемы ИЛИ 14, другой выход второго логического блока 13 соединен с входом второй логической схемы ИЛИ 15. Один из выходов первого логического блока 11 соединен с одним из входов первой логической схемы ИЛИ 14. Другой выход первого логического блока 11 соединен с одним из входов второй логической схемы ИЛИ 15. Выходы логических схем 14 и 15 соединены с суммирующим и вычитающим входами первого реверсивного двоичного счетчика 16. Выход первого реверсивного двоичного счетчика 16 соединен с одним из входов двоичного умножителя 17. Другой вход двоичного умножителя 17 соединен с выходом второго реверсивного двоичного счетчика 18, входы которого соединены с выходами третьей логической схемы ИЛИ 19. Вход третьей логической схемы ИЛИ 19 соединен с выходом генератора вспомогательной частоты 20 и с выходом второго реверсивного двоичного счетчика 18. Выход двоичного умножителя 17 соединен с одним из входов электронного ключа 21, другой вход которого соединен с выходом генератора тока 22. Выход электронного ключа 21 соединен с одним из входов первого сумматора 7, выход которого соединен с входом датчика момента 25. Второй вход первого логического блока 11 соединен, через фазовый сдвигатель 23, с выходом генератора опорного напряжения 24. Входы второго логического блока 13, второго сумматора 9 и датчика угла 2 соединены с выходом генератора опорного напряжения 24.The compensation accelerometer contains a sensing element 1, the deviation of which is detected by the angle sensor 2, the output of the angle sensor 2 is connected to the input of the pre-amplifier 3, the output of which is connected to the input of the selective amplifier 4. One of the outputs of the selective amplifier 4 is connected to the input of the high-pass filter 5, the output of which connected to the input of the voltage-current converter 6, the output of which is connected to the input of the first adder 7. Another output of the selective amplifier 4 is connected to both the input of the comparator 8 and the input of the second adder 9. The output of the comparator 8 is connected to the input of the first signal level converter 10, the output of which is connected to the input of the first logical unit 11. The output of the second adder 9 is connected to the input of the second signal level converter 12, the output of which is connected to the input of the second logical unit 13. One of the outputs of the second logic block 13 is connected to one of the inputs of the first OR logic 14, the other output of the second logic block 13 is connected to the input of the second OR logic 15. One of the outputs of the first logic block 11 is connected it is connected with one of the inputs of the first logic circuit OR 14. The other output of the first logic block 11 is connected to one of the inputs of the second logic circuit OR 15. The outputs of the logic circuits 14 and 15 are connected to the summing and subtracting inputs of the first reverse binary counter 16. The output of the first reverse binary counter 16 is connected to one of the inputs of the binary multiplier 17. Another input of the binary multiplier 17 is connected to the output of the second reversible binary counter 18, the inputs of which are connected to the outputs of the third logic circuit OR 19. The third input logic OR 19 is connected to the output of the auxiliary frequency generator 20 and to the output of the second reversible binary counter 18. The output of the binary multiplier 17 is connected to one of the inputs of the electronic key 21, the other input of which is connected to the output of the current generator 22. The output of the electronic key 21 is connected to one from the inputs of the first adder 7, the output of which is connected to the input of the torque sensor 25. The second input of the first logic unit 11 is connected, through a phase shifter 23, to the output of the reference voltage generator 24. The inputs of the second logical th block 13, the second adder 9 and the angle sensor 2 are connected to the output of the reference voltage generator 24.

Внутреннее содержание предварительного и избирательного усилителей, компаратора, фильтра верхних частот, реверсивного двоичного счетчика, двоичного умножителя, сумматора, преобразователя уровня сигнала, фазового сдвигателя, логических блоков и схем, генератора тока, схемы электронного ключа, генератора опорного напряжения и формирования вспомогательной частоты описаны в книге: П.Хоровиц, У.Хилл. Искусство схемотехники. М.: Мир, т.1-3, 1993.The internal contents of preliminary and selective amplifiers, a comparator, a high-pass filter, a reversible binary counter, a binary multiplier, an adder, a signal level converter, a phase shifter, logic blocks and circuits, a current generator, an electronic key circuit, a reference voltage generator, and auxiliary frequency generation are described in book: P. Horowitz, W. Hill. The art of circuitry. M.: Mir, t.1-3, 1993.

Устройство для измерения ускорений работает следующим образом. При действии ускорения W на чувствительный элемент 1, выполненный в виде маятника, действует инерционный момент, равный mlW (I, m - приведенная длина и масса маятника). Под действием этого момента происходит отклонение чувствительного элемента 1, которое фиксируется датчиком угла 2 обмотки, возбуждения которого соединены с выходом генератора опорного напряжения ГОН 24. Сигнал с датчика угла 2, после усиления предварительным усилителем 3, поступает на вход избирательного усилителя 4, который выделяет сигнал на несущей частоте f₁ (ГОН), который затем поступает на вход фильтра верхних частот 5. Сигнал с выхода фильтра 5 поступает на вход преобразователя напряжение-ток 6, а затем на вход первого сумматора 7. Сигнал в виде напряжения ±U₄ с усилителя 4 поступает на вход компаратора 8. Напряжение с компаратора 8 поступает на вход первого преобразователя уровня сигнала 10, в котором вырабатывается сигнал в виде напряжения от 0 до ±2.5 (В). Выходные сигналы с ГОН 24 и с выхода избирательного усилителя 4 поступают на вход второго сумматора 9 и суммируются. Сигнал, смещенный по уровню в зависимости от фазы отклонения чувствительного элемента 1, с выхода второго сумматора 9 поступает на вход второго преобразователя уровня сигнала 12, в котором происходит преобразования сигнала на несущей частоте в сигнал постоянного тока. Преобразователи уровня сигнала 10 и 12 выдают необходимый уровень напряжения для работы логических блоков 11 и 13. На второй вход первого логического блока 11 подается сигнал с выхода ГОН 24 через фазовый сдвигатель 23, а на второй вход второго логического блока 13 - с выхода ГОН 24. Первый логический блок 11 осуществляет операцию умножения сигналов с выхода 10 и с выхода 23. Второй логический блок 13 осуществляют операцию умножения сигналов с выхода ГОН 24 и с выхода второго преобразователя уровня 12. Срабатывание логических блоков 11 и 13 осуществляется на несущей частоте ГОН 24 в зависимости от сигнала фазового сдвигателя 23 и от фазы отклонения 1. Фильтр верхних частот 5, включенный в аналоговую отрицательную обратную связь, обеспечивает в устройстве для измерения ускорений заданный переходный процесс (фиг.3 и фиг.4). Выходы первого логического блока 11 соединены с входами первой логической схемы ИЛИ 14 и второй логической схемы ИЛИ 15. Выходы второго логического блока 13 соединены с входами как первой логической схемы ИЛИ 14, так и второй логической схемы ИЛИ 15. В результате логического сложения сигналов схемами 14 и 15, в зависимости от фазы отклонения 1, получим логический "0" либо логическую "1". Импульсы с 14 или 15 подаются либо на суммирующий вход первого реверсивного двоичного счетчика 16, либо на вычитающий вход 16. Информация равная разности "положительных" и "отрицательных" импульсов с 16 переписывается в двоичный умножитель 17 по импульсу второго реверсивного двоичного счетчика 18, в обратную цепь которого введена третья логическая схема ИЛИ 19. Формирование импульсов счета схемой 19 осуществляется в соответствии с частотой генератора вспомогательной частоты 20, включенного на вход схемы 19. Импульсы с двоичного умножителя 17 поступают на один из входов электронного ключа 21 в соответствии с знаком отклонения чувствительного элемента 1. Другой вход электронного ключа 21 соединен с генератором тока 22. Сигнал в виде ШИМа (широтно-импульсной модуляции) с выхода электронного ключа 21 поступает на вход один из входов первого сумматора 7. Сигнал с выхода 7 поступает на токовую обмотку датчика моментов 25, который развивает момент, по модулю и знаку компенсирующий угловое отклонение 1. Выходом устройства для измерения ускорений является цифровой код с выхода первого реверсивного двоичного счетчика 16.A device for measuring acceleration works as follows. Under the action of the acceleration W on the sensing element 1, made in the form of a pendulum, an inertial moment equal to mlW acts (I, m is the reduced length and mass of the pendulum). Under the influence of this moment, the sensor 1 deviates, which is detected by the angle sensor 2 of the winding, the excitations of which are connected to the output of the voltage reference generator GON 24. The signal from the angle sensor 2, after amplification by the preliminary amplifier 3, is fed to the input of the selective amplifier 4, which emits a signal at the carrier frequency f ₁ (GAM), which is then input to a highpass filter 5. The signal output from the filter 5 is input to the voltage-current converter 6 and then to the input of the first adder 7. Signa a voltage ± U ₄ from the amplifier 4 is input to the comparator 8. The comparator 8 with the voltage supplied to the first input signal of the level converter 10, which produces a voltage signal of 0 to ± 2.5 (B). The output signals from the GON 24 and from the output of the selective amplifier 4 are fed to the input of the second adder 9 and are summed. The signal, shifted in level depending on the phase of the deviation of the sensing element 1, from the output of the second adder 9 is fed to the input of the second signal level transducer 12, in which the signal at the carrier frequency is converted into a DC signal. The signal level converters 10 and 12 provide the necessary voltage level for the operation of logical blocks 11 and 13. The second input of the first logical block 11 receives a signal from the output of the GON 24 through a phase shifter 23, and the second input of the second logical block 13 receives the output from the GON 24. The first logical unit 11 performs the operation of multiplying the signals from the output 10 and the output 23. The second logical unit 13 performs the operation of multiplying the signals from the output of the GON 24 and from the output of the second level converter 12. The operation of the logical blocks 11 and 13 is carried out on carrier frequency GON 24, depending on the signal of the phase shifter 23 and the phase of the deviation 1. The high-pass filter 5 included in the analog negative feedback provides a predetermined transient in the device for measuring accelerations (Fig. 3 and Fig. 4). The outputs of the first logical block 11 are connected to the inputs of the first logical OR circuit 14 and the second logical circuit OR 15. The outputs of the second logical block 13 are connected to the inputs of both the first logical circuit OR 14 and the second logical circuit OR 15. As a result of the logical addition of signals by the circuits 14 and 15, depending on the phase of deviation 1, we get a logical "0" or a logical "1". Pulses from 14 or 15 are fed either to the summing input of the first reversible binary counter 16, or to the subtracting input 16. Information equal to the difference between the "positive" and "negative" pulses from 16 is written to the binary multiplier 17 by the pulse of the second reversible binary counter 18, in reverse the circuit of which the third logical circuit OR 19 is introduced. The counting pulses are generated by the circuit 19 in accordance with the frequency of the auxiliary frequency generator 20 connected to the input of the circuit 19. Pulses from the binary multiplier 17 ute to one of the inputs of the electronic key 21 in accordance with the deviation sign of the sensitive element 1. The other input of the electronic key 21 is connected to the current generator 22. The signal in the form of a PWM (pulse-width modulation) from the output of the electronic key 21 is input to one of the inputs of the first adder 7. The signal from output 7 is fed to the current winding of the torque sensor 25, which develops a moment, modulo and sign compensating for the angular deviation 1. The output of the device for measuring accelerations is a digital code from the output of the first reverse binary counter 16.

Введение в компенсационный акселерометр двух отрицательных обратных связей, содержащих усилители, компараторы, преобразователи уровня сигнала, сумматор, логические блоки и схемы, двоичный умножителя, реверсивные двоичные счетчики, позволяет создать устройство для измерения ускорений с астатизмом первого порядка и с расширенной полосой пропускания. Причем одна аналоговая отрицательная обратная связь обеспечивает устойчивость и заданное качество переходного процесса, а другая, цифровая отрицательная обратная связь обеспечивает выдачу информации в цифровом коде.The introduction into the compensation accelerometer of two negative feedbacks containing amplifiers, comparators, signal level converters, an adder, logic blocks and circuits, a binary multiplier, and reversible binary counters allows you to create a device for measuring accelerations with first-order astatism and with an extended passband. Moreover, one analog negative feedback provides stability and a given quality of the transition process, and the other, digital negative feedback provides the output of information in a digital code.

Аналоговая модель компенсационного акселерометра (фиг.2) промоделирована при параметрах: T=0.2 с, T₁=0.1 с, T₂=0.01 c, K₁=0.1, при ширине зоны неоднозначности порогового элемента, включенного в обратную связь, равной 0.01, и результаты моделирования представлены на фиг.3 и фиг.4 (соответственно при входном воздействии, меньшем нуля и большем нуля). Из анализа переходных процессов следует, что устройство устойчиво, устойчивость обеспечивает фильтр верхних частот, включенный в аналоговую отрицательную обратную связь.The analog model of the compensation accelerometer (Fig. 2) is modeled with the parameters: T = 0.2 s, T ₁ = 0.1 s, T ₂ = 0.01 s, K ₁ = 0.1, with the width of the ambiguity zone of the threshold element included in the feedback equal to 0.01, and simulation results are presented in FIG. 3 and FIG. 4 (respectively, with an input action of less than zero and greater than zero). From the analysis of transients it follows that the device is stable, stability provides a high-pass filter, included in the analog negative feedback.

Claims

Компенсационный акселерометр, содержащий последовательно включенные по информационным входам чувствительный элемент, датчик угла, один из входов которого соединен с выходом генератора опорного напряжения, предварительный и избирательный усилители, цифровую отрицательную обратную связь с первого выхода избирательного усилителя, в которую включены компаратор, первый преобразователь уровня сигнала, первая логическая схема ИЛИ, первый реверсивный двоичный счетчик, выход которого является цифровым выходом компенсационного акселерометра, двоичный умножитель, один из входов которого соединен с выходом первого реверсивного двоичного счетчика, электронный ключ, второй вход которого соединен с выходом генератора тока, и датчик момента, аналоговую отрицательную обратную связь со второго выхода избирательного усилителя, включающую сумматор, а также вторую логическую схему ИЛИ, второй реверсивный двоичный счетчик, выход которого соединен с другим входом двоичного умножителя, и генератор вспомогательной частоты, отличающийся тем, что в него введены со второго входа избирательного усилителя на вход датчика момента последовательно по информационным входам фильтр верхних частот и преобразователь напряжение-ток, выход которого соединен с входом сумматора, первый логический блок, вход которого соединен с выходом первого преобразователя уровня сигнала, а выход с входом первой логической схемы ИЛИ, первый выход избирательного усилителя соединен также с вычитающим входом первого реверсивного двоичного счетчика через последовательно соединенные по информационным входам второй сумматор, второй преобразователь уровня сигнала, второй логический блок, вторую логическую схему ИЛИ, один из выходов первого логического блока соединен с входом второй логической схемы ИЛИ, выход второго логического блока соединен с входом первой логической схемы ИЛИ, кроме того, вход первого логического блока соединен с выходом генератора опорного напряжения через фазовый сдвигатель и дополнительные входы второго логического блока, второго сумматора соединены с выходом генератора опорного напряжения, в обратную цепь второго реверсивного двоичного счетчика введена третья логическая схема ИЛИ, вход которой соединен с выходом генератора вспомогательной частоты. Compensation accelerometer containing a sensing element sequentially connected through the information inputs, an angle sensor, one of the inputs of which is connected to the output of the reference voltage generator, preliminary and selective amplifiers, digital negative feedback from the first output of the selective amplifier, which includes a comparator, the first signal level converter , the first logic circuit OR, the first reversible binary counter, the output of which is the digital output of the compensation accelerometer RA, a binary multiplier, one of the inputs of which is connected to the output of the first reversible binary counter, an electronic key, the second input of which is connected to the output of the current generator, and a torque sensor, analog negative feedback from the second output of the selective amplifier, including the adder, as well as the second logical OR circuit, a second reversible binary counter, the output of which is connected to another input of the binary multiplier, and an auxiliary frequency generator, characterized in that it is introduced from the second input of the select an amplifier to the input of the torque sensor sequentially through the information inputs, a high-pass filter and a voltage-current converter, the output of which is connected to the input of the adder, the first logical unit, the input of which is connected to the output of the first signal level converter, and the output with the input of the first OR logic circuit, the first the output of the selective amplifier is also connected to the subtracting input of the first reversible binary counter via a second adder connected in series to the information inputs, the second converter The signal level, the second logic block, the second logic OR, one of the outputs of the first logic block is connected to the input of the second logic OR, the output of the second logic block is connected to the input of the first logic OR, in addition, the input of the first logic block is connected to the output of the generator the reference voltage through the phase shifter and the additional inputs of the second logic unit, the second adder are connected to the output of the reference voltage generator, into the return circuit of the second reversible binary counter to the third logic circuit OR, the input of which is connected to the output of the auxiliary frequency generator.