RU2324972C2 - Устройство для формирования остатка по произвольному модулю от числа - Google Patents
Устройство для формирования остатка по произвольному модулю от числа Download PDFInfo
- Publication number
- RU2324972C2 RU2324972C2 RU2006102753/09A RU2006102753A RU2324972C2 RU 2324972 C2 RU2324972 C2 RU 2324972C2 RU 2006102753/09 A RU2006102753/09 A RU 2006102753/09A RU 2006102753 A RU2006102753 A RU 2006102753A RU 2324972 C2 RU2324972 C2 RU 2324972C2
- Authority
- RU
- Russia
- Prior art keywords
- input
- output
- modulo
- adder
- block
- Prior art date
Links
Images
Landscapes
- Error Detection And Correction (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
Изобретение относится к вычислительной технике и может быть использовано в цифровых вычислительных устройствах для формирования кодовых последовательностей. Техническим результатом является повышение быстродействия путем сокращения количества выполняемых операций за счет увеличения основания преобразования числа. Устройство содержит блоки формирования частичных остатков, умножители по модулю, блок распределения коэффициентов, сумматор по модулю. 2 н.п. ф-лы, 2 ил.
Description
Изобретение относится к вычислительной технике и может быть использовано в цифровых вычислительных устройствах для формирования кодовых последовательностей.
Известно устройство для формирования остатка по произвольному модулю от числа, содержащее элементы ИЛИ, формирователи импульсов, счетчики, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, блоки умножения, элемент И, группу сумматоров по модулю два (см. АС СССР №1238077, кл. G06F 11/08, 15.06.1986).
Недостатком данного устройства является низкое быстродействие.
Наиболее близким по технической сущности к заявляемому изобретению является комбинационный рекуррентный формирователь остатков, содержащий узлы формирования частичных остатков, ключи и сумматоры по произвольному модулю (см. патент РФ №2029435, кл. Н03М 7/18, 20.02.1995).
Недостатком данного устройства является его низкое быстродействие.
Цель изобретения - повышение быстродействия за счет увеличения основания преобразования числа.
Сущность изобретения заключается в реализации следующего способа формирования остатков по модулю.
Известно, что любое целое положительное число А может быть представлено в виде степеней числа 2, просуммированных в соответствии с коэффициентами при каждой степени, то есть
Существующие устройства формирования остатков в основном используют процедуру вычисления частичных остатков от каждой из степеней числа, представленного в двоичном виде с последующим умножением их по модулю на коэффициенты при соответствующих степенях и суммированием по модулю.
В таких устройствах число 2 в выражении (1) одновременно является и основанием системы счисления, и основанием преобразования при вычислении остатка
Предлагаемое устройство реализует процедуру приведения числа А по произвольному модулю р, используя основание преобразования М=2N, где N - целое положительное число, большее 1. В этом случае число
А=an2n+an-12n-1+...+а12+a0
для выполнения вычислений может быть приведено к виду
где M=2N - основание преобразования; bi (i=1, ..., r) - соответствующий коэффициент при основании преобразования. Если количество разрядов k=n+1 при представлении числа А в виде (1) кратно N, то
в противном случае
где k* - ближайшее к k целое число, большее k и кратное N. Для достижения k значений k*количество разрядов увеличивают путем добавления нулевых коэффициентов перед старшим разрядом числа А. Тогда
br={an, an-1, ..., an-N+1}, br-1={an-N, an-N-1, ..., an-2N}
и т.д.
Система счисления при изменении основания преобразования остается двоичной, то есть коэффициенты bi есть числа, которые в двоичном виде представляют собой последовательность, состоящую из коэффициентов aj, количество которых зависит от выбранного значения N.
Пример:
Пусть A=189=1·27+0·26+1·25+1·24+1·23+1·22+0·2+1·1=10111101.
Очевидно, что для формирования остатка необходимо сформировать значение частичного остатка от каждой степени числа «2» от 1 до n (т.к. увеличение степени числа 2 осуществляется сдвигом старшей степени на одну позицию в сторону возрастания, то требуется провести (n-1) операций сдвига), умножить каждое из них на коэффициент при соответствующей степени (n операций) и просуммировать, то есть выполнить 2n операций.
Пусть N=A, тогда М=2N=16. В этом случае число А можно представить в следующем виде:
A=br16r+br-116r-1+...+b116+b0.
Наивысшая степень r в данном представлении числа А определяется отношением
так как количество разрядов при представлении числа А в двоичном виде кратно выбранному значению N. В данном случае k=n+1=8, N=4. Следовательно, r=1. Тогда
А=b1161+b0160=b1·16+b0.
Коэффициент b1 определяется первыми N коэффициентами an, an-1, ..., an-N при представлении числа А в двоичном виде, b0 - следующими N коэффициентами, то есть, если А=10111101, то b1=1011, b0=1101.
Тогда рассматриваемое число А с измененным основанием преобразования может быть записано как
A=(1011)·16+1101=11·16+13=176+13=189
Очевидно, что для нахождения остатка от числа А с измененным основанием преобразования необходимо найти частичный остаток только от одной степени числа 16, после чего умножить его по модулю на соответствующий коэффициент и просуммировать по модулю полученные результаты.
При формировании частичных остатков от степеней числа А с измененным основанием преобразования используется следующая процедура. Известно, что любая степень числа 2, представленная в двоичной форме, может быть сформирована путем сдвига символа «1» на определенное количество разрядов в сторону возрастания. Таким образом, число 2N может быть получено при сдвиге символа «1» на N разрядов вверх. Для приведения полученного значения z степени числа А с измененным основанием преобразования по модулю данное значение сравнивается со значением модуля р. Если полученное значение z≥p, то из z вычитается значение модуля р, а полученное в результате значение z1=z-p вновь сравнивается со значением р. Если и в этом случае значение z1≥p, то из z1 вновь вычитается значение р, а полученное в результате значение z2=z1-р сравнивается со значением р. Данные операции проводятся до тех пор, пока значение zn, полученное на n-м шаге вычислений, не станет меньше значения модуля р. В этом случае значение zn является частичным остатком от степени числа А с измененным основанием преобразования по модулю р. Если уже на первом шаге входное значение z<p, значение z остается без изменений и является частичным остатком от степени числа А с измененным основанием преобразования по модулю р.
Следует отметить, что в случае представления числа А двоичной последовательностью, количество элементов которой не является кратным N, данная последовательность дополняется нулями перед старшим разрядом до достижения размеров последовательности, кратной N.
Таким образом, увеличение основания преобразования при формировании остатков с М=2 до М=2N позволяет уменьшить количество последовательных ступеней преобразования, тем самым увеличив быстродействие выполнения операции формирования остатков.
На фиг.1 представлена схема устройства для формирования остатка по произвольному модулю от числа, на фиг.2 - схема блока формирования частичных остатков.
Устройство для формирования остатка по произвольному модулю состоит из l=((k*/N)-1) блоков 1 формирования частичных остатков (где k* - количество разрядов в двоичном представлении числа, от которого формируется остаток, с учетом добавленных для достижения кратности N разрядов), (l+1) блоков 2 умножения по модулю, блока 3 распределения коэффициентов и сумматора 4 по модулю.
Блок 1 формирования частичных остатков состоит из блока 10 сдвига, t сумматоров 11 (где t равно отношению , округленному в сторону большего целого числа), t инверторов 12, (t-1) умножителей 13 на константу и мультиплексора 14.
Первый вход каждого блока 1 формирования частичных остатков служит для записи символа «1», являющегося кодом начала операции. В блоке 1 формирования частичных остатков данный символ подается на вход блока 10 сдвига, а также на третьи входы каждого сумматора 11. Ко второму входу каждого блока 1 формирования частичных остатков подключен вход 6 записи кода модуля устройства. Выход i-го блока 1 формирования частичных остатков (где i=1, ..., l-1) подключен к первому входу i+1-го блока 2 умножения по модулю. Ко второму входу каждого блока 2 умножения по модулю подключен вход 6 записи кода модуля устройства. К третьему входу j-го блока 2 умножения по модулю (где j=1, ..., l+1) подключен j-й выход блока 3 распределения коэффициентов. Выход j-го блока 2 умножения по модулю подключен к j-му входу сумматора 4 по модулю. На (j+1)-й вход сумматора 4 по модулю подан код модуля р со входа 6 устройства. Выход сумматора 4 по модулю является выходом 8 устройства.
Устройство работает следующим образом.
В исходном состоянии на вход 6 подан двоичный код модуля р, по которому будет осуществляться формирование остатков. На вход 7 подан двоичный код числа А, от которого формируется остаток. Процесс формирования остатка начинается с подачи на вход 5 устройства символа «1», который поступает на вход каждого блока 1 формирования частичных остатков. В блоке 1 формирования частичных остатков символ «1» подается на вход блока 10 сдвига, который путем сдвига символа «1» на m×N разрядов в сторону увеличения (m=1, ..., l), на своем выходе формирует двоичный код числа z, соответствующего определенной степени числа А с измененным основанием преобразования (в m-м блоке формирования частичных остатков блок 10 сдвига формирует двоичный код m-й степени числа А). Код числа z поступает на первые входы сумматоров 11 и на первый информационный вход мультиплексора 14. Со входа 2 блока 1 формирования частичных остатков двоичный код модуля р подается на входы умножителей 13 на константу и на вход первого инвертора 12. Значение модуля в k-м умножителе 13 (где k=1, ..., t-1) умножается на величину f=(k+1). С выхода k-го умножителя на константу 13 код полученного значения поступает на вход (k+1)-го инвертора 12. В h-м (где h=1, ..., t) инверторе 12 поступающий на его вход код переводится в инверсный код, который подается на второй вход h-го сумматора 11, причем на вход первого инвертора 12 поступает непосредственно код модуля р. Очевидно, что на выходе h-го сумматора формируется инверсный код значения h×p, поступающий на второй вход h-го сумматора 11. На третий вход каждого сумматора 11 с первого входа блока 1 формирования частичных остатков поступает код числа «1», служащий для перевода инверсного кода модуля в дополнительный код.
В общем виде сумматор 11 осуществляет операцию, описываемую выражением: , где с - результат суммирования, z - значение степени числа А с измененным основанием преобразования, h - номер сумматора, р - модуль. Старший разряд сформированного кода значения с поступает на выход переноса сумматора 11, остальные разряды представляют разность z-h×p и поступают на информационный выход сумматора 11.
До тех пор, пока значение z превышает значение h×p, на выходе переноса h-го сумматора 11 будет формироваться символ «1», который будет поступать на h-й управляющий вход мультиплексора 14. При превышении значением h×p значения z на выходе переноса h-го сумматора 11 сформируется символ «0». При поступлении на h-й управляющий вход мультиплексора 14 символа «0» с выхода переноса h-го сумматора 11 мультиплексор 14 подключит на выход 3, являющийся выходом блока 1 формирования коэффициентов, тот свой информационный вход, на который подается значение с информационного выхода (h-1)-го сумматора 11. Данное значение представляет частичный остаток от степени числа А с по модулю р.
С выхода m-го блока 1 формирования частичных остатков полученное значение поступает на первый вход (m+1)-го блока 2 умножения по модулю. На первый вход первого блока 2 умножения по модулю подается символ «1» с входа 5 устройства.
На второй вход каждого блока 2 умножения подается код модуля со входа 6 устройства. На третий вход j-го блока 2 умножения по модулю поступает последовательность из N символов с j-го выхода блока 3 распределения коэффициентов. Данный блок представляет собой коммутатор с динамическими или жесткими связями, формирующий на выходах из поступающей на его вход последовательности длиной k символов (k*/N) последовательностей длиной N символов. Данные последовательности по сути являются коэффициентами bi при представлении числа А с помощью переменного основания преобразования. Причем на первый выход блока 3 распределения коэффициентов подаются младшие N разрядов входной последовательности, на второй выход - следующие N разрядов и т.д. В случае, если k не кратно N, последняя формируемая последовательность дополнится нулями в старших разрядах и также будет состоять из N символов.
Сформированное на выходе j-го блока 2 умножения по модулю значение, представляющее собой произведение частичного остатка от степени числа А с измененным основанием на коэффициент при данной степени, подается на сумматор 4 по модулю, где суммируется в соответствии с модулем со значениями, сформированными в других блоках 2 умножения. Полученное в результате суммирования по модулю значение, являющееся остатком от числа А по произвольному модулю р, подается на выход сумматора, который является выходом 8 устройства.
Claims (2)
1. Устройство для формирования остатка по произвольному модулю, содержащее l блоков формирования частичных остатков, (l+1) умножителей по модулю, сумматор по модулю, причем вход каждого блока формирования частичных остатков соединен с входом записи кода начала операции устройства, выход m-го блока формирования частичных остатков соединен с первым входом (m+1)-го блока умножения по модулю, где m=1, ..., l, первый вход первого блока умножения по модулю соединен со входом записи кода начала операции устройства, отличающееся тем, что в него введен блок распределения коэффициентов, формирующий коэффициенты при основании преобразования, причем вход блока распределения коэффициентов соединен со входом записи двоичного кода исследуемого числа устройства, j-й выход блока распределения коэффициентов соединен с третьим входом j-го блока умножения по модулю, где j=1, ..., l+1, причем вторые входы умножителей по модулю соединены со входом записи двоичного кода модуля устройства, выход j-го умножителя соединен с j-м входом сумматора по модулю, вход записи двоичного кода модуля устройства соединен с (j+1)-м входом сумматора по модулю и вторым входом каждого блока формирования частичных остатков, выход сумматора по модулю является выходом устройства.
2. Блок формирования частичных остатков, содержащий блок сдвига, t сумматоров, t инверторов, (t-1) умножителей на константу и мультиплексор, причем вход записи кода начала операции устройства подключен ко входу блока сдвига и к третьему входу каждого сумматора, выход блока сдвига подключен к первому информационному входу мультиплексора и первым входам сумматоров, выход переноса h-го сумматора подключен к h-му управляющему входу мультиплексора, информационный выход h-го сумматора подключен к (h+1)-му информационному входу мультиплексора, где h=1, ..., t, вход записи двоичного кода модуля подключен ко входу первого инвертора и ко входу каждого умножителя на константу, k-й умножитель на константу производит умножение значения на своем входе на величину (k+1), где k=1, ..., t-1, выход k-го умножителя на константу подключен ко входу (k+1)-го инвертора, выход h-го инвертора подключен ко второму входу h-го сумматора, выход мультиплексора является выходом формирователя.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2006102753/09A RU2324972C2 (ru) | 2006-01-31 | 2006-01-31 | Устройство для формирования остатка по произвольному модулю от числа |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2006102753/09A RU2324972C2 (ru) | 2006-01-31 | 2006-01-31 | Устройство для формирования остатка по произвольному модулю от числа |
Publications (2)
Publication Number | Publication Date |
---|---|
RU2006102753A RU2006102753A (ru) | 2007-08-20 |
RU2324972C2 true RU2324972C2 (ru) | 2008-05-20 |
Family
ID=38511554
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
RU2006102753/09A RU2324972C2 (ru) | 2006-01-31 | 2006-01-31 | Устройство для формирования остатка по произвольному модулю от числа |
Country Status (1)
Country | Link |
---|---|
RU (1) | RU2324972C2 (ru) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2445730C2 (ru) * | 2010-02-24 | 2012-03-20 | Государственное образовательное учреждение высшего профессионального образования "Ставропольский государственный университет" | Устройство для формирования остатка по произвольному модулю от числа |
RU2696223C1 (ru) * | 2018-12-04 | 2019-07-31 | федеральное государственное автономное образовательное учреждение высшего образования "Северо-Кавказский федеральный университет" | Арифметико-логическое устройство для формирования остатка по произвольному модулю от числа |
RU2760927C1 (ru) * | 2021-02-19 | 2021-12-01 | Федеральное государственное казенное военное образовательное учреждение высшего образования "Военная академия Ракетных войск стратегического назначения имени Петра Великого" МО РФ | Устройство для формирования остатка по произвольному модулю от числа |
RU2791440C1 (ru) * | 2022-12-23 | 2023-03-07 | федеральное государственное автономное образовательное учреждение высшего образования "Северо-Кавказский федеральный университет" | Конвейерный формирователь остатков по произвольному модулю |
-
2006
- 2006-01-31 RU RU2006102753/09A patent/RU2324972C2/ru not_active IP Right Cessation
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2445730C2 (ru) * | 2010-02-24 | 2012-03-20 | Государственное образовательное учреждение высшего профессионального образования "Ставропольский государственный университет" | Устройство для формирования остатка по произвольному модулю от числа |
RU2696223C1 (ru) * | 2018-12-04 | 2019-07-31 | федеральное государственное автономное образовательное учреждение высшего образования "Северо-Кавказский федеральный университет" | Арифметико-логическое устройство для формирования остатка по произвольному модулю от числа |
RU2760927C1 (ru) * | 2021-02-19 | 2021-12-01 | Федеральное государственное казенное военное образовательное учреждение высшего образования "Военная академия Ракетных войск стратегического назначения имени Петра Великого" МО РФ | Устройство для формирования остатка по произвольному модулю от числа |
RU2791440C1 (ru) * | 2022-12-23 | 2023-03-07 | федеральное государственное автономное образовательное учреждение высшего образования "Северо-Кавказский федеральный университет" | Конвейерный формирователь остатков по произвольному модулю |
Also Published As
Publication number | Publication date |
---|---|
RU2006102753A (ru) | 2007-08-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Gokhale et al. | Design of Vedic-multiplier using area-efficient Carry Select Adder | |
Gokhale et al. | Design of area and delay efficient Vedic multiplier using Carry Select Adder | |
Chandrashekara et al. | Design of 8 bit Vedic multiplier using Urdhva Tiryagbhyam sutra with modified carry save adder | |
Patronik et al. | Design of Reverse Converters for the New RNS Moduli Set $\{2^{n}+ 1, 2^{n}-1, 2^{n}, 2^{n-1}+ 1\} $($ n $ odd) | |
RU2324972C2 (ru) | Устройство для формирования остатка по произвольному модулю от числа | |
US5987487A (en) | Methods and apparatus for the processing of digital signals | |
RU2299461C1 (ru) | Умножитель по модулю | |
JPS6146872B2 (ru) | ||
RU2717915C1 (ru) | Вычислительное устройство | |
JP3660075B2 (ja) | 除算装置 | |
RU2299460C1 (ru) | Умножитель на два по модулю | |
RU2661797C1 (ru) | Вычислительное устройство | |
Ghosh et al. | FPGA implementation of MAC unit for double base ternary number system (DBTNS) and its performance analysis | |
RU2356086C2 (ru) | Вычислительное устройство | |
Mehkarkar et al. | Implementation of high speed fir filter based on ancient vedic multiplication technique | |
RU2029435C1 (ru) | Комбинационный рекуррентный формирователь остатков | |
Behera et al. | VLSI implementation of digital filter using novel RTSD adder and booth multiplier | |
RU2630386C1 (ru) | Умножитель по модулю | |
Bankar et al. | Design of arithmetic circuit using Quaternary Signed Digit Number system | |
RU2791440C1 (ru) | Конвейерный формирователь остатков по произвольному модулю | |
RU2797163C1 (ru) | Конвейерный вычислитель | |
RU2299462C1 (ru) | Устройство для формирования остатка по двойному модулю | |
RU2804380C1 (ru) | Конвейерный вычислитель | |
RU2012137C1 (ru) | Устройство для формирования остатка по произвольному модулю от числа | |
RU2797164C1 (ru) | Конвейерный умножитель по модулю |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | The patent is invalid due to non-payment of fees |
Effective date: 20080201 |