RU2300131C1 - Binary number comparator - Google Patents
Binary number comparator Download PDFInfo
- Publication number
- RU2300131C1 RU2300131C1 RU2006100468/09A RU2006100468A RU2300131C1 RU 2300131 C1 RU2300131 C1 RU 2300131C1 RU 2006100468/09 A RU2006100468/09 A RU 2006100468/09A RU 2006100468 A RU2006100468 A RU 2006100468A RU 2300131 C1 RU2300131 C1 RU 2300131C1
- Authority
- RU
- Russia
- Prior art keywords
- output
- logical element
- input
- inputs
- logical
- Prior art date
Links
Landscapes
- Logic Circuits (AREA)
Abstract
Description
Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др.The invention relates to computer technology and can be used to build automation, functional units of control systems, etc.
Известны компараторы двоичных чисел (см., например, третий снизу рис. в табл.3.5 на стр.103 в книге Справочник по цифровой вычислительной технике. Малиновский Б.Н., Александров В.Я., Боюн В.П. и др. / Под ред. Б.Н.Малиновского. Киев: Техника, 1974 г.), формирующие признак соотношения x2>x1, где x1, x2∈{0,1} - одноразрядные двоичные числа, задаваемые двоичными сигналами.Comparators of binary numbers are known (see, for example, the third from the bottom of the figure in table 3.5 on page 103 in the book Handbook of Digital Computing. Malinovsky B.N., Alexandrov V.Ya., Boyun V.P. and others. / Under the editorship of B.N. Malinovsky, Kiev: Technique, 1974), which form the sign of the relation x 2 > x 1 , where x 1 , x 2 ∈ {0,1} are single-bit binary numbers given by binary signals.
К причине, препятствующей достижению указанного ниже технического результата при использовании известных компараторов двоичных чисел, относится ограниченные функциональные возможности, обусловленные тем, что не допускается сравнение двухразрядных двоичных чисел, задаваемых двоичными сигналами.The reason that impedes the achievement of the technical result indicated below when using known binary number comparators is limited functionality, due to the fact that it is not allowed to compare two-digit binary numbers given by binary signals.
Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип компаратор двоичных чисел (рис.8.32а на стр.500 в книге Шевкопляс Б.В. Микропроцессорные структуры. Инженерные решения: Справочник. М.: Радио и связь, 1990 г.), который содержит логические элементы и формирует признаки соотношений А>В, А=В, где A=а1а0 и В=b1b0 - двухразрядные двоичные числа, задаваемые двоичными сигналами a0, a1, b0, b1∈{0,1}, при этом максимальное время задержки распространения сигнала в прототипе определяется выражением τ=4τЭ, где τэ - время задержки логического элемента.The closest device of the same purpose to the claimed invention in terms of features is the binary number comparator adopted for the prototype (Fig. 8.32a on p. 500 in the book of B. Shevkoplyas Microprocessor structures. Engineering solutions: Reference book. M: Radio and communications, 1990), which contains logical elements and forms the signs of the relations A> B, A = B, where A = a 1 a 0 and B = b 1 b 0 are two-digit binary numbers given by binary signals a 0 , a 1 , b 0, b 1 ∈ {0,1}, with the maximum signal propagation delay time in the prior art was determined by the expression τ = 4τ E, where T e - time delay logic element.
К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относятся большие аппаратурные затраты.The reason that impedes the achievement of the technical result indicated below when using the prototype includes high hardware costs.
Техническим результатом изобретения является уменьшение аппаратурных затрат при сохранении функциональных возможностей и быстродействия прототипа.The technical result of the invention is to reduce hardware costs while maintaining the functionality and speed of the prototype.
Указанный технический результат при осуществлении изобретения достигается тем, что в компараторе двоичных чисел, содержащем логический элемент ИЛИ, логический элемент ИЛИ-НЕ и два логических элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, особенность заключается в том, что в него дополнительно введены три логических элемента И-НЕ, причем первый вход и выход i-го логического элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединены соответственно с первым и вторым входами i-го логического элемента И-НЕ, подключенного вторым входом к i-му входу логического элемента ИЛИ-НЕ, первый, второй входы и выход логического элемента ИЛИ соединены соответственно с выходом второго, вторым входом первого логических элементов И-НЕ и вторым входом третьего логического элемента И-НЕ, подключенного первым входом и выходом соответственно к выходу первого логического элемента И-НЕ и первому выходу компаратора двоичных чисел, второй выход и i-й, (i+2)-й входы которого соединены соответственно с выходом логического элемента ИЛИ-НЕ и первым, вторым входами i-го логического элемента ИСКЛЮЧАЮЩЕЕ ИЛИ.The specified technical result during the implementation of the invention is achieved by the fact that in the comparator of binary numbers containing the logical element OR, the logical element OR-NOT and two logical elements EXCLUSIVE OR, the peculiarity lies in the fact that it additionally introduced three logical elements AND-NOT, first entry and exit of i EXCLUSIVE OR gates are connected respectively to the first and second inputs of the i-th AND gate NOT connected to the i-th input of the OR gate, the first, second inputs and outputs of the OR gate are connected respectively to the output of the second, second the input of the first logical elements AND-NOT and the second input of the third logical element AND-NOT connected by the first input and output, respectively, to the output of the first logical element AND-NOT and the first output of the binary number comparator, the second output i-th, (i + 2) -th inputs of which are respectively connected to the output of the NOR and the first, second, i-th inputs of NAND gate XOR.
На чертеже представлена схема предлагаемого компаратора двоичных чисел.The drawing shows a diagram of the proposed comparator of binary numbers.
Компаратор двоичных чисел содержит логические элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 11, 12, логические элементы И - НЕ 21, 22, 23, логический элемент ИЛИ 3 и логический элемент ИЛИ - НЕ 4, причем первый вход и выход элемента 1i () соединены соответственно с первым и вторым входами элемента 2i, подключенного вторым входом к i-му входу элемента 4, первый, второй входы и выход элемента 3 соединены соответственно с выходом элемента 22, вторым входом элемента 21 и вторым входом элемента 23, подключенного первым входом и выходом соответственно к выходу элемента 21 и первому выходу компаратора двоичных чисел, второй выход и i-й, (i+2)-й входы которого соединены соответственно с выходом элемента 4 и первым, вторым входами элемента 1i.The binary numbers comparator contains EXCLUSIVE OR 1 1 , 1 2 logic elements, AND logical elements - NOT 2 1 , 2 2 , 2 3 , logical element OR 3 and logical element OR - NOT 4, with the first input and output of element 1 i ( ) are connected respectively to the first and second inputs of element 2 i connected by the second input to the i-th input of element 4, the first, second inputs and output of element 3 are connected respectively to the output of element 2 2 , the second input of element 2 1 and the second input of element 2 3 connected by the first input and output, respectively, to the output of element 2 1 and the first output of the binary number comparator, the second output and the ith (i + 2) -th inputs of which are connected respectively to the output of element 4 and the first, second inputs of element 1 i .
Работа предлагаемого компаратора двоичных чисел осуществляется следующим образом. На его первый, второй и третий, четвертый входы подаются соответственно произвольные двоичные сигналы a1, a0∈{0,1} и b1, b0∈{0,1}, которые задают подлежащие сравнению двухразрядные двоичные числа А=a1a0 и В=b1b0 (a1, b1 и a0, b0 определяют значения старших и младших разрядов соответственно). Тогда сигналы на первом, втором выходах предлагаемого компаратора будут определяться выражениямиThe work of the proposed comparator of binary numbers is as follows. Arbitrary binary signals a 1 , a 0 ∈ {0,1} and b 1 , b 0 ∈ {0,1} are supplied to its first, second, third, fourth inputs, respectively, which specify two-digit binary numbers A = a 1 to be compared a 0 and B = b 1 b 0 (a 1 , b 1 and a 0 , b 0 determine the values of the higher and lower digits, respectively). Then the signals at the first, second outputs of the proposed comparator will be determined by the expressions
В представленной ниже таблице приведены значения реализуемых выражениями (1) функций на всех возможных наборах значений их аргументов.The table below shows the values of the functions realized by expressions (1) on all possible sets of values of their arguments.
С учетом таблицы имеем QA>B=1, если A>B, QA=B=1, если А=В. При этом предлагаемый компаратор содержит семь логических элементов, а максимальное время задержки распространения в нем сигнала определяется выражением τ=4τЭ, где τЭ - время задержки логического элемента. Отметим, что в состав прототипа входят одиннадцать логических элементов.Given the table, we have Q A> B = 1 if A> B, Q A = B = 1 if A = B. Moreover, the proposed comparator contains seven logic elements, and the maximum delay time of the propagation of a signal in it is determined by the expression τ = 4τ E , where τ E is the delay time of the logical element. Note that the prototype includes eleven logical elements.
Вышеизложенные сведения позволяют сделать вывод, что предлагаемый компаратор двоичных чисел формирует признаки соотношений А>В, А=В, где А=a1a0 и В=b1b0 - двухразрядные двоичные числа, задаваемые двоичными сигналами a0, a1, b0, b1∈{0,1}, имеет быстродействие прототипа и обладает меньшими по сравнению с ним аппаратурными затратами.The above information allows us to conclude that the proposed binary number comparator forms the signs of the relations A> B, A = B, where A = a 1 a 0 and B = b 1 b 0 are two-bit binary numbers defined by binary signals a 0 , a 1 , b 0 , b 1 ∈ {0,1}, has the speed of the prototype and has lower hardware costs compared to it.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2006100468/09A RU2300131C1 (en) | 2006-01-10 | 2006-01-10 | Binary number comparator |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2006100468/09A RU2300131C1 (en) | 2006-01-10 | 2006-01-10 | Binary number comparator |
Publications (1)
Publication Number | Publication Date |
---|---|
RU2300131C1 true RU2300131C1 (en) | 2007-05-27 |
Family
ID=38310793
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
RU2006100468/09A RU2300131C1 (en) | 2006-01-10 | 2006-01-10 | Binary number comparator |
Country Status (1)
Country | Link |
---|---|
RU (1) | RU2300131C1 (en) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2620991C1 (en) * | 2016-03-23 | 2017-05-30 | Олег Александрович Козелков | Device for selection of binary numbers |
RU2621280C1 (en) * | 2015-12-08 | 2017-06-01 | Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" | Binary number comparator |
RU2626329C1 (en) * | 2016-03-23 | 2017-07-26 | Олег Александрович Козелков | Comparator of binary numbers |
RU2649296C1 (en) * | 2017-04-04 | 2018-03-30 | федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" | Comparator of binary numbers |
RU2757832C1 (en) * | 2020-10-28 | 2021-10-21 | федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" | Binary number comparator |
RU2809211C1 (en) * | 2023-08-11 | 2023-12-07 | федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" | Binary number comparator |
-
2006
- 2006-01-10 RU RU2006100468/09A patent/RU2300131C1/en not_active IP Right Cessation
Non-Patent Citations (1)
Title |
---|
ЯКУБОВСКИЙ С.В., НИССЕЛЬСОН Л.И., КУЛЕШОВА В.И. и др., Справочник, под ред. С.В.ЯКУБОВСКОГО, Москва, Радио, 1989. с.24, рис.2. * |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2621280C1 (en) * | 2015-12-08 | 2017-06-01 | Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" | Binary number comparator |
RU2620991C1 (en) * | 2016-03-23 | 2017-05-30 | Олег Александрович Козелков | Device for selection of binary numbers |
RU2626329C1 (en) * | 2016-03-23 | 2017-07-26 | Олег Александрович Козелков | Comparator of binary numbers |
RU2649296C1 (en) * | 2017-04-04 | 2018-03-30 | федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" | Comparator of binary numbers |
RU2757832C1 (en) * | 2020-10-28 | 2021-10-21 | федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" | Binary number comparator |
RU2809211C1 (en) * | 2023-08-11 | 2023-12-07 | федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" | Binary number comparator |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
RU2300131C1 (en) | Binary number comparator | |
RU2647639C1 (en) | Logic converter | |
RU2287897C1 (en) | Majority module | |
RU2417404C1 (en) | Logic converter | |
RU2621281C1 (en) | Logic converter | |
RU2363037C1 (en) | Device for comparing binary numbers | |
RU2580799C1 (en) | Logic transducer | |
RU2324971C1 (en) | Binary data comparator | |
RU2298219C1 (en) | Device for selecting maximal one out of two binary numbers | |
RU2300133C1 (en) | Device for picking minimal one of two binary numbers | |
RU2248034C1 (en) | Logical converter | |
RU2300132C1 (en) | Binary number comparator | |
RU2703675C1 (en) | Logic converter | |
JP7228590B2 (en) | data bus | |
RU2300135C1 (en) | Device for selecting the greater one of two binary numbers | |
RU2621280C1 (en) | Binary number comparator | |
RU2249844C2 (en) | Logic module | |
RU2420789C1 (en) | Device for comparing binary numbers | |
RU2361266C1 (en) | Binary number comparator | |
RU2330322C1 (en) | Device for comparison of binary numbers | |
RU2329530C1 (en) | Binary code comparator device | |
RU2300138C1 (en) | Logical calculator | |
RU2298220C1 (en) | Device for comparing binary numbers | |
RU2282234C1 (en) | Logical computing device | |
RU2398265C2 (en) | Logic module |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | The patent is invalid due to non-payment of fees |
Effective date: 20080111 |