RU2297036C2

RU2297036C2 - Fault-tolerant device

Info

Publication number: RU2297036C2
Application number: RU2004115100/09A
Authority: RU
Inventors: Алексей Николаевич Царьков (RU); Алексей Николаевич Царьков; Евгений Михайлович Ананьев (RU); Евгений Михайлович Ананьев; Александр Алексеевич Павлов (RU); Александр Алексеевич Павлов; Алексей Александрович Павлов (RU); Алексей Александрович Павлов; Павел Александрович Павлов (RU); Павел Александрович Павлов; Алексей Витальевич Шандриков (RU); Алексей Витальевич Шандриков; Надежда Валерьевна Ерёмина (RU); Надежда Валерьевна Ерёмина; Виктор Николаевич Коршунов (RU); Виктор Николаевич Коршунов; зов Александр Вениаминович Долгов (RU); Александр Вениаминович Долговязов
Original assignee: Институт Инженерной Физики (Ииф Рф)
Priority date: 2004-05-20
Filing date: 2004-05-20
Publication date: 2007-04-10
Also published as: RU2004115100A

Abstract

FIELD: computer engineering, possible use in combination devices, and also devices for storing and transferring information.

SUBSTANCE: device contains original circuit, four groups of AND elements, group of OR elements, encoding device, folding circuit, register, error syndrome circuit, checks circuit, three decoders, corrector.

EFFECT: decreased number of controlling discharges.

1 dwg, 1 app

Description

Изобретение относится к вычислительной технике и может быть использовано для повышения достоверности функционирования работы комбинационных устройств, а также устройств хранения и передачи информации (оперативных и постоянных запоминающих устройств ЭВМ и т.п.).The invention relates to computer technology and can be used to increase the reliability of the operation of combinational devices, as well as storage and transmission devices (online and read-only memory computers, etc.).

Известно самокорректирующееся дискретное устройство [1], использующее декодирующее устройство, исправляющее модульные (байтовые) ошибки на основе применения кодов Рида-Соломона, содержащее исходную схему, кодирующее устройство, избыточную схему, декодирующее устройство, включающее схему вычисления синдрома, формирователь мнимых синдромов, дешифратор ошибки в байте, схему вычисления искаженного байта, коммутаторы ошибок, корректор ошибок, входы устройства подключены к входам исходной схемы и к входам кодирующего устройства, выходы кодирующего устройства подключены к входам избыточной схемы, выходы которой подключены к первым входам схемы вычисления синдрома, выходы исходной схемы подключены к вторым входам схемы вычисления синдрома и к первым входам корректора, выходы схемы вычисления синдрома подключены ко входам дешифратора ошибки, выходы которого подключены к вторым входам корректора, выходы корректора являются выходами устройства.It is known self-correcting discrete device [1], using a decoding device that corrects modular (byte) errors based on the use of Reed-Solomon codes, containing the original circuit, encoding device, redundant circuit, decoding device, including a syndrome calculation circuit, an imaginary syndrome shaper, an error decoder in byte, distorted byte calculation circuit, error switches, error corrector, device inputs are connected to the inputs of the original circuit and to the inputs of the encoder, code outputs the switching device is connected to the inputs of the redundant circuit, the outputs of which are connected to the first inputs of the syndrome calculation circuit, the outputs of the original circuit are connected to the second inputs of the syndrome calculation circuit and to the first inputs of the corrector, the outputs of the syndrome calculation circuit are connected to the inputs of the error decoder, the outputs of which are connected to the second inputs corrector, corrector outputs are device outputs.

Недостатком устройства является низкая достоверность функционирования устройства, так как коды Рида-Соломона позволяют корректировать ошибку в одном байте информации и обнаруживать ошибку в двух байтах информации, кроме этого данные коды нельзя использовать при малом числе информационных разрядов.The disadvantage of this device is the low reliability of the device, since the Reed-Solomon codes allow you to correct the error in one byte of information and detect an error in two bytes of information, in addition, these codes cannot be used with a small number of information bits.

Наиболее близким по техническому решению является самокорректирующееся дискретное устройство [2], содержащие исходную схему, первое кодирующее устройство, схему синдрома ошибки, дешифратор ошибки, корректор, второе, третье и четвертое кодирующие устройства, с первой по четвертую схемы свертки, схему признака ошибки, элемент ИЛИ, входы устройства подключены к исходной схеме и к входам первого кодирующего устройства, к входам второго кодирующего устройства, а выходы исходной схемы подключены к входам третьего и четвертого кодирующих устройств, к первым входам корректора, выходы которого являются выходами устройства, выходы с первого по четвертое кодирующих устройств подключены соответственно к входам с первой по четвертую схем свертки, выходы первой и третьей схем свертки подключены к входам схемы синдрома ошибки, выходы второй и четвертой схем свертки подключены к входам схемы признака ошибки, выходы схемы синдрома ошибки и признака ошибки подключены к входам дешифратора ошибки, первая группа выходов дешифратора ошибки подключена к вторым входам корректора, а вторая группа выходов подключена к входу элемента ИЛИ, с выхода которого снимается сигнал "отказ устройства".The closest in technical solution is a self-correcting discrete device [2], containing the original circuit, the first coding device, the error syndrome scheme, error decoder, corrector, the second, third and fourth encoding devices, the first to fourth convolution schemes, error symptom scheme, element OR, the inputs of the device are connected to the original circuit and to the inputs of the first encoding device, to the inputs of the second encoding device, and the outputs of the original circuit are connected to the inputs of the third and fourth encoding devices properties to the first inputs of the corrector, the outputs of which are the outputs of the device, the outputs from the first to fourth encoding devices are connected respectively to the inputs from the first to fourth convolution schemes, the outputs of the first and third convolution schemes are connected to the inputs of the error syndrome circuit, the outputs of the second and fourth convolution schemes connected to the inputs of the error flag circuit, the outputs of the error syndrome circuit and the error flag are connected to the inputs of the error decoder, the first group of outputs of the error decoder is connected to the second inputs of the corrector, and the second The output group is connected to the input of the OR element, the output of which is the signal “device failure”.

Недостатком устройства является большая информационная избыточность.The disadvantage of this device is the large information redundancy.

Целью изобретения является уменьшение числа контрольных разрядов.The aim of the invention is to reduce the number of control bits.

Поставленная цель достигается тем, что устройство, содержащие исходную схему, кодирующее устройство, схему свертки, схему синдрома ошибки, первый дешифратор, корректор, информационные входы устройства подключены к первым входам исходной схемы, выходы которой подключены к первым входам корректора, выходы корректора подключены к входам схемы свертки, выходы корректора являются выходами устройства, отличающееся тем, что оно дополнительно содержит с первого по четвертый элементы И, элемент ИЛИ, регистр, схему проверок, второй дешифратор, третий дешифратор, адресные входы, вход записи, вход считывания, вход "Сброс", причем информационные входы устройства подключены к первым входам первого элемента И, адресные входы подключены к вторым входам исходной схемы и к первым входам регистра, вход записи подключен к третьему входу исходной схемы, к второму входу первого элемента И и к второму входу регистра, вход считывания подключен к четвертому входу исходной схемы, к первому входу второго элемента И, к первому входу третьего элемента И, к первому входу четвертого элемента И и к третьему входу регистра, вход "Сброс" подключен к пятому входу исходной схемы и к четвертому входу регистра, выходы исходной схемы подключены к первым входам схемы проверок и к вторым входам второго элемента И, выходы которого подключены к первым входам элемента ИЛИ, вторые входы которого подключены к выходам первого элемента И, а выходы подключены к входам кодирующего устройства, выходы кодирующего устройства подключены к входам схемы свертки, выходы которой подключены к вторым входам третьего элемента И и к пятым входам регистра, первые входы схемы синдромов ошибки подключены к выходам третьего элемента И, вторые входы подключены к выходам регистра, а выходы подключены к вторым входам схемы проверок и к входам первого дешифратора, выходы которого подключены к первым входам третьего дешифратора, выходы схемы проверок подключены к входам второго дешифратора, выходы которого подключены к вторым входам третьего дешифратора, выходы третьего дешифратора подключены к вторым входам четвертого элемента И, выходы которого подключены к вторым входам корректора.This goal is achieved in that the device containing the original circuit, the encoder, the convolution circuit, the scheme of the error syndrome, the first decoder, the corrector, the information inputs of the device are connected to the first inputs of the original circuit, the outputs of which are connected to the first inputs of the corrector, the outputs of the corrector are connected to the inputs convolution schemes, corrector outputs are device outputs, characterized in that it additionally contains first to fourth AND elements, an OR element, a register, a verification scheme, a second decoder, tr there is a decoder, address inputs, write input, read input, input "Reset", and the information inputs of the device are connected to the first inputs of the first element And, address inputs are connected to the second inputs of the original circuit and to the first inputs of the register, the write input is connected to the third input of the original circuit, to the second input of the first element And and to the second input of the register, the read input is connected to the fourth input of the original circuit, to the first input of the second element And, to the first input of the third element And, to the first input of the fourth element And to the third m the input of the register, the input "Reset" is connected to the fifth input of the original circuit and to the fourth input of the register, the outputs of the original circuit are connected to the first inputs of the test circuit and to the second inputs of the second AND element, the outputs of which are connected to the first inputs of the OR element, the second inputs of which are connected to the outputs of the first element And, and the outputs are connected to the inputs of the encoder, the outputs of the encoder are connected to the inputs of the convolution circuit, the outputs of which are connected to the second inputs of the third element And to the fifth inputs of the register, the first inputs error syndrome circuits are connected to the outputs of the third AND element, the second inputs are connected to the register outputs, and the outputs are connected to the second inputs of the verification circuit and to the inputs of the first decoder, the outputs of which are connected to the first inputs of the third decoder, the outputs of the verification circuit are connected to the inputs of the second decoder, the outputs which is connected to the second inputs of the third decoder, the outputs of the third decoder are connected to the second inputs of the fourth element And, the outputs of which are connected to the second inputs of the corrector.

На чертеже представлена блок-схема устройства.The drawing shows a block diagram of a device.

Устройство содержит исходную схему 1, первый элемент 2 И, второй элемент 3 И, третий элемент 4 И, четвертый элемент 5 И, элемент 6 ИЛИ, кодирующее устройство 7, схему 8 свертки, схему синдрома ошибки 9, схему проверок 10, первый дешифратор 11, второй дешифратор 12, третий дешифратор 13, регистр 14, корректор 15, информационные входы 16, адресные входы 17, вход 18 записи, вход 19 считывания, вход 20 сброс, выходы 21 устройства.The device contains an initial circuit 1, a first element 2 AND, a second element 3 AND, a third element 4 AND, a fourth element 5 AND, an element 6 OR, an encoding device 7, a convolution scheme 8, an error syndrome scheme 9, a test scheme 10, a first decoder 11 , the second decoder 12, the third decoder 13, the register 14, the corrector 15, the information inputs 16, the address inputs 17, the input 18 records, the input 19 read, input 20 reset, outputs 21 of the device.

Информационные входы 16 устройства подключены к первым входам исходной схемы 1 и к первым входам первого элемента 2 И, выходы исходной схемы 1 подключены к вторым входам второго элемента 3 И, к первым входам схемы 10 проверок и к первым входам корректора 15, выходы корректора 15 являются выходами 21 устройства, адресные входы 17 подключены к вторым входам исходной схемы 1 и к первым входам регистра 14, вход 18 записи подключен к третьему входу исходной схемы 1, к второму входу первого элемента 2 И и к второму входу регистра 14, вход 19 считывания подключен к четвертому входу исходной схемы 1, к первому входу второго элемента 3 И, к первому входу третьего элемента 4 И, к первому входу четвертого элемента 5 И и к третьему входу регистра 14, вход 20 "Сброс" подключен к пятому входу исходной схемы 1 и к четвертому входу регистра 14, выходы второго элемента 3 И подключены к первым входам элемента 6 ИЛИ, вторые входы которого подключены к выходам первого элемента 2 И, а выходы подключены к входам кодирующего устройства 7, выходы кодирующего устройства 7 подключены к входам схемы 8 свертки, выходы которой подключены к вторым входам третьего элемента 4 И и к пятым входам регистра 14, первые входы схемы 9 синдрома ошибки подключены к выходам третьего элемента 4 И, вторые входы подключены к выходам регистра 14, а выходы подключены к вторым входам схемы 10 проверок и к входам первого дешифратора 11, выходы которого подключены к первым входам третьего дешифратора 13, выходы схемы 10 проверок подключены к входам второго дешифратора 12, выходы которого подключены к вторым входам третьего дешифратора 13, выходы третьего дешифратора 13 подключены к вторым входам четвертого элемента 5 И, выходы которого подключены к вторым входам корректора 15.Information inputs 16 of the device are connected to the first inputs of the original circuit 1 and to the first inputs of the first element 2 AND, the outputs of the original circuit 1 are connected to the second inputs of the second element 3 And, to the first inputs of the circuit 10 checks and to the first inputs of the corrector 15, the outputs of the corrector 15 are the outputs of the device 21, the address inputs 17 are connected to the second inputs of the original circuit 1 and to the first inputs of the register 14, the input 18 of the record is connected to the third input of the original circuit 1, to the second input of the first element 2 And to the second input of the register 14, the input 19 of the reading is connectedthe fourth input of the original circuit 1, to the first input of the second element 3 And, to the first input of the third element 4 And, to the first input of the fourth element 5 And to the third input of the register 14, input 20 "Reset" is connected to the fifth input of the original circuit 1 and to the fourth input of the register 14, the outputs of the second element 3 AND are connected to the first inputs of the element 6 OR, the second inputs of which are connected to the outputs of the first element 2 AND, the outputs are connected to the inputs of the encoder 7, the outputs of the encoder 7 are connected to the inputs of the convolution circuit 8, the outputs which connect are connected to the second inputs of the third element 4 AND and to the fifth inputs of the register 14, the first inputs of the circuit 9 of the error syndrome are connected to the outputs of the third element 4 AND, the second inputs are connected to the outputs of the register 14, and the outputs are connected to the second inputs of the circuit 10 of the checks and to the inputs of the first a decoder 11, the outputs of which are connected to the first inputs of the third decoder 13, the outputs of the test circuit 10 are connected to the inputs of the second decoder 12, the outputs of which are connected to the second inputs of the third decoder 13, the outputs of the third decoder 13 are connected to the second inputs of the four rtogo element 5 and which outputs are connected to second inputs of the equalizer 15.

Кодирующее устройство 7 предназначено для:Encoding device 7 is intended for:

1) реализации правых и левых диагональных проверок на основе использования группы сумматоров по mod 2, при записи информации, в соответствии с правилами, представленными в приложении. Диагональные проверки образуют вектор R=r₁,r₂,............r_2l.;1) the implementation of right and left diagonal checks based on the use of a group of adders according to mod 2, when recording information, in accordance with the rules presented in the appendix. Diagonal checks form the vector R = r ₁ , r ₂ , ............ r _2l .;

2) формирования (аналогичным образом) вектора контрольных разрядов R^П принятого кодового набора на основе информации, считываемой с выходов исходной схемы 1.2) the formation (in a similar way) of the vector of control bits R ^{P of the} received code set based on information read from the outputs of the original circuit 1.

Таким образом, в период записи и считывания информации, на выходе кодирующего устройства 7 имеем соответственно векторы контрольных разрядов:Thus, during the period of writing and reading information, at the output of the encoder 7, we have, respectively, the vectors of the control bits:

R=r₁,r₂,............r_2l,,R = r ₁ , r ₂ , ............ r _2l ,,

R^П=r₁ ^П,r^П ₂,............r^П _2l.R ^P = r ₁ ^P , r ^P ₂ , ............ r ^P _2l .

Схема 8 свертки предназначена для минимизации числа контрольных разрядов правых и левых диагональных проверок (для информационной матрицы, содержащей четное число столбцов) путем сложения по mod 2 значения первого разряда диагональных проверок с остальными разрядами диагональных проверок.The convolution scheme 8 is intended to minimize the number of control bits of the right and left diagonal checks (for an information matrix containing an even number of columns) by adding mod 2 to the value of the first bit of the diagonal checks with the remaining bits of the diagonal checks.

Схема 9 синдрома ошибки представляют собой схему поразрядного сравнения и предназначена для формирования значений синдрома ошибки на основе передаваемой и полученной информации.Scheme 9 of the error syndrome is a bitwise comparison scheme and is intended to generate the values of the error syndrome based on the transmitted and received information.

Схема 10 проверок по значениям информационных разрядов и значениям разрядов синдрома ошибки формирует вектор дополнительных проверок.Scheme 10 checks on the values of the information bits and the values of the bits of the error syndrome forms a vector of additional checks.

Первый дешифратор 11 при возникновении ошибки формирует на одном из своих выходов единичный сигнал в соответствии с поступающим значением синдрома ошибки.When an error occurs, the first decoder 11 generates a single signal at one of its outputs in accordance with the incoming value of the error syndrome.

Второй дешифратор 12 формирует на одном из своих выходов единичный сигнал в соответствии с поступающим значением дополнительной проверки.The second decoder 12 generates a single signal at one of its outputs in accordance with the incoming value of the additional check.

Третий дешифратор 13 по значениям в соответствии с значением синдрома ошибки и значению дополнительной проверки формирует управляющий сигнал на корректор 14 для исправления ошибочных информационных разрядов.The third decoder 13 according to the values in accordance with the value of the error syndrome and the value of the additional check generates a control signal to the corrector 14 to correct erroneous information bits.

Регистр 14 предназначен для хранения значений сигналов вектора контрольных разрядов, сформированного при записи информации в исходную схему 1.The register 14 is designed to store the values of the signals of the vector of the control bits formed when recording information in the original circuit 1.

Корректор 15 предназначен для исправления ошибок

, возникающих на выходах исходной схемы 1, и реализует функцию относительно управляющих сигналов u_i, поступающих с выходов дешифратора:Corrector 15 is designed to correct errors

arising at the outputs of the original circuit 1, and implements a function relative to the control signals u _i coming from the outputs of the decoder:

Устройство работает следующим образом. Перед началом работы на вход 20 подается сигнал, устанавливающий устройство в исходное состояние. При поступлении входной информации на информационные входы 16, адресные входы 17 и сигнала "Запись" на вход 18 информация записывается по указанному адресу в исходной схеме 1. Одновременно она поступает на входы первого элемента 2 И, открытого сигналом со входа 18, и далее через элемент 6 ИЛИ входная информация поступает на вход кодирующего устройства 7. Кодирующее устройство 7, реализованное на группе сумматоров по mod 2, реализует правые и левые диагональные проверки информационной матрицы.The device operates as follows. Before starting work, a signal is applied to input 20, which sets the device to its initial state. Upon receipt of input information at information inputs 16, address inputs 17 and the “Record” signal to input 18, information is recorded at the specified address in the original circuit 1. At the same time, it is fed to the inputs of the first element 2 AND, opened by the signal from input 18, and then through the element 6 OR the input information enters the input of the encoding device 7. The encoding device 7, implemented on a group of adders according to mod 2, implements right and left diagonal checks of the information matrix.

Схема 8 свертки уменьшает на один разряд число разрядов правых и левых диагональных проверок путем сложения по mod 2 значения первого разряда диагональных проверок с остальными разрядами диагональных проверок (см. приложение).The convolution scheme 8 reduces by one digit the number of bits of the right and left diagonal checks by adding mod 2 to the value of the first bit of the diagonal checks with the remaining bits of the diagonal checks (see the appendix).

С выходов схемы 8 свертки значение вектора контрольных поступает на вход регистра 14 и записывается по указанному адресу.From the outputs of the convolution circuit 8, the value of the control vector is supplied to the input of the register 14 and recorded at the specified address.

При считывании информации по указанному адресу сигналы с выхода исходной схемы 1 через второй элемент 3 И, открытый сигналом "Считывание" с входа 19, элемент 6 ИЛИ повторно поступают на вход кодирующего устройства 7, где формируются значения сигналов в контрольных разрядах диагональных проверок полученной информации, а схемой 8 свертки осуществляется их минимизация.When reading information at the specified address, the signals from the output of the original circuit 1 through the second And 3 element, opened by the Read signal from input 19, the OR element 6 is repeatedly fed to the input of the encoding device 7, where the signal values are generated in the control bits of the diagonal checks of the received information, and convolution scheme 8 minimizes them.

При этом информация с выходов схемы 8 свертки поступает на первые входы схемы 9 синдрома ошибки, на вторые входы которой поступает информации, считываемая с регистра 14.In this case, the information from the outputs of convolution circuit 8 is fed to the first inputs of error syndrome circuit 9, to the second inputs of which information is read from register 14.

В результате на выходе схемы 9 синдрома ошибки имеем сформированное значение синдрома ошибки.As a result, at the output of error syndrome circuit 9, we have the generated value of the error syndrome.

Схема 10 проверок по значениям информационных разрядов и значениям разрядов синдрома ошибки формирует вектор дополнительных проверок по правилу, изложенному в приложении.Scheme 10 checks on the values of the information bits and the values of the bits of the error syndrome forms a vector of additional checks according to the rule set out in the appendix.

Третий дешифратор 13 по значениям синдрома ошибки и дополнительной проверки формирует управляющий сигнал на корректор 14 для исправления ошибочных информационных разрядов.The third decoder 13 according to the values of the error syndrome and additional verification generates a control signal to the corrector 14 to correct erroneous information bits.

Приложениеapplication

Коррекция ошибок в одном байте и обнаружение ошибок в остальных байтах информации достигается на основе итеративного кода.Error correction in one byte and error detection in the remaining bytes of information is achieved on the basis of an iterative code.

Процедура построения двумерного итеративного кода состоит в следующем [3]. Заданную совокупность информационных символов делят на группы (блоки, модули) информации, по b-разрядов в каждой группе. Полученные модули информации представляют в виде информационной матрицы (1):The procedure for constructing a two-dimensional iterative code is as follows [3]. A given set of information symbols is divided into groups (blocks, modules) of information, by b-bits in each group. The resulting information modules are presented in the form of an information matrix (1):

Затем осуществляется кодирование информации по методу четности (путем сложения по mod 2 символов строк и столбцов полученной матрицы). В результате имеем двумерный итеративный код, позволяющий обнаруживать и исправлять любую одиночную ошибку:Then the information is encoded using the parity method (by adding mod 2 characters of rows and columns of the resulting matrix). As a result, we have a two-dimensional iterative code that allows us to detect and correct any single error:

где H=h₁,h₂,...h_m - вектор четности строк; Z=z₁,z₂,...z_b- вектор четности столбцов. Вектора четности строк и столбцов образуют совокупность контрольных разрядов R₁={r₁,r₂,r_m,r_m+1,...,r_b}. При получении кодовой комбинации относительно информационных разрядов повторно формируются значения контрольных разрядов R^П ₁={r₁,r₂,r_m,r_m+1,...,r_b}. В данном случае разница между переданными значениями контрольных разрядов и полученными после приема информации образует синдром ошибки Е:where H = h ₁ , h ₂ , ... h _m is the line parity vector; Z = z ₁ , z ₂ , ... z _b is the column parity vector. The parity vectors of rows and columns form the set of control bits R ₁ = {r ₁ , r ₂ , r _m , r _{m + 1} , ..., r _b }. Upon receipt of the code combination relative to the information bits, the values of the control bits R ^P ₁ = {r ₁ , r ₂ , r _m , r _{m + 1} , ..., r _b } are re-formed. In this case, the difference between the transmitted values of the control bits and received after receiving the information forms the error syndrome E:

При этом разряды вектора ошибки е₁е₂...e_m (полученные относительно вектора четности строк) указывают модуль информации, имеющей ошибку, а разряды e_me_m+1...e_b (полученные относительно вектора четности столбцов) указывают ошибочный разряд в модуле информации.In this case, the bits of the error vector e ₁ e ₂ ... e _m (obtained with respect to the row parity vector) indicate the module of information that has an error, and the bits e _m e _{m + 1} ... e _b (obtained with respect to the column parity vector) indicate erroneous bit in the information module.

Так как кодовые комбинации строк и столбцов имеют минимальное расстояние d=2, то минимальное расстояние данного кода d=4. Этот код позволяет исправлять любую одиночную ошибку и обнаруживать значительную долю кратных ошибок.Since code combinations of rows and columns have a minimum distance d = 2, the minimum distance of this code is d = 4. This code allows you to correct any single error and detect a significant proportion of multiple errors.

Структуры ошибок, не обнаруживаемых двумерным итеративным кодом, показаны на рисунке:The structures of errors not detected by the two-dimensional iterative code are shown in the figure:

Рис.1 Структуры ошибок, не обнаруживаемых двумерным итеративным кодом: а) ошибки кратности 4; б) ошибки кратности 6.Fig. 1 Structures of errors not detected by a two-dimensional iterative code: a) errors of multiplicity 4; b) errors of multiplicity 6.

Рис.2 Структуры ошибок двумерного итеративного кода, приводящие к ошибочной коррекции: а) ошибки кратности 5; б) ошибки кратности 7.Fig. 2 Error structures of a two-dimensional iterative code leading to erroneous correction: a) errors of multiplicity 5; b) errors of multiplicity 7.

В общем случае можно строить итеративные коды более высокой размерности (трехмерные, четырехмерные и т.д.), где каждый информационный символ будет являться компонентой одновременно х различных кодовых слов. Параметры итеративных кодов размерности х таковы [3]:In the general case, iterative codes of higher dimension can be constructed (three-dimensional, four-dimensional, etc.), where each information symbol will be a component of x different codewords at the same time. The parameters of iterative codes of dimension x are as follows [3]:

где n_i, k_i, d_i - соответственно длина, количество информационных разрядов, минимальное расстояние кодовых наборов строк и столбцов.where n _i , k _i , d _i are the length, the number of information bits, the minimum distance of the code sets of rows and columns, respectively.

Исходя из этого, для построения итеративных кодов следует использовать проверки, имеющие наибольшую обнаруживающую способность.Based on this, to build iterative codes should use checks that have the highest detecting ability.

Так, организация диагональных проверок рассматриваемой матрицы позволит выявить структуры ошибок, не обнаруживаемые итеративным кодом, реализующим проверки четности строк и столбцов.Thus, the organization of diagonal checks of the matrix under consideration will allow us to identify error structures that are not detected by an iterative code that implements parity checks of rows and columns.

Структура диагональных проверок, обнаруживающих рассматриваемые ошибки, имеет вид, представленный на рис.3.The structure of diagonal checks that detect the considered errors has the form shown in Fig. 3.

Рис.3 Структура диагональных проверок:Fig. 3 Structure of diagonal checks:

- результаты правых диагональных проверок;

- результаты левых диагональных проверок

- the results of the right diagonal checks;

- results of left diagonal checks

Результаты левых диагональных проверок образуются по правилу:The results of the left diagonal checks are formed according to the rule:

Результаты правых диагональных проверок образуются при суммировании значений следующих информационных разрядов:The results of the right diagonal checks are formed by summing the values of the following information bits:

В этом случае общее число диагональных проверок равно 2l или:In this case, the total number of diagonal checks is 2l or:

Пример 1. Пусть рассматриваемое слово состоит из четырех информационных разрядов, которые имеют нулевые значения. Для данного кодового набора информационная матрица имеет вид:Example 1. Let the word in question consists of four information bits that have zero meanings. For this code set, the information matrix has the form:

В этом случае проверки на четность строк и столбцов информационной матрицы дадут нулевые значения и кроме этого будут иметь нулевые значения результаты всех правых и левых диагональных проверок. При возникновении ошибки во всех информационных разрядах имеем четную ошибку, не обнаруживаемую двумерным итеративным кодом, т.к. проверки на четность строк и столбцов информационной матрицы имеют нулевые значения:In this case, the parity checks of the rows and columns of the information matrix will give zero values and, in addition, the results of all right and left diagonal checks will have zero values. If an error occurs in all information bits, we have an even error that cannot be detected by a two-dimensional iterative code, because parity checks of rows and columns of the information matrix have zero values:

В то же время правые и левые диагональные проверки дадут результат 101.At the same time, the right and left diagonal checks will give a result of 101.

Утверждение 1. Итеративный код, реализующий правые и левые диагональные проверки, обнаруживает все четные ошибки, не обнаруживаемые двумерным итеративным кодом, и выявляет нечетные ошибки, воспринимаемые двумерным итеративным кодом как корректируемые.Proposition 1. An iterative code that implements right and left diagonal checks detects all even errors that are not detected by the two-dimensional iterative code, and identifies odd errors that are perceived by the two-dimensional iterative code as correctable.

В свою очередь существуют структуры ошибок, не обнаруживаемые итеративным кодом, реализующим правые и левые диагональные проверки и проверки на четность строк и столбцов. Структуры рассматриваемых ошибок представлены на рис.4.In turn, there are error structures that are not detected by iterative code that implements right and left diagonal checks and checks for the parity of rows and columns. The structures of the considered errors are presented in Fig. 4.

Рис.4 Структуры ошибок, не обнаруживаемых диагональными проверками.Fig. 4 Structures of errors not detected by diagonal checks.

Так, например, относительно информационной матрицы, имеющей нулевые значения, диагональными проверками не будет обнаружена следующая структура ошибки:So, for example, with respect to the information matrix having zero values, the following error structure will not be detected by diagonal checks:

Для того чтобы исключить появление рассматриваемых ошибок, информационная матрица должна содержать не более двух строк.In order to exclude the appearance of the considered errors, the information matrix should contain no more than two rows.

Утверждение 2. Для информационной матрицы b×2 итеративный код, реализующий правые и левые диагональные проверки, обнаруживает все возможные ошибки.Proposition 2. For an information matrix b × 2, an iterative code that implements right and left diagonal checks detects all possible errors.

Следствие 1. Для информационной матрицы b×2 итеративный код, реализующий правые и левые диагональные проверки, различает все возможные ошибки.Corollary 1. For an information matrix b × 2, an iterative code that implements right and left diagonal checks distinguishes all possible errors.

Утверждение 3. При проведении диагональных проверок для информационной матрицы b×2 ошибки обнаруживаются и различаются, если число контрольных разрядов равно:Statement 3. When conducting diagonal checks for the b × 2 information matrix, errors are detected and distinguished if the number of control bits is equal to:

где k - число информационных разрядов.where k is the number of information bits.

Таким образом, при использовании четырехмерного итеративного кода кодовый набор передается в виде:Thus, when using a four-dimensional iterative code, the code set is transmitted in the form:

Результат сложения значений сигналов контрольных разрядов, переданных и полученных, даст синдром ошибки:The result of the addition of the values of the signals of the control bits transmitted and received will give an error syndrome:

где разряды вектора ошибки r₁,r₂......r_l соответствуют правым диагональным проверка; r_l,r_l+1......r_2l - левым.where the bits of the error vector r ₁ , r ₂ ...... r _l correspond to the right diagonal check; r _l , r _{l + 1} ...... r _2l - left.

Для рассматриваемого примера кодирование информации осуществляется следующим образом:For this example, the encoding of information is as follows:

В табл.1 представлены значения синдрома ошибки (относительно безошибочного нулевого набора), полученные при проведении правых и левых диагональных проверок для ошибочных наборов информационной матрицы 2×2 (рассматриваются ошибки только в информационных разрядах).Table 1 shows the values of the error syndrome (relatively error-free zero-set) obtained by conducting the right and left diagonal checks for erroneous sets of the 2 × 2 information matrix (only errors in information bits are considered).

Естественно, данный код имеет слишком большую избыточность, поэтому возникает необходимость минимизировать число контрольных разрядов.Naturally, this code has too much redundancy, so there is a need to minimize the number of check bits.

Утверждение 4. При проведении диагональных проверок для информационной матрицы b×2 ошибки обнаруживаются и различаются, если число контрольных разрядов равно:Statement 4. When conducting diagonal checks for the b × 2 information matrix, errors are detected and distinguished if the number of control bits is equal to:

т.е. число контрольных разрядов уменьшается на два.those. the number of control bits is reduced by two.

В этом случае для информационной матрицы, содержащей четное число столбцов, уменьшение числа контрольных разрядов может быть выполнено путем свертки значений правых и левых диагональных проверок, например путем сложения первого разряда e₁, (e_l+1) рассматриваемого подмножества синдрома ошибки с остальными разрядами.In this case, for an information matrix containing an even number of columns, a decrease in the number of control bits can be performed by convolving the values of the right and left diagonal checks, for example, by adding the first bit e ₁ , (e _{l + 1} ) of the considered subset of the error syndrome with the remaining bits.

Для информационной матрицы, содержащей нечетное число столбцов, уменьшение числа контрольных разрядов может быть выполнено путем свертки значений только правых (левых) диагональных проверок, например путем сложения первого разряда е₁ значений разрядов левого подмножества синдрома ошибки с остальными разрядами, затем сложения первого разряда правого подмножества значений синдрома ошибки с остальными разрядами данного подмножества.For an information matrix containing an odd number of columns, a decrease in the number of control bits can be performed by convolving the values of only the right (left) diagonal checks, for example, by adding the first bit e ₁ of the bits of the left subset of the error syndrome to the remaining bits, then adding the first bit of the right subset values of the error syndrome with the remaining bits of this subset.

Тогда для рассматриваемого примера таблица синдромов ошибок может быть представлена в виде табл.2.Then, for the considered example, a table of error syndromes can be presented in the form of Table 2.

На основе полученных правил кодирования формируется стратегия декодирования, которая решает задачу различения ошибок в информационных и контрольных разрядах и правила коррекции возникающих ошибок.Based on the obtained coding rules, a decoding strategy is formed that solves the problem of distinguishing between errors in information and control bits and the rules for correcting errors that occur.

С этой целью относительно полученных значений синдромов ошибок организуются дополнительные проверки:For this purpose, additional checks are organized regarding the obtained values of the error syndromes:

Для рассматриваемого примера дополнительные проверки имеют вид:For this example, additional checks are of the form:

В табл.3 представлены значения синдромов ошибок и значения дополнительных проверок, полученные относительно части ошибок, возникающих в информационных разрядах, контрольных разрядах и одновременно в контрольных и информационных разрядах:Table 3 shows the values of the error syndromes and the values of additional checks obtained with respect to the part of the errors that occur in the information bits, control bits, and simultaneously in the control and information bits:

Анализ таблицы полученных результатов позволяет сформулировать следующее утверждение:Analysis of the table of results allows us to formulate the following statement:

Утверждение 4. Для информационной матрицы b×2 минимизированное число значений синдромов ошибок и значений дополнительных проверок позволяют обнаруживать и различать ошибки, возникающие в информационных и контрольных разрядах.Proposition 4. For the b × 2 information matrix, the minimized number of error syndrome values and additional check values allow us to detect and distinguish errors that occur in information and control bits.

В этом случае для экономии аппаратурных затрат следует ограничится исправлением ошибок только в информационных разрядах. Тогда требуемое число значений синдромов ошибок (значений дополнительных проверок) составит:In this case, to save on hardware costs, it should be limited to correcting errors only in information bits. Then the required number of error syndrome values (values of additional checks) will be:

Из рассмотренного примера следует, что минимизированное число контрольных разрядов позволяет корректировать любую возможную ошибку в информационных разрядах, за исключением таких сочетаний ошибок в информационных и контрольных разрядах, которые переводят ошибочный кодовый набор в разрешенный, что является существенным недостатком любого линейного кода.It follows from the considered example that the minimized number of control bits allows to correct any possible error in information bits, with the exception of such combinations of errors in information and control bits that translate the erroneous code set into allowed, which is a significant drawback of any linear code.

Источники информацииInformation sources

1. Щербаков Н.С. Достоверность работы цифровых устройств. М.: Машиностроение, 1989, 224 с. рис.39, рис.44.1. Scherbakov N.S. The reliability of digital devices. M.: Engineering, 1989, 224 p. fig. 39, fig. 44.

2. Положительное решение по заявке (21)99111190/09 от 15.01.03 (подано 31.05.09), авторы: Царьков А.Н., Безродный Б.Ю., Новиков Н.Н., Романенко Ю.А., Павлов А.А.2. A positive decision on the application (21) 99111190/09 dated 01/15/03 (filed May 31, 09), authors: Tsarkov AN, Bezrodny B.Yu., Novikov NN, Romanenko Yu.A., Pavlov A.A.

3. Хетагуров Я.А. Руднев Ю.П. Повышение надежности цифровых устройств методами избыточного кодирования. М.: Энергия, 1974, 270 с.3. Khetagurov Y. A. Rudnev Yu.P. Improving the reliability of digital devices using redundant coding methods. M .: Energy, 1974, 270 p.

Claims

Отказоустойчивое устройство, содержащее исходную схему, кодирующее устройство, предназначенное для осуществления правых и левых диагональных проверок и формирования вектора контрольных разрядов, схему свертки, предназначенную для минимизации числа контрольных разрядов, схему синдрома ошибки, первый дешифратор, корректор, предназначенный для исправления ошибок, возникающих на выходах исходной схемы, информационные входы устройства подключены к первым входам исходной схемы, выходы которой подключены к первым входам корректора, выходы корректора являются выходами устройства, отличающееся тем, что оно дополнительно содержит четыре группы элементов И, группу элементов ИЛИ, регистр, схему проверок, второй дешифратор, третий дешифратор, адресные входы, вход записи, вход считывания, вход «Сброс», причем информационные входы устройства подключены к первым входам элементов И первой группы, адресные входы подключены ко вторым входам исходной схемы и к первым входам регистра, вход записи подключен к третьему входу исходной схемы, к объединенным вторым входам элементов И первой группы и ко второму входу регистра, вход считывания подключен к четвертому входу исходной схемы, к объединенным первым входам элементов И второй группы, к объединенным первым входам элементов И третьей группы, к объединенным первым входам элементов И четвертой группы и к третьему входу регистра, вход «Сброс» подключен к пятому входу исходной схемы и к четвертому входу регистра, выходы исходной схемы подключены к первым входам схемы проверок и ко вторым входам элементов И второй группы, выходы которых подключены к первым входам элементов ИЛИ группы элементов ИЛИ, вторые входы которых подключены к выходам элементов И первой группы, а выходы подключены к входам кодирующего устройства, выходы которого подключены к входам схемы свертки, выходы которой подключены ко вторым входам элементов И третьей группы и к пятым входам регистра, первые входы схемы синдрома ошибки подключены к выходам элементов И третьей группы, вторые входы подключены к выходам регистра, а выходы подключены ко вторым входам схемы проверок и к входам первого дешифратора, выходы которого подключены к первым входам третьего дешифратора, выходы схемы проверок подключены к входам второго дешифратора, выходы которого подключены ко вторым входам третьего дешифратора, выходы которого подключены ко вторым входам элементов И четвертой группы, выходы которых подключены ко вторым входам корректора.A fault-tolerant device containing an initial circuit, an encoding device designed to perform right and left diagonal checks and the formation of a vector of control bits, a convolution scheme intended to minimize the number of control bits, an error syndrome scheme, a first decoder, and a corrector designed to correct errors that occur on the outputs of the original circuit, the information inputs of the device are connected to the first inputs of the original circuit, the outputs of which are connected to the first inputs of the corrector, the output The corrector s are the device outputs, characterized in that it additionally contains four groups of AND elements, a group of OR elements, a register, a test circuit, a second decoder, a third decoder, address inputs, a write input, a read input, a Reset input, and information inputs devices are connected to the first inputs of the AND elements of the first group, address inputs are connected to the second inputs of the original circuit and to the first inputs of the register, the recording input is connected to the third input of the original circuit, to the combined second inputs of the elements AND the first group and to the second input of the register, the read input is connected to the fourth input of the original circuit, to the combined first inputs of the elements AND of the second group, to the combined first inputs of the elements AND of the third group, to the combined first inputs of the elements of the fourth group and to the third input of the register, the input “Reset” is connected to the fifth input of the original circuit and to the fourth input of the register, the outputs of the original circuit are connected to the first inputs of the test circuit and to the second inputs of the AND elements of the second group, the outputs of which are connected to the first inputs of the element into OR groups of OR elements, the second inputs of which are connected to the outputs of the AND elements of the first group, and the outputs are connected to the inputs of the encoder, the outputs of which are connected to the inputs of the convolution circuit, the outputs of which are connected to the second inputs of the AND elements of the third group and to the fifth register inputs, the first the inputs of the error syndrome circuit are connected to the outputs of the AND elements of the third group, the second inputs are connected to the register outputs, and the outputs are connected to the second inputs of the verification circuit and to the inputs of the first decoder, the outputs of which are connected to the first m third decoder inputs, outputs, checks circuit are connected to inputs of the second decoder, the outputs of which are connected to the second inputs of a third decoder, the outputs of which are connected to the second inputs of the fourth group of AND gates whose outputs are connected to second inputs of the corrector.