RU2291479C2 - Commutation device containing temporary intervals bus and several buffers - Google Patents
Commutation device containing temporary intervals bus and several buffers Download PDFInfo
- Publication number
- RU2291479C2 RU2291479C2 RU2005103828/09A RU2005103828A RU2291479C2 RU 2291479 C2 RU2291479 C2 RU 2291479C2 RU 2005103828/09 A RU2005103828/09 A RU 2005103828/09A RU 2005103828 A RU2005103828 A RU 2005103828A RU 2291479 C2 RU2291479 C2 RU 2291479C2
- Authority
- RU
- Russia
- Prior art keywords
- data
- bus
- connection table
- buffer
- node
- Prior art date
Links
Images
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
- Time-Division Multiplex Systems (AREA)
Abstract
Description
Область применения изобретенияThe scope of the invention
Изобретение относится к узлам данных в сетях связи, в частности к передаче независимых потоков последовательных данных через синхронные коммутаторы мультиплексирования с временным разделением (МВР).The invention relates to data nodes in communication networks, in particular to the transmission of independent streams of serial data through synchronous time division multiplexing switches (MVR).
Предпосылки изобретенияBACKGROUND OF THE INVENTION
Нижний уровень сетей связи, например уровень связности в базовой сети среды сотовой связи, можно рассматривать как уровень распределенных ресурсов для управления потоками данных. Коммутаторы и мультиплексоры входят в состав основных компонентов, служащих этой цели. В сложных сетях связи, управляющих данными различных форматов и переменных скоростей передачи данных, весьма важно, чтобы конструкция компонентов была гибкой, но не слишком сложной.The lower level of communication networks, for example, the level of connectivity in the core network of a cellular communication environment, can be considered as a level of distributed resources for managing data flows. Switches and multiplexers are part of the core components that serve this purpose. In complex communication networks that manage data of various formats and variable data rates, it is very important that the design of the components be flexible, but not too complex.
Традиционно, коммутаторы содержат ряд последовательных входов и выходов. Поток данных на одном входе может быть целиком направлен на определенную выходную линию или может состоять из смеси кадров данных, мультиплексированных с временным разделением, подлежащих распределению по нескольким выходам. Различные линии могут использовать разные интерфейсы, например, E1, E2, E3 и STM-1 (фиг.1). Дополнительно, скорость передачи данных каждой входной линии может изменяться в широком диапазоне. Перемещение кадров данных в коммутаторах часто осуществляется посредством шин временных интервалов (МВР), расположенных на соединительной панели коммутаторов. Шина МВР имеет суммарную пропускную способность в размере, обычно, около 1 Гбит/с, причем на каждый временной интервал приходится 64 кбит данных.Traditionally, switches contain a number of serial inputs and outputs. The data stream at one input may be entirely directed to a specific output line, or may consist of a mixture of time-division multiplexed data frames to be distributed across multiple outputs. Different lines can use different interfaces, for example, E1, E2, E3 and STM-1 (figure 1). Additionally, the data rate of each input line can vary over a wide range. The movement of data frames in the switches is often done through the bus time intervals (MBR) located on the connecting panel of the switches. The MBR bus has a total throughput of usually about 1 Gbit / s, with 64 kbit of data per time slot.
Традиционное приложение шины МВР состоит из шины данных (обычно 8-битовой), тактового сигнала данных и сигнала кадровой синхронизации. Временной ресурс делится на кадры, причем каждый кадр имеет фиксированную длительность (обычно 125 мкс). Сигнал кадровой синхронизации (КС) указывает начало каждого кадра и имеет период, равный длительности кадра. Сигнал кадровой синхронизации и тактовый сигнал данных поступают из главного источника синхронизации и образуют главные сигналы хронирования для всех передатчиков и приемников, осуществляющих связь через шину МВР. Кадры делятся на фиксированное количество (n) временных интервалов (ВИ), идентифицируемых локальными счетчиками канальных интервалов. Локальные счетчики временных интервалов обнуляются по сигналу КС. В каждом ВИ данные могут передаваться от передатчика к приемнику с использованием мультиплексирования с временным разделением (МВР). Последовательные данные, поступающие из линий данных, запараллеливаются (8 бит), что позволяет отображать данные во временные интервалы.A traditional MBP bus application consists of a data bus (usually 8-bit), a data clock, and a frame sync signal. The time resource is divided into frames, with each frame having a fixed duration (usually 125 μs). The frame synchronization signal (CS) indicates the beginning of each frame and has a period equal to the duration of the frame. The frame synchronization signal and the data clock signal come from the main synchronization source and form the main timing signals for all transmitters and receivers communicating via the MBP bus. Frames are divided into a fixed number (n) of time intervals (VI) identified by local channel interval counters. Local time interval counters are reset to zero by the signal of the COP. In each VI, data can be transmitted from the transmitter to the receiver using time division multiplexing (TDM). Serial data coming from data lines are parallelized (8 bits), which allows you to display data in time intervals.
В реализациях вышеописанных компонентов, отвечающих уровню техники, имеются ограничения в гибкости синхронных цифровых коммутаторов в отношении минимальной задержки и гибкости конфигурации при объединении с концепцией отсутствия блокирования, многоканальной коммутации, высокой пропускной способности и высокой надежности.In implementations of the above-described components of the prior art, there are limitations in the flexibility of synchronous digital switches with respect to minimum delay and configuration flexibility when combined with the concept of no blocking, multi-channel switching, high bandwidth and high reliability.
В международной патентной заявке WO 99/59276 описан синхронный цифровой коммутатор, усовершенствованный по сравнению с коммерчески доступными компонентами, в котором используются матричные схемы с централизованной архитектурой.International patent application WO 99/59276 describes a synchronous digital switch, improved over commercially available components, using matrix circuits with a centralized architecture.
Способ адресации, изложенный в WO 99/59276, описан поверхностно. Использование только 2-битового ОЗУ для каждого временного интервала дает ограничение возможности соединения (коммутации) временных интервалов между двумя платами линий. Например, не описано, как менять порядок временных интервалов.The addressing method set forth in WO 99/59276 is described superficially. The use of only 2-bit RAM for each time interval limits the possibility of connecting (switching) time intervals between two line cards. For example, it is not described how to change the order of time intervals.
Сущность изобретенияSUMMARY OF THE INVENTION
Задачей настоящего изобретения является создание устройства, устраняющего вышеописанные недостатки. Признаки, определенные в прилагаемой формуле изобретения, характеризуют этот способ.The present invention is to provide a device that eliminates the above disadvantages. The features defined in the attached claims characterize this method.
Краткое описание чертежейBrief Description of the Drawings
Чтобы обеспечить более глубокое понимание изобретения, в нижеследующем рассмотрении будем опираться на прилагаемые чертежи.In order to provide a deeper understanding of the invention, in the following discussion we will rely on the accompanying drawings.
Фиг.1 - блок-схема, иллюстрирующая пример последовательных линий ввода/вывода с различными интерфейсами, подключенных к шине МВР, например, в коммутаторе.Figure 1 is a block diagram illustrating an example of serial I / O lines with various interfaces connected to the MBP bus, for example, in a switch.
Фиг.2 - показывает, как указатели выделяют место в памяти для буфера МВР, согласно настоящему изобретению.Figure 2 shows how pointers allocate memory space for the MBP buffer according to the present invention.
Фиг.3 - показывает три разных блока буферов МВР с соответствующими таблицами соединений на приемной стороне трех шин МВР.Figure 3 shows three different blocks of MBP buffers with corresponding connection tables on the receiving side of the three MBR buses.
Фиг.4 - пример элемента таблицы соединений на приемной стороне шин МВР согласно настоящему изобретению.4 is an example of a connection table element on the receiving side of MBP buses according to the present invention.
Фиг.5 - показывает три разных блока буферов МВР и одну совместно используемую таблицу соединений на передающей стороне трех шин МВР.5 shows three different blocks of MBP buffers and one shared connection table on the transmitting side of three MBR buses.
Фиг.6 - пример элемента таблицы соединений на передающей стороне шин МВР согласно настоящему изобретению.6 is an example of a connection table element on the transmitting side of MBP buses according to the present invention.
Описание предпочтительных вариантов осуществленияDescription of Preferred Embodiments
Ниже будет описан предпочтительный вариант осуществления настоящего изобретения. Это лишь один из многочисленных вариантов осуществления и вариаций в рамках объема изобретения, определенного прилагаемыми независимыми пунктами формулы изобретения, и его не следует рассматривать в порядке ограничения.A preferred embodiment of the present invention will be described below. This is only one of numerous embodiments and variations within the scope of the invention defined by the attached independent claims, and should not be considered as a limitation.
Предпочтительный вариант осуществления реализован в коммутаторе с линиями ввода/вывода для различных интерфейсов, показанном на фиг.1. На соединительной панели имеется три шины, и входящие данные должны распределяться между ними. На каждой шине (66 МГц) имеется 8192 временных интервала на кадр, что обеспечивает в целом 24576 временных интервалов.A preferred embodiment is implemented in a switch with input / output lines for various interfaces shown in FIG. 1. There are three buses on the connection panel, and incoming data must be distributed between them. On each bus (66 MHz) there are 8192 time slots per frame, which provides a total of 24576 time slots.
Входящие данные буферизуются в одном наборе блоков памяти для каждой шины. Физический размер блоков памяти задан равным 2048 байт, т.е. система может манипулировать максимум 2048 разными байтами (канальными интервалами) на кадр. Память конфигурируется заранее с помощью значения указателя для каждой активной линии, что показано на фиг.2.Incoming data is buffered in one set of memory blocks for each bus. The physical size of the memory blocks is set to 2048 bytes, i.e. the system can manipulate a maximum of 2048 different bytes (channel slots) per frame. The memory is configured in advance using a pointer value for each active line, as shown in FIG.
В значении указателя содержится адрес, по которому предполагается хранение первого байта в кадре. Этот адрес загружается в локальный указатель в начале нового кадра, и указатель получает приращение после записи данных по этому адресу. Память может совместно использоваться 32 разными линиями, но также может быть занята только одной.The value of the pointer contains the address at which the first byte in the frame is supposed to be stored. This address is loaded into the local pointer at the beginning of a new frame, and the pointer increments after writing data to this address. The memory can be shared by 32 different lines, but can also be occupied only by one.
Согласно фиг.3, помимо блоков памяти, с каждым из них связана одна таблица соединений, содержащая 8192 элемента. Каждый элемент имеет одно поле адреса и одно поле управления. Поле адреса указывает ячейку памяти, где можно найти данные, подлежащие считыванию из памяти, а в поле управления содержится информация, например, о том, разрешен ли текущий временной интервал, является он временным интервалом с минимальной задержкой и т.д.According to figure 3, in addition to the memory blocks, each of them is associated with one table of connections containing 8192 elements. Each element has one address field and one control field. The address field indicates a memory location where you can find the data to be read from the memory, and the control field contains information, for example, whether the current time interval is allowed, whether it is a time interval with a minimum delay, etc.
При считывании данных из памяти используется счетчик временных интервалов для индексирования таблиц соединений. Счетчик синхронизирован с тактовым сигналом данных и получает приращение совместно с временными интервалами на соединительной панели. Шина соединительной панели может одновременно переносить три разных байта (по одному байту на шину), так что текущий элемент таблицы соединений одновременно связан с временными интервалами x, x+1 и x+2.When reading data from memory, a time slot counter is used to index connection tables. The counter is synchronized with the data clock signal and increments together with time intervals on the connection panel. The backplane bus can carry three different bytes at the same time (one byte per bus), so that the current element of the connection table is simultaneously associated with time intervals x, x + 1 and x + 2.
Порядок байтов, в котором они поступают в шину, совпадает с порядком их соответствующих адресов в таблице соединений. Таким образом, последовательность байтов шин МВР, а следовательно, и коммутация данных с входных линий на выходные, зависит от того, где хранятся адреса в таблице соединений. Это заранее задается программным обеспечением в соответствии с требованиями коммутации.The byte order in which they arrive on the bus matches the order of their corresponding addresses in the connection table. Thus, the sequence of bytes of MBP buses, and therefore the switching of data from input lines to output lines, depends on where the addresses are stored in the connection table. This is predefined by the software in accordance with the switching requirements.
Элемент таблицы соединений приемной стороны показан на фиг.4. Элемент состоит из следующих полей:An element of the connection table of the receiving side is shown in Fig.4. The element consists of the following fields:
ADDRESS - адресация байта в блоке памяти.ADDRESS - byte addressing in the memory block.
EN - разрешение временного интервала. Задано равным 1, если временной интервал разрешен, и соответствующие данные должны быть помещены в шину соединительной панели.EN - resolution of the time interval. It is set to 1 if the time interval is allowed, and the corresponding data must be placed on the connection panel bus.
MIN - указывает, является ли временной интервал минимальной задержкой.MIN - indicates whether the time interval is the minimum delay.
CPU - указывает, следует ли извлекать данные из регистра ЦП.CPU - indicates whether to retrieve data from the CPU register.
Термин «минимальная задержка» выражает режим коммутации, в котором быстрому переносу данных дается высокий приоритет. В режиме нормальной задержки данные сохраняются в одном кадре и помещаются в шину в следующем кадре. Иными словами, требуются две памяти, каждая из которых содержит 2048 байт. Однако в режиме минимальной задержки требуется только одна память, поскольку данные следует помещать в шину как можно быстрее. Разработчик программного обеспечения должен быть уверен, что в одном и том же кадре место данных не считывается перед записью. Минимальная задержка должна настраиваться на уровне линий, а не на уровне временных интервалов.The term “minimum delay” expresses a switching mode in which fast data transfer is given high priority. In normal delay mode, data is stored in one frame and placed on the bus in the next frame. In other words, two memories are required, each of which contains 2048 bytes. However, in the minimum delay mode, only one memory is required, since the data should be placed on the bus as quickly as possible. The software developer must be sure that in the same frame the data location is not read before writing. The minimum delay should be adjusted at the line level, and not at the level of time intervals.
До сих пор мы описывали только приемную сторону шин МВР. Согласно настоящему изобретению на передающей стороне существует аналогичная архитектура, показанная на фиг.5. Модули отвечают за сохранение данных, поступающих из шины соединительной панели, и передают их на выходные линии.So far, we have described only the receiving side of the MBR tires. According to the present invention, a similar architecture exists in the transmitting side shown in FIG. The modules are responsible for storing data coming from the backplane bus and transferring them to the output lines.
Как уже указано, на соединительной панели имеется три шины, и каждая из них может иметь 8192 временных интервала (66 МГц). Это в сумме дает 24576 временных интервалов. Данные, поступающие из соединительной панели, должны идти в один блок памяти на шину, а затем таблица соединений адресует эти памяти. В отличие от приемной стороны, имеется только одна таблица соединений, а не по одной на каждую шину. Однако таблица соединений передающей стороны также содержит адреса и управляющие биты. Адреса используются для указания ячеек в блоках памяти, а управляющие биты можно использовать для задания минимальной задержки.As already indicated, the connection panel has three buses, and each of them can have 8192 time intervals (66 MHz). This adds up to 24,576 time slots. The data coming from the connection panel must go to one memory block on the bus, and then the connection table addresses these memories. Unlike the receiving side, there is only one connection table, and not one for each bus. However, the transmit side connection table also contains addresses and control bits. Addresses are used to indicate cells in memory blocks, and control bits can be used to set the minimum delay.
Размер таблицы соединений задан равным 2048 байт, т.е. система может манипулировать максимум 2048 разными байтами на кадр. Таблица соединений заранее конфигурируется посредством параметра размера и значения указателя для каждой активной выходной линии. Значение указателя содержит адрес, по которому можно найти первый адрес памяти.The size of the connection table is set to 2048 bytes, i.e. the system can manipulate a maximum of 2048 different bytes per frame. The connection table is preconfigured using the size parameter and pointer value for each active output line. The pointer value contains the address where you can find the first memory address.
Это значение указателя загружается в локальный указатель в начале нового кадра, и указатель получает приращение после извлечения данных из ячейки, адресуемой указателем. Таблица соединений может совместно использоваться 32 различными линиями, но также может быть занята одной. Параметр размера управляет выделением таблицы соединений.This pointer value is loaded into the local pointer at the beginning of a new frame, and the pointer increments after retrieving data from the cell addressed by the pointer. A connection table can be shared by 32 different lines, but can also be occupied by one. The size parameter controls the selection of the connection table.
Счетчик временных интервалов используется для индексирования большой памяти при извлечении данных из шины соединительной панели. Поскольку имеется три шины, нужно параллельно извлекать три байта данных. От порядка адресов в каждой части таблицы соединений зависит порядок вывода соответствующих байтов в соответствующих выходных линиях.A time slot counter is used to index large memory while retrieving data from the backplane bus. Since there are three buses, you need to retrieve three bytes of data in parallel. The order of the output of the corresponding bytes in the corresponding output lines depends on the order of the addresses in each part of the connection table.
Кроме того, на передающей стороне, минимальная задержка означает, что используется только один блок памяти на шину МВР, поскольку данные следует помещать на шину как можно быстрее. Разработчик программного обеспечения должен быть уверен, что место данных не считывается перед записью в том же кадре.In addition, on the transmitting side, the minimum delay means that only one memory block is used per MBR bus, since data should be placed on the bus as quickly as possible. The software developer must be sure that the data location is not read before writing in the same frame.
Для хранения данных холостых комбинаций имеется 32 выделенных регистра ЦП. Эти комбинации можно передавать по последовательным линиям.There are 32 dedicated CPU registers for storing idle data. These combinations can be transmitted on serial lines.
Элемент таблицы соединений передающей стороны показан на фиг.6. Элемент содержит следующие поля:An element of the connection table of the transmitting side is shown in Fig.6. The element contains the following fields:
ADDRESS - адресация ОЗУ.ADDRESS - RAM addressing.
MIN - указывает, является ли временной интервал минимальной задержкой.MIN - indicates whether the time interval is the minimum delay.
BUS - "00" - извлекает данные из шины 1.BUS - "00" - retrieves data from
"01" - извлекает данные из шины 2."01" - retrieves data from
"10" - извлекает данные из шины 3."10" - retrieves data from
"11" - извлекает данные из регистра ЦП."11" - extracts data from the CPU register.
Настоящее изобретение обеспечивает полную гибкость коммутации временных интервалов, и любые комбинации временных интервалов можно переносить между линиями (изменять порядок и количество временных интервалов) в зависимости от того, как сконфигурированы таблицы для записи в шину МВР и чтения из нее.The present invention provides complete flexibility in switching time intervals, and any combination of time intervals can be transferred between lines (changing the order and number of time intervals) depending on how the tables are configured for writing to and reading from the MBP bus.
Кроме того, задержка на узле может быть очень мала, когда используется минимальная задержка. В действительности она может быть меньше 40 мкс для соединения 2 Мбит/с. В режиме минимальной задержки система не является неблокирующей.In addition, the delay on the node can be very small when the minimum delay is used. In fact, it may be less than 40 μs for a 2 Mbps connection. In minimum delay mode, the system is not non-blocking.
Настоящее изобретение позволяет увеличить скорость соединительной панели и реализовать высокую пропускную способность при относительно низких затратах.The present invention allows to increase the speed of the connecting panel and to realize high throughput at relatively low cost.
Кроме того, допустимы шина избыточного МВР, мультивещание и широковещание (один передатчик и несколько приемников).In addition, the excess MBR bus, multicast and broadcast (one transmitter and several receivers) are acceptable.
АббревиатурыAbbreviations
Е1 - метод переноса данных со скоростью 2 Мбит/с.E1 is a data transfer method with a speed of 2 Mbps.
ЛИНИЯ - последовательные линии (шины) данных, т.е. Е1, STM-1 и т.д.LINE - serial data lines (buses), i.e. E1, STM-1, etc.
БП - блок питания.BP - power supply.
STM-1 - режим синхронной передачи.STM-1 - synchronous transmission mode.
МВР - мультиплексирование с временным разделением.MVR - time division multiplexing.
Claims (8)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2005103828/09A RU2291479C2 (en) | 2002-09-06 | 2002-09-06 | Commutation device containing temporary intervals bus and several buffers |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2005103828/09A RU2291479C2 (en) | 2002-09-06 | 2002-09-06 | Commutation device containing temporary intervals bus and several buffers |
Publications (2)
Publication Number | Publication Date |
---|---|
RU2005103828A RU2005103828A (en) | 2005-07-10 |
RU2291479C2 true RU2291479C2 (en) | 2007-01-10 |
Family
ID=35838144
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
RU2005103828/09A RU2291479C2 (en) | 2002-09-06 | 2002-09-06 | Commutation device containing temporary intervals bus and several buffers |
Country Status (1)
Country | Link |
---|---|
RU (1) | RU2291479C2 (en) |
-
2002
- 2002-09-06 RU RU2005103828/09A patent/RU2291479C2/en not_active IP Right Cessation
Non-Patent Citations (1)
Title |
---|
YUM T-S et al: «A TDM-based multibus packet switch» IEEE INFOCOM 92: CONFERENCE ON COMPUTER COMMUNICATIONS. ELEVENTH ANNUAL JOINT CONFERENCE OF THE IEEE COMPUTER AND COMMUNICATIONS SOCIETIES (CAT/NO/ 92CH3133-6), FLORENCE, ITALY, 4-8 MAY, 1992. * |
Also Published As
Publication number | Publication date |
---|---|
RU2005103828A (en) | 2005-07-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5202885A (en) | Atm exchange with copying capability | |
US6041050A (en) | Cell selector method and apparatus for use in time division multiplexers and switches | |
CA2096877C (en) | High bandwidth packet switch | |
US5425022A (en) | Data switching nodes | |
US6226338B1 (en) | Multiple channel data communication buffer with single transmit and receive memories | |
US4849968A (en) | Buffer management system | |
JPH022767A (en) | Packet exchanger | |
US6064670A (en) | Matrix for switching between two multiplex groups | |
US20030043851A1 (en) | Transmit virtual concatenation processor | |
JP2682494B2 (en) | Multi-access communication system | |
CA2036756C (en) | High-speed time-division switching system | |
EP0206641A2 (en) | Telecommunications exchanges | |
JPH0476280B2 (en) | ||
US7492760B1 (en) | Memory egress self selection architecture | |
EP0027006A2 (en) | Decoding terrestrial interface modules bus structure | |
CN110798633A (en) | Large-scale video display control matrix equipment based on Ethernet switching technology | |
US5343467A (en) | Space/time switching element having input/output circuits each separately switchable between two or more bit rates | |
JP2711134B2 (en) | Replacement module | |
EP1535167B1 (en) | Switching arrangement including time-slot buses and several buffers | |
RU2291479C2 (en) | Commutation device containing temporary intervals bus and several buffers | |
JP3204996B2 (en) | Asynchronous time division multiplex transmission device and switch element | |
US7447199B2 (en) | Switching matrix for a telecommunication network element | |
US5892760A (en) | Device for binary data transfer between a time-division multiplex and a memory | |
US8306011B2 (en) | Method and device for managing multi-frames | |
WO1990016121A1 (en) | Data switching nodes |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | The patent is invalid due to non-payment of fees |
Effective date: 20160907 |