RU2286279C2 - Railway transport traffic control two-channel system - Google Patents

Railway transport traffic control two-channel system Download PDF

Info

Publication number
RU2286279C2
RU2286279C2 RU2004127700/11A RU2004127700A RU2286279C2 RU 2286279 C2 RU2286279 C2 RU 2286279C2 RU 2004127700/11 A RU2004127700/11 A RU 2004127700/11A RU 2004127700 A RU2004127700 A RU 2004127700A RU 2286279 C2 RU2286279 C2 RU 2286279C2
Authority
RU
Russia
Prior art keywords
output
optocoupler
capacitor
circuit
processor
Prior art date
Application number
RU2004127700/11A
Other languages
Russian (ru)
Other versions
RU2004127700A (en
Inventor
Виталий Геннадьевич Гуменников (RU)
Виталий Геннадьевич Гуменников
Анатолий Юрьевич Крылов (RU)
Анатолий Юрьевич Крылов
гин Дмитрий Валерьевич Шал (RU)
Дмитрий Валерьевич Шалягин
Original Assignee
Общество с ограниченной ответственностью "Диалог-транс"
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Общество с ограниченной ответственностью "Диалог-транс" filed Critical Общество с ограниченной ответственностью "Диалог-транс"
Priority to RU2004127700/11A priority Critical patent/RU2286279C2/en
Publication of RU2004127700A publication Critical patent/RU2004127700A/en
Application granted granted Critical
Publication of RU2286279C2 publication Critical patent/RU2286279C2/en

Links

Images

Landscapes

  • Programmable Controllers (AREA)
  • Train Traffic Observation, Control, And Security (AREA)

Abstract

FIELD: railway transport; signaling and communication; traffic control.
SUBSTANCE: proposed system containers two processor sets operating synchronously according to similar program, built-in hardware circuit to which indicated processor sets are connected and which is designed to compare operation of processor sets and to act onto operation of system if one of sets fails. System is essentially monoblock of multimodule structure including module of central processor consisting of said two processor sets, at least one interface data acquisition module concerning condition of objects of railway station and adjoining block sections, interface modules forming control signals acting onto actuating signaling devices and interface modules to transmit important orders. All modules are intercoupled by system bus consisting of two identical buses, each being connected to corresponding processor set. Invention is aimed at enlarging functional capabilities of system i.e. developing failure-free system to control large number of objects at stations and track block section with possibility of control, improving stability of operation owing to use of transition into protected disconnection state or protected failure in modules designed for implementing important orders.
EFFECT: enlarged operating capability of system.
7 cl, 2 dwg

Description

Изобретение относится к железнодорожному транспорту и может быть использовано в области железнодорожной автоматики и телемеханики, а именно в устройствах для регулирования движения поездов.The invention relates to railway transport and can be used in the field of railway automation and telemechanics, namely in devices for regulating the movement of trains.

Система включает в себя микроЭВМ, обеспечивающую выполнение основных функций по контролю состояния объектов и управлению маршрутами, стрелками светофора и другими объектами станции и прилегающих перегонов с соблюдением требований безопасности движения поездов в соответствии с принципами, принятыми в существующих устройствах электрической централизации (ЭЦ), а также сбор данных о состоянии объекте управления и отдельных релейных схем путем циклического опроса датчиков.The system includes a microcomputer that provides the basic functions of monitoring the condition of objects and managing routes, traffic lights and other objects of the station and adjacent sections, observing the safety requirements for train traffic in accordance with the principles adopted in existing electrical centralization (EC) devices, as well as collecting data on the state of the control object and individual relay circuits by cyclic interrogation of sensors.

Двухканальная система для регулирования движения железнодорожных транспортных средств, содержащая установленные на релейном пункте железнодорожной станции два процессорных комплекта, работающих синхронно по одинаковой программе, схему встроенного аппаратного контроля, к которой подключены указанные процессорные комплекты и которая предназначена для сравнения работы процессорных комплектов и воздействия на работу системы, если один из комплектов неисправен (Заявка Европейского Патентного Ведомства ЕР 148995). В данной заявке раскрыто устройство схемы для проверки последовательности запуска двухканальной отказоустойчивой системы последовательной логической микроЭВМ, преимущественно для железнодорожного оборудования защиты.A two-channel system for regulating the movement of railway vehicles, containing two processor sets installed on the relay station of a railway station that operate synchronously according to the same program, an integrated hardware control circuit to which these processor sets are connected and which is designed to compare the operation of processor sets and the impact on system operation if one of the sets is defective (Application of the European Patent Office EP 148995). This application discloses a circuit device for checking the startup sequence of a two-channel fault-tolerant serial logic microcomputer system, mainly for railway protection equipment.

Схемное устройство содержит две микроЭВМ, которые синхронно обрабатывают одинаковую информацию по двум каналам. Сигналы, которыми микроЭВМ проверяются побитно компараторами. Отсутствие выключения (переход в состояние защитного отключения или отказа) происходит только в случае законченного, непрерывного правильного установления последовательности всех разрядных пар.The circuit device contains two microcomputers that synchronously process the same information on two channels. Signals by which microcomputers are checked bit by bit by comparators. The absence of shutdown (transition to the state of protective shutdown or failure) occurs only in the case of a completed, continuous correct establishment of the sequence of all bit pairs.

В блоках памяти содержатся тестирующие программы для использования по крайней мере в течение пуска системы микроЭВМ. Информация представляет собой фиксированное предопределенное число поочередных технологических операций в испытательную программу. Однако данная система имеет ограниченное применение при осуществлении контроля состояния объекта и самоконтроля. Она не может быть использована для сбора данных состояния большого количества объектов, что необходимо при контроле состояния объектов железнодорожной автоматики, которыми оборудованы станции и прилежащие к ним перегоны.The memory blocks contain testing programs for use at least during the start-up of the microcomputer system. The information is a fixed predetermined number of successive technological operations in a test program. However, this system has limited application in monitoring the state of an object and self-monitoring. It cannot be used to collect the state data of a large number of objects, which is necessary when monitoring the state of railway automation facilities with which the stations and adjacent railroads are equipped.

Техническим результатом, на достижение которого направлено данное изобретение, является расширение функциональных возможностей системы, то есть разработка отказоустойчивой системы контроля состояния большого количества объектов на станциях и перегонах с возможностью осуществления функций управления, а также повышение устойчивости ее работы путем использования перехода в состояние защитного отключения или защитного отказа в модулях, предназначенных для реализации ответственных команд, а также более рациональное конструктивное оформление системы в виде блока, в котором содержится несколько модулей.The technical result to which this invention is directed is to expand the functionality of the system, that is, to develop a fault-tolerant system for monitoring the state of a large number of objects at stations and stages with the possibility of implementing control functions, as well as increasing the stability of its operation by using a transition to a protective shutdown state or protective failure in the modules designed for the implementation of responsible teams, as well as a more rational constructive of Feeding the system in the form of a block containing several modules.

Технический результат достигается тем, что двухканальная система для регулирования движения железнодорожных транспортных средств, содержащая установленные на релейном пункте железнодорожной станции два процессорных комплекта, работающих синхронно по одинаковой программе, схему встроенного аппаратного контроля, к которой подключены указанные процессорные комплекты и которая предназначена для сравнения работы процессорных комплектов и воздействия на работу системы, если один из комплектов неисправен, представляет собой моноблочную конструкцию и имеет многомодульную структуру, включающую в себя модуль центрального процессора, состоящего из упомянутых двух процессорных комплектов, по меньшей мере, один интерфейсный модуль сбора информации о состоянии объектов контроля железнодорожной станции и прилегающих перегонов, содержащий токовые входы и выходы, предназначенные для подключения к контактам реле объектов контроля, по меньшей мере, железнодорожной станции, интерфейсные модули формирования управляющих сигналов, воздействующих на исполнительные устройства электрической централизации, и интерфейсные модули передачи ответственных команд, причем модуль центрального процессора установлен в моноблоке на первом месте рядом с блоком питания, а упомянутые интерфейсные модули установлены за процессорным модулем, при этом все модули связаны между собой системной шиной, которая состоит из двух идентичных шин, каждая из которых подключена к соответствующему процессорному комплекту.The technical result is achieved by the fact that the two-channel system for regulating the movement of railway vehicles, containing two processor sets installed on the relay station of the railway station that operate synchronously according to the same program, an integrated hardware control circuit to which these processor sets are connected and which is designed to compare the operation of processor sets and the impact on the operation of the system, if one of the sets is defective, is a monoblock конструк design and has a multi-module structure, including a central processor module, consisting of the two processor sets mentioned, at least one interface module for collecting information about the state of railway station control objects and adjacent sections, containing current inputs and outputs intended for connection to relay contacts of monitoring objects of at least a railway station; interface modules for generating control signals acting on actuators electrical centralization, and interface modules for transferring critical commands, with the central processor module installed in a monoblock in first place next to the power supply, and the mentioned interface modules are installed behind the processor module, while all modules are connected by a system bus, which consists of two identical buses , each of which is connected to the corresponding processor kit.

Система по п.1, отличающаяся тем, что интерфейсный модуль сбора информации о состоянии объектов контроля железнодорожной станции и прилегающих перегонов, связанный с токовыми выходами и входами, представляющий собой средство с возможностью подачи единичного сигнала на токовые выходы, каждый из которых подключен к параллельно соединенным свободным контактам соответствующей контактной группы объектов контроля, а токовые входы предназначены для восприятия параллельного кода, состоящего из нулей и единиц, соответствующих разомкнутым и замкнутым контактам опрашиваемой контактной группы.The system according to claim 1, characterized in that the interface module for collecting information about the state of monitoring objects of the railway station and adjacent spans, connected with current outputs and inputs, is a tool with the ability to supply a single signal to current outputs, each of which is connected to parallel connected free contacts of the corresponding contact group of objects of control, and current inputs are intended for the perception of a parallel code consisting of zeros and ones corresponding to open and open contacts of the interrogated contact group.

Интерфейсный модуль формирования управляющих сигналов выполнен с возможностью сохранения управляющих сигналов на выходах в течение времени, необходимого для реализации команды управления.The interface module for generating control signals is configured to save control signals at the outputs for the time necessary to implement the control command.

Интерфейсный модуль для передачи ответственных команд выполнен с возможностью перехода в состояние защитного отключения или защитного отказа при возникновении внезапных одиночных неисправностей, а также при постепенных отказах.The interface module for transmitting critical commands is configured to switch to a state of protective shutdown or protective failure in the event of sudden single faults, as well as in gradual failures.

Интерфейсный модуль сбора информации о состоянии объектов контроля железнодорожной станции и прилегающих перегонов содержит токовые входы и выходы, предназначенные для подключения к контактам реле объектов, прилегающих к железнодорожной станции перегонов.The interface module for collecting information about the state of monitoring objects of the railway station and adjacent sections contains current inputs and outputs designed to connect objects adjacent to the railway station to the relay contacts.

Система выполнена с возможностью исключения передачи ответственных команд при отказе одного из комплектов.The system is configured to exclude the transfer of critical teams in the event of failure of one of the sets.

Схема встроенного аппаратного контроля представляет собой схему сравнения, состоящую из двух каскадов, один из которых включает в себя: два оптрона, первые выводы излучающих элементов первого и второго оптронов подключены соответственно через первый и второй ключевые элементы к отрицательному полюсу источника питания, с которым связаны первые выводы приемных элементов первого и второго оптронов, первый диодный мост, третий ключевой элемент, выход которого через первый конденсатор подключен к соединенным между собой первым и вторым диодам первого диодного моста, к точке соединения первого и третьего диодов первого диодного моста подключен второй вывод излучающего элемента первого оптрона, а второй вывод приемного элемента первого оптрона через первый резистор связан с положительным полюсом источника питания, второй вывод излучающего элемента второго оптрона соединен с одним из выводов второго конденсатора, другим выводом подключенного к отрицательному полюсу источника питания и через диод с одним из выводов третьего конденсатора, причем параллельно цепи, образованной упомянутым диодом и вторым конденсатором, включен другой диод, а между точкой подключения второго вывода излучающего элемента к диодному мосту и отрицательным полюсом источника питания включен четвертый конденсатор, второй вывод приемного элемента второго оптрона через пятый конденсатор подключен к точке соединения третьего и четвертого диодов первого диодного моста и через второй резистор - к положительному полюсу источника питания. Второй каскад включает в себя: третий оптрон, первый вывод излучающего элемента которого подключен к отрицательному полюсу источника питания через четвертый ключевой элемент, вход которого связан со вторым выводом приемного элемента второго оптрона, второй диодный мост, пятый ключевой элемент, выход которого через шестой конденсатор подключен к точке соединения первого и второго диодов второго диодного моста, второй вывод излучающего элемента третьего оптрона подключен к точке соединения первого и третьего диодов второго диодного моста, а к точке соединения второго и четвертого диодов подключен отрицательный полюс источника питания, первый вывод приемного элемента третьего оптрона подключен к отрицательному выводу источника питания, второй вывод приемного элемента третьего оптрона через третий резистор связан с положительным полюсом источника питания, через седьмой конденсатор - с точкой соединения третьего и четвертого диодов второго диодного моста и через девятый диод - с входом шестого - выходного двухкаскадного ключевого элемента. Входы первого и второго ключевых элементов предназначены для подключения к соответствующим выходам контролируемых процессорных комплектов, входы третьего и пятого ключевых элементов являются входами запуска.The integrated hardware control circuit is a comparison circuit consisting of two stages, one of which includes: two optocouplers, the first outputs of the radiating elements of the first and second optocouplers are connected, respectively, through the first and second key elements to the negative pole of the power source, to which the first the terminals of the receiving elements of the first and second optocouplers, the first diode bridge, the third key element, the output of which through the first capacitor is connected to interconnected first and second di I will give the first diode bridge, to the connection point of the first and third diodes of the first diode bridge is connected the second output of the radiating element of the first optocoupler, and the second output of the receiving element of the first optocoupler through the first resistor is connected to the positive pole of the power source, the second output of the radiating element of the second optocoupler is connected to one of the terminals of the second capacitor, another terminal connected to the negative pole of the power source and through a diode with one of the terminals of the third capacitor, and in parallel with the circuit, images of the aforementioned diode and the second capacitor, another diode is connected, and a fourth capacitor is connected between the point of connection of the second output of the radiating element to the diode bridge and the negative pole of the power source, the second output of the receiving element of the second optocoupler is connected through the fifth capacitor to the junction point of the third and fourth diodes of the first diode bridge and through the second resistor to the positive pole of the power source. The second cascade includes: a third optocoupler, the first output of the emitting element of which is connected to the negative pole of the power source through the fourth key element, the input of which is connected to the second output of the receiving element of the second optocoupler, the second diode bridge, the fifth key element, the output of which is connected through the sixth capacitor to the connection point of the first and second diodes of the second diode bridge, the second output of the radiating element of the third optocoupler is connected to the connection point of the first and third diodes of the second diode one, and the negative pole of the power source is connected to the junction point of the second and fourth diodes, the first terminal of the receiving element of the third optocoupler is connected to the negative terminal of the power source, the second terminal of the receiving element of the third optocoupler is connected through the third resistor to the positive pole of the power source, through the seventh capacitor - the connection point of the third and fourth diodes of the second diode bridge and through the ninth diode - with the input of the sixth - output two-stage key element. The inputs of the first and second key elements are designed to connect to the corresponding outputs of the monitored processor sets, the inputs of the third and fifth key elements are trigger inputs.

На фиг.1 представлена структурная схема двухканальной отказоустойчивой системы для контроля состояния объектов и управления объектами станции и прилегающих перегонов.Figure 1 presents the structural diagram of a two-channel fault-tolerant system for monitoring the status of objects and control of station facilities and adjacent hauls.

На фиг.2 показана схема встроенного аппаратного контроля.Figure 2 shows a diagram of the integrated hardware control.

Система содержит два процессорных комплекта 1 и 2, работающих синхронно по одинаковой программе, схему 3 встроенного аппаратного контроля, к которой подключены указанные процессорные комплекты 1 и 2 и которая предназначена для сравнения работы процессорных комплектов для исключения работы, если один из комплектов неисправен. Система представляет собой моноблочную конструкцию и имеет многомодульную структуру. Причем модуль 4 центрального процессора включает в себя упомянутые два процессорных комплекта. Имеется модуль 5 токовых выходов-входов, выходы которого подключены к параллельно соединенным контактам 6.1-6.п соответствующей контактной группы объектов контроля, образованной контактами реле, не занятыми в других схемах. Входы модуля 5 подключены параллельно к указанным контактам для восприятия параллельного кода, состоящего из нулей и единиц, соответствующих разомкнутым и замкнутым контактам опрашиваемой контактной группы. Система также включает модули 7 релейных выходов, связанные с исполнительными устройствами 8 электрической централизации (ЭЦ). Модули 9 безопасных выходов, предназначенные для реализации ответственных команд, выполнены с возможностью перехода в состояние защитного отключения или защитного отказа при возникновении внезапных одиночных неисправностей, а также при постепенных отказах.The system contains two processor sets 1 and 2, operating synchronously according to the same program, a built-in hardware control circuit 3, to which the indicated processor sets 1 and 2 are connected, and which is designed to compare the operation of processor sets to exclude work if one of the sets is faulty. The system is a monoblock design and has a multi-module structure. Moreover, the module 4 of the Central processor includes the aforementioned two processor sets. There is a module 5 of current outputs-inputs, the outputs of which are connected to parallel-connected contacts 6.1-6. P of the corresponding contact group of objects of control, formed by relay contacts not used in other circuits. The inputs of module 5 are connected in parallel to the indicated contacts for the perception of a parallel code consisting of zeros and ones corresponding to the open and closed contacts of the contact group being interviewed. The system also includes modules 7 of relay outputs associated with actuators 8 of electrical centralization (EC). The safe output modules 9, designed to implement critical commands, are configured to switch to a protective shutdown or protective failure state in the event of sudden single faults, as well as in gradual failures.

Схема встроенного аппаратного контроля представляет собой схему сравнения и состоит из двух каскадов. Первый каскад включает в себя: два оптрона ED1 и ED2. Первые выводы излучающих элементов оптронов ED1 и ED2 подключены соответственно через первый и второй ключевые элементы к отрицательному полюсу источника питания, с которым связаны первые выводы приемных элементов ED1 и ED2. Первый ключевой элемент включает в себя транзистор VT1, к базовому выводу которого одним выводом подключен конденсатор С1, другим выводом которого образован вход первого ключевого элемента. В цепь смещения транзистора VT1 включен резистор R1. Второй ключевой элемент включает в себя транзистор VT 4, к базовому выводу которого одним выводом подключен конденсатор С8, другим выводом которого образован вход второго ключевого элемента. В цепь смещения транзистора VT4 включен резистор R7. Первый диодный мост включает в себя диоды VD3-VD6. Третий ключевой элемент, выполненный на базе схемы с общим коллектором, включает в себя транзистор VT2, к базовому выводу которого одним выводом подключен резистор R3, другим выводом которого образован вход третьего ключевого элемента. В коллекторную цепь транзистора VT2 включен резистор R4. Третий ключевой элемент через конденсатор С5 подключен к соединенным между собой диодам VD3 и VD5 первого диодного моста. К точке соединения диодов VD3 и VD4 первого диодного моста подключен второй вывод излучающего элемента оптрона ED1, а второй вывод приемного элемента указанного оптрона через резистор R2 связан с положительным полюсом источника питания. Второй вывод излучающего элемента оптрона ED2 соединен с одним из выводов конденсатора С3, другим выводом подключенного к отрицательному полюсу источника питания и через диод VD1 с одним из выводов конденсатора С2. Параллельно цепи, образованной упомянутым диодом и конденсатором С3, включен диод VD2 в направлении, противоположном направлению диода VD1. Между точкой подключения второго вывода излучающего элемента оптрона ED1 к диодному мосту и отрицательным полюсом источника питания включен конденсатор С4, второй вывод приемного элемента оптрона ED2 через конденсатор 7 подключен к точке соединения и диодов VD4 и VD6 первого диодного моста и через резистор R10 - к положительному полюсу источника питания. Второй каскад включает в себя: третий оптрон ED3, первый вывод излучающего элемента которого подключен к отрицательному полюсу источника питания через четвертый ключевой элемент. Четвертый ключевой элемент включает в себя транзистор VT5, к базовому выводу которого одним выводом подключен конденсатор С9, другим выводом которого образован вход четвертого ключевого элемента. В цепь смещения транзистора VT1 включен резистор R11. Вход четвертого ключевого элемента связан со вторым выводом приемного элемента оптрона ED2. Второй диодный мост состоит из диодов VD9-VD12. Пятый ключевой элемент, выполненный на базе схемы с общим коллектором, включает в себя транзистор VT3, к базовому выводу которого одним выводом подключен резистор R6, другим выводом которого образован вход третьего ключевого элемента. Выход пятого ключевого элемента через конденсатор С6 подключен к точке соединения диодов VD9 - VD11 второго диодного моста. Второй вывод излучающего элемента оптрона ED3 подключен к точке соединения диодов VD11 и VD12 второго диодного моста, а к точке соединения диодов VD9 и VD10 подключен отрицательный полюс источника питания. Первый вывод приемного элемента оптрона ED3 подключен к отрицательному выводу источника питания, второй вывод приемного элемента оптрона ED3 через резистор R13 связан с положительным полюсом источника питания, через конденсатор С11 - с точкой соединения диодов VD10 и V14 второго диодного моста и через диод VD14 - с входом шестого - выходного двухкаскадного ключевого элемента (транзисторы VT17, VT18, резисторы R14-R16). Входы первого и второго ключевых элементов предназначены для подключения к соответствующим выходам контролируемых процессорных комплектов, входы третьего и пятого ключевых элементов являются входами запуска.The built-in hardware control circuit is a comparison circuit and consists of two stages. The first stage includes: two optocouplers ED1 and ED2. The first conclusions of the radiating elements of the optocouplers ED1 and ED2 are connected respectively through the first and second key elements to the negative pole of the power source, to which the first conclusions of the receiving elements ED1 and ED2 are connected. The first key element includes a transistor VT1, to the base terminal of which a capacitor C1 is connected with one output, the input of the first key element is formed by its other output. A resistor R1 is included in the bias circuit of the transistor VT1. The second key element includes a transistor VT 4, to the base terminal of which a capacitor C8 is connected with one terminal, the other terminal of which forms the input of the second key element. The resistor R7 is included in the bias circuit of the transistor VT4. The first diode bridge includes diodes VD3-VD6. The third key element, made on the basis of a common collector circuit, includes a transistor VT2, to the base terminal of which a resistor R3 is connected with one terminal, the input of the third key element is formed by the other terminal. The resistor R4 is included in the collector circuit of the transistor VT2. The third key element through the capacitor C5 is connected to interconnected diodes VD3 and VD5 of the first diode bridge. The second terminal of the emitting element of the optocoupler ED1 is connected to the connection point of the diodes VD3 and VD4 of the first diode bridge, and the second terminal of the receiving element of the indicated optocoupler is connected through the resistor R2 to the positive pole of the power source. The second terminal of the emitting element of the optocoupler ED2 is connected to one of the terminals of the capacitor C3, another terminal connected to the negative pole of the power source and through the diode VD1 with one of the terminals of the capacitor C2. Parallel to the circuit formed by said diode and capacitor C3, the diode VD2 is turned on in the direction opposite to the direction of the diode VD1. A capacitor C4 is connected between the connection point of the second terminal of the emitting element of the optocoupler ED1 to the diode bridge and the negative pole of the power supply, the second terminal of the receiving element of the optocouple ED2 is connected through the capacitor 7 to the connection point of the first diode bridge and diodes VD4 and VD6 and to the positive pole through the resistor R10 power source. The second stage includes: the third optocoupler ED3, the first output of the emitting element of which is connected to the negative pole of the power source through the fourth key element. The fourth key element includes a transistor VT5, to the base terminal of which a capacitor C9 is connected with one terminal, the input of the fourth key element being formed by the other terminal. A resistor R11 is included in the bias circuit of the transistor VT1. The input of the fourth key element is connected to the second terminal of the receiving element of the optocoupler ED2. The second diode bridge consists of diodes VD9-VD12. The fifth key element, made on the basis of a common collector circuit, includes a transistor VT3, to the base terminal of which a resistor R6 is connected with one terminal, the input of the third key element is formed by the other terminal. The output of the fifth key element through the capacitor C6 is connected to the connection point of the diodes VD9 - VD11 of the second diode bridge. The second terminal of the emitting element of the optocoupler ED3 is connected to the connection point of the diodes VD11 and VD12 of the second diode bridge, and the negative pole of the power source is connected to the connection point of the diodes VD9 and VD10. The first terminal of the optocoupler receiving element ED3 is connected to the negative terminal of the power source, the second terminal of the receiving element of the optocoupler ED3 is connected through the resistor R13 to the positive pole of the power source, through the capacitor C11 to the connection point of the diodes VD10 and V14 of the second diode bridge, and through the diode VD14 to the input sixth - output two-stage key element (transistors VT17, VT18, resistors R14-R16). The inputs of the first and second key elements are designed to connect to the corresponding outputs of the monitored processor sets, the inputs of the third and fifth key elements are trigger inputs.

Система работает следующим образом.The system operates as follows.

Система обеспечивает выполнение основных функций по контролю состояния объектов и управлению маршрутами, стрелками светофора и другими объектами станции и прилегающих перегонов с соблюдением требований безопасности движения поездов в соответствии с принципами, принятыми в существующих устройствах ЭЦ. При этом осуществляется сбор данных о состоянии объектов управления и отдельных релейных схем путем циклического опроса датчиков, в том числе, фиксируя замкнутое или разомкнутое состояние контакта реле 6.1...6.n. Ввод данных осуществляется с использованием фронтового и тылового контактов указанных реле через устройства гальванической развязки с учетом следующих требований:The system provides the basic functions of monitoring the condition of objects and managing routes, traffic lights and other objects of the station and adjacent lines, observing the safety requirements for train traffic in accordance with the principles adopted in existing EC devices. In this case, data is collected on the state of control objects and individual relay circuits by cyclic interrogation of sensors, including by recording the closed or open state of the relay contact 6.1 ... 6.n. Data entry is carried out using the front and rear contacts of these relays through galvanic isolation devices, taking into account the following requirements:

- для ввода данных используются контакты реле, не занятые в других схемах;- relay contacts not used in other circuits are used to enter data;

- ввод данных осуществляется через устройство гальванической развязки с обеспечением полнофункционального контроля цепей сбора и ввода данных;- data entry is carried out through a galvanic isolation device with full-featured control of the data acquisition and input circuits;

- питание цепей ввода осуществляется от станционной батареи с рабочим напряжением не ниже 24 В и потребляемом токе входа не менее 5 мА;- the input circuits are powered by a station battery with an operating voltage of at least 24 V and an input current consumption of at least 5 mA;

- при оценке состояния объекта осуществляется накопление и обработка данных, обеспечивающие их требуемую достоверность при воздействии электромагнитных помех и «дребезга» контактов;- when assessing the state of an object, data are accumulated and processed to ensure their required reliability under the influence of electromagnetic interference and contact “bounce”;

- время обработки сигнала с момента изменения состояния контактов до формирования информации о состоянии объекта не превышает 0,5 с.- the signal processing time from the moment of changing the state of the contacts to the formation of information about the state of the object does not exceed 0.5 s.

Центральный процессор формирует управляющие команды для релейных схем перевода стрелок и открытия светофоров, замыкания стрелок, схем задания разделки и отмены маршрутов, схем смены направления и схем других объектов управления. Выходные цепи, обеспечивающие взаимодействие с реле ЭЦ, гальванически развязаны. Изоляция выходных цепей выдерживает испытательное напряжение 1000 В.The central processor generates control commands for the relay circuits for the switch of arrows and the opening of traffic lights, closure of arrows, schemes for specifying cutting and canceling routes, schemes for changing directions and schemes for other control objects. The output circuits that provide interaction with the EC relay are galvanically isolated. The isolation of the output circuits can withstand a test voltage of 1000 V.

Безопасное функционирование системы обеспечивается:Safe operation of the system is ensured by:

- двумя процессорными комплектами 1 и 2, работающими синхронно по одинаковой программе. Результаты работы комплектов сравниваются схемой 3 встроенного аппаратного контроля. При отказе одного из комплектов исключается возможность реализации ответственных команд;- two processor sets 1 and 2, working synchronously according to the same program. The results of the sets are compared by circuit 3 of the built-in hardware control. If one of the sets fails, the possibility of implementing responsible teams is excluded;

- помехозащищенным кодированием с кодовым расстоянием- interference-proof coding with code distance

d>=4;d> = 4;

- применением для реализации ответственных команд модулей с безопасными выходами.- application for the implementation of critical commands of modules with safe outputs.

В корпусе моноблока системы устанавливается блок питания, модуль 4 центрального процессора и модули, предназначенные для сбора информации и формирования сигналов управления. Все модули связаны между собой системной шиной (не показана), которая состоит из двух идентичных шин. Процессорный модуль устанавливается рядом с блоком питания. Место установки интерфейсных модулей может быть произвольным, но они должны быть установлены за процессорным модулем.A power supply unit, a central processor module 4 and modules for collecting information and generating control signals are installed in the monoblock case of the system. All modules are interconnected by a system bus (not shown), which consists of two identical buses. The processor module is installed next to the power supply. The installation location of the interface modules may be arbitrary, but they must be installed behind the processor module.

Состояние объектов контроля определяется по замкнутым или разомкнутым контактам реле. Опрос контактов реле осуществляется по принципу «токовая петля». Для реализации этого принципа модуль 5 содержит 16 токовых выходов и 32 токовых входа. На выходах модуля последовательно появляется единичный сигнал, который подается на контактную группу контролируемых объектов, на выходах опрашиваемой контактной группы формируется параллельный код, состоящий из нулей и единиц (0 - при разомкнутом контакте, 1 - при замкнутом контакте). Данная организация позволяет получить информацию о состоянии 16×32=512 двухпозиционных объектов контроля.The state of the monitoring objects is determined by the closed or open relay contacts. Interrogation of relay contacts is carried out according to the "current loop" principle. To implement this principle, module 5 contains 16 current outputs and 32 current inputs. At the outputs of the module, a single signal appears sequentially, which is fed to the contact group of the monitored objects, and at the outputs of the interrogated contact group, a parallel code is formed consisting of zeros and ones (0 - with an open contact, 1 - with a closed contact). This organization allows you to obtain information about the status of 16 × 32 = 512 on-off control objects.

Для увеличения количества контролируемых объектов могут быть установлены дополнительные модули.To increase the number of controlled objects, additional modules can be installed.

Модуль 7 релейных выходов предназначены для формирования управляющих сигналов, воздействующих на схемы исполнительных устройств ЭЦ. Управляющие сигналы на выходах модулей выходов сохраняются в течение времени, необходимого для реализации команды управления, и задаются программным путем.Module 7 relay outputs are intended for the formation of control signals acting on the circuit actuators EC. The control signals at the outputs of the output modules are stored for the time necessary to implement the control command, and are set programmatically.

Модуль 7 может содержать 40 управляющих выходов для реализации простых команд. Все выходы имеют гальваническую развязку (используются релейные выходы). 32 выхода выдают управляющие сигналы через фронтовые контакты исполнительных реле модуля, с возможностью подачи различного питания, 8 выходов выдают управляющие сигналы через фронтовые и тыловые контакты.Module 7 may contain 40 control outputs for implementing simple commands. All outputs are galvanically isolated (relay outputs are used). 32 outputs give control signals through the front contacts of the module's executive relays, with the possibility of supplying various power supplies; 8 outputs give control signals through the front and rear contacts.

Модуль 9 предназначен для реализации ответственных команд. Содержит 16 выходов управления для подключения 16 управляющих реле. Для реализации ответственных команд к безопасным выходам подключаются управляющие реле.Module 9 is designed to implement critical teams. Contains 16 control outputs for connecting 16 control relays. To implement critical commands, control relays are connected to the safe outputs.

Все интерфейсные модули (5, 7, 9) имеют схему формирования базового адреса (СФА) модуля, который однозначно определяет положение адресного пространства данного модуля в общем адресном пространстве портов системы.All interface modules (5, 7, 9) have a module base address formation (SFA) scheme that uniquely determines the position of the address space of a given module in the general address space of the system ports.

Программное обеспечение (ПО) состоит из трех основных блоков:Software (software) consists of three main blocks:

- тестирования, предназначенного для проверки внутренних ресурсов модуля ЦП;- testing designed to verify the internal resources of the CPU module;

- инициализации, предназначенной для проверки конфигурации БМ, наличия подключения внешних цепей, программирования режимов работы модемов и приведения в исходное состояние выходных цепей;- initialization, designed to verify the configuration of the BM, the availability of external circuits, programming the modems of operation of the modems and resetting the output circuits;

- рабочего цикла, предназначенного для установления и поддержания обмена информацией с другими абонентами, сбора и обработки информации о состоянии объектов контроля, выдачи управляющих сигналов на объекты управления и диагностики состояния системы.- a work cycle designed to establish and maintain information exchange with other subscribers, collect and process information about the status of objects of control, issue control signals to control objects and diagnose the state of the system.

Первые два блока ПО являются одинаковыми для любого применения системы и представляют собой системное ПО. Блок рабочего цикла изменяется в зависимости от применения системы и представляет собой прикладное ПО.The first two blocks of software are the same for any application of the system and are system software. The duty cycle unit varies depending on the application of the system and is an application software.

Блок тестирования предназначен для проверки исправности микросхемы процессора, микросхем ПЗУ и ОЗУ модуля 4 и состоит, соответственно, из трех частей. Исправность микросхемы процессора определяется по результатам выполнения контрольных операций с регистрами процессора: пересылки данных, установки и сброса битов в регистре флагов, выполнения побитовых операций и др. Заключение об исправности микросхем ПЗУ делается при условии совпадения контрольной суммы и суммы, полученной в результате сложения программного кода по модулю два. Для проверки ОЗУ применен тест «Сдвигаемая диагональ». Любая ошибка в процессе тестирования приводит к выводу на индикатор модуля ЦП соответствующего кода и перезапуску.The testing unit is designed to verify the health of the processor chip, ROM chips and RAM module 4 and consists, respectively, of three parts. The health of the processor chip is determined by the results of the control operations with the processor registers: sending data, setting and resetting bits in the flag register, performing bitwise operations, etc. The conclusion about the health of the ROM chips is made subject to the same checksum and the amount obtained by adding the program code modulo two. To test the RAM, the “Shifted diagonal” test was used. Any error in the testing process leads to the conclusion of the corresponding code on the CPU module indicator and a restart.

Блок инициализации состоит из следующих частей:The initialization block consists of the following parts:

- инициализации и программирования схемы встроенного контроля;- initialization and programming of the built-in control circuit;

- инициализации и программирования схемы защиты от зависания; организации программного стека;- initialization and programming of the anti-freeze circuit; organization of the software stack;

- инициализации и программирования системных таймеров реального времени; инициализации и программирования контроллера прерываний; проверки конфигурации; инициализации и программирования портов.- initialization and programming of real-time system timers; initialization and programming of the interrupt controller; configuration checks; initialization and programming of ports.

Для работы схемы встроенного контроля необходимо программировать два канала одного из системных таймеров, входящих в модуль 4, посредством записи управляющих слов и коэффициентов деления в соответствующие порты его ввода/вывода.For the built-in control circuit to work, it is necessary to program two channels of one of the system timers included in module 4 by writing control words and division factors to the corresponding ports of its input / output.

Схема защиты от «зависания» контролирует непрерывность выполнения рабочего цикла и построена на одном канале системного таймера. Инициализация и программирование данной схемы состоит в задании режима работы канала системного таймера посредством записи управляющего слова и коэффициента деления в соответствующие порты ввода/вывода.The “freeze” protection circuit controls the continuity of the duty cycle and is built on one channel of the system timer. The initialization and programming of this circuit consists in setting the operating mode of the channel of the system timer by writing the control word and the division coefficient to the corresponding input / output ports.

Система работает в режиме реального времени.The system works in real time.

В блоке инициализации проверяется конфигурация системы для выполнения поставленной задачи. Проверка конфигурации основана на том, что модуль, правильно установленный в корпус и имеющий правильно подключенные внешние цепи, "знает" свой адрес и "отвечает" на запрос модуля 4 по этому адресу. Если конфигурация системы удовлетворяет поставленной задаче, внешние цепи приводятся в исходное состояние посредством записи в соответствующие управляющие регистры начальных значений (зависят от конкретной задачи), в противном случае выводится код соответствующей ошибки и происходит сброс.In the initialization block, the system configuration is checked to complete the task. Verification of the configuration is based on the fact that the module, correctly installed in the case and having correctly connected external circuits, “knows” its address and “answers” to the request of module 4 at this address. If the system configuration satisfies the task, the external circuits are initialized by writing the initial values to the corresponding control registers (depending on the specific task), otherwise the corresponding error code is displayed and a reset occurs.

Работа системы начинается с подачи питания на адресные входы СФА периферийных модулей.The system starts by supplying power to the address inputs of the SFA peripheral modules.

На этапе тестирования, инициализации и работы можно отслеживать состояние модуля 4 по показаниям семи сегментных индикаторов на его лицевой панели. В начале тестирования включается первый каскад схемы 3 сравнения (СС).At the stage of testing, initialization and operation, you can monitor the state of module 4 according to the readings of seven segment indicators on its front panel. At the beginning of testing, the first stage of the comparison circuit 3 (CC) is turned on.

Каждый из комплектов 1 и 2 модуля 4 проверяет исправность собственных: процессора, постоянного запоминающего устройства (ПЗУ) и оперативного запоминающего устройства (ОЗУ). По окончании тестирования ОЗУ МБ проверяют работу первого каскада схемы 3 СС. Если каскад работает исправно и тестовые сигналы с МБ одинаковые, происходит запуск ее второго каскада.Each of the sets 1 and 2 of module 4 checks the health of its own: a processor, read-only memory (ROM) and random access memory (RAM). At the end of testing, RAM MB check the operation of the first cascade of circuit 3 SS. If the cascade is working properly and the test signals with MB are the same, its second cascade starts.

На этапе тестирования проверяют наличие подключенных периферийных модулей. Проверка осуществляется путем запроса типа модуля по определенным адресам портов модулей. Если модуль установлен и на его СФА подано соответствующее напряжение, он отвечает на запрос. Опросив таким образом все возможные адреса, система принимает решение о конфигурации.At the testing stage, check for the presence of connected peripheral modules. Verification is carried out by querying the type of module at specific module port addresses. If the module is installed and the corresponding voltage is applied to its SFA, it responds to the request. Having interrogated thus all possible addresses, the system makes a decision on a configuration.

Испытания схемы аппаратного контроля на безопасность проводились путем моделирования внезапных и постепенных отказов в элементах схем.Safety control circuit tests were carried out by modeling sudden and gradual failures in circuit elements.

Далее под опасным отказом понимается неработоспособное состояние схемы, при котором формируется динамический управляющий сигнал во время несинхронной работы каналов; защитный отказ - это неработоспособное состояние схемы, при котором динамический управляющий сигнал не формируется во время синхронной работы каналов; защитное отключение - это работоспособное состояние схемы, при котором динамический управляющий сигнал не формируется во время несинхронной работы каналов.Further, a dangerous failure means an inoperative state of the circuit, in which a dynamic control signal is generated during the non-synchronous operation of the channels; protective failure is an inoperative state of a circuit in which a dynamic control signal is not generated during synchronous operation of channels; protective shutdown is a working state of a circuit in which a dynamic control signal is not generated during non-synchronous operation of channels.

В процессе испытаний моделировались:In the process of testing were simulated:

- одиночные неисправности (обрывы и короткие замыкания) элементов схемы: резисторов, конденсаторов, диодов, транзисторов, оптопар, светодиодов;- single malfunctions (breaks and short circuits) of circuit elements: resistors, capacitors, diodes, transistors, optocouplers, LEDs;

- замыкания выводов источников питания на соответствующие выводы элементов;- shorting the conclusions of power supplies to the corresponding conclusions of the elements;

- постепенные отказы оптронов и транзисторов путем введения цепей утечки между выводами элементов и измерения критической величины сопротивления этой утечки.- gradual failures of optocouplers and transistors by introducing leakage circuits between the terminals of the elements and measuring the critical value of the resistance of this leakage.

Также создавались условия самовозбуждения транзисторов выходных ключей путем введения обратной связи по току и напряжению и проводились испытания, не приводящие к нарушению работоспособности схемы, остальные испытания проводились путем логического анализа работы схемы.The conditions for the self-excitation of the output switch transistors were also created by introducing feedback on current and voltage, and tests were carried out that did not impair the operation of the circuit, the remaining tests were carried out by a logical analysis of the operation of the circuit.

Моделирование отказов производилось при работоспособном и неработоспособном (рассинхронизированном) состоянии контролируемых комплектов.Failure modeling was carried out with a healthy and non-functional (out of sync) state of the controlled sets.

Как уже упоминалось выше, схема сравнения функционально состоит из двух каскадов. Первый каскад включает элементы R1-R4, R7-R10, С1-С5.С7. С8, ED1, ED2, VT1, VT2, VT4, VD1-VD7. Второй каскад состоит из элементов R5, R6, R11-R16, С6, С9-С12, ED3, VT3, VTS VT7,VD8-VD14.As mentioned above, the comparison circuit functionally consists of two stages. The first cascade includes elements R1-R4, R7-R10, C1-C5. C7. C8, ED1, ED2, VT1, VT2, VT4, VD1-VD7. The second cascade consists of elements R5, R6, R11-R16, C6, C9-C12, ED3, VT3, VTS VT7, VD8-VD14.

Работа каскадов схемы сравнения построена на перезаряд конденсаторов и создания отрицательного напряжения на обкладках конденсаторов за счет реализации принципа инверторов напряжения.The work of the cascades of the comparison circuit is built on the recharging of capacitors and the creation of negative voltage on the capacitor plates due to the implementation of the principle of voltage inverters.

Работа безопасной схемы сравнения начинается с приходом импульса запуска первого каскада положительной полярности на первый вход запуска a_ZAP1. При этом на выводе оптрона ED2 формируется отрицательный потенциал, который создает начальные условия для работы первого каскада схемы. В случае успешного включения первого каскада схемы сравнения, на второй вход запуска a_ZAP2 поступает импульс запуска второго каскада положительной полярности. При этом на выводе 2 оптрона ED формируется отрицательный потенциал, создающий начальные условия для работы второго каскада.The operation of the safe comparison circuit begins with the arrival of a trigger pulse of the first cascade of positive polarity at the first trigger input a_ZAP1. At the same time, a negative potential is formed at the output of the optocoupler ED2, which creates the initial conditions for the operation of the first stage of the circuit. In case of successful switching on of the first stage of the comparison circuit, the second start-up input a_ZAP2 receives the start pulse of the second stage of positive polarity. At the same time, at terminal 2 of the optocoupler ED, a negative potential is formed, which creates the initial conditions for the operation of the second stage.

На входы a_SIGN и b_SIGN первого каскада безопасной схемы сравнения поступают динамические сигналы с выходов сигнатурных анализаторов соответственно первого и втрого контролируемых процессорных комплектов, находящиеся между собой в противофазе.The inputs a_SIGN and b_SIGN of the first stage of the safe comparison circuit receive dynamic signals from the outputs of the signature analyzers of the first and third controlled processor sets, respectively, which are in opposite phases.

На выходе безопасной схемы сравнения формируется динамический сигнал, необходимый для работы выходных безопасных каскадов модулей Выходов Безопасных Выходов.At the output of the safe comparison circuit, a dynamic signal is generated, which is necessary for the output of the safe output stages of the Safe Outputs output modules.

Результаты испытаний показали следующее:The test results showed the following:

- обрыв цепей резисторов R1, R2, R7, R9, R10 определяет работоспособность первого каскада безопасной схемы сравнения и приводит к ее защитному отказу;- open circuit of resistors R1, R2, R7, R9, R10 determines the operability of the first stage of the safe comparison circuit and leads to its protective failure;

- обрыв цепей резисторов R11...R16 определяет работоспособность второго каскада безопасной схемы сравнения и приводит к ее защитному отказу;- open circuit of resistors R11 ... R16 determines the operability of the second stage of the safe comparison circuit and leads to its protective failure;

- обрыв цепей резисторов R3...R6 определяет работоспособность первоначального запуска и повторного перезапуска безопасной схемы сравнения и приводит к ее защитному отключению;- open circuit of resistors R3 ... R6 determines the operability of the initial start-up and restart of the safe comparison circuit and leads to its protective shutdown;

- обрыв цепей конденсаторов С1...С4, С7, С8 определяет работоспособность первого каскада безопасной схемы сравнения и приводит к ее защитному отказу;- open circuit of the capacitors C1 ... C4, C7, C8 determines the operability of the first stage of the safe comparison circuit and leads to its protective failure;

- обрыв цепей конденсаторов С9...С12 определяет работоспособность второго каскада безопасной схемы сравнения и приводит к ее защитному отказу;- open circuit of capacitors C9 ... C12 determines the operability of the second stage of a safe comparison circuit and leads to its protective failure;

- обрыв цепей конденсаторов С5, С6 определяет работоспособность первоначального запуска и повторного перезапуска безопасной схемы сравнения и приводит к ее защитному отключению;- open circuit of capacitors C5, C6 determines the operability of the initial start and restart of the safe comparison circuit and leads to its protective shutdown;

- обрыв цепей эмиттер-коллектор и выводов базы транзисторов VT1, VT4 определяет работоспособность первого каскада безопасной схемы сравнения и приводит к ее защитному отказу;- open circuit of the emitter-collector circuit and the terminals of the base of transistors VT1, VT4 determines the operability of the first stage of the safe comparison circuit and leads to its protective failure;

- обрыв цепей эмиттер-коллектор и выводов базы транзисторов VT5...VT7 определяет работоспособность второго каскада безопасной схемы сравнения и приводит к ее защитному отказу;- open circuit of the emitter-collector circuit and the terminals of the base of transistors VT5 ... VT7 determines the operability of the second stage of the safe comparison circuit and leads to its protective failure;

- обрыв цепей эмиттер-коллектор и выводов базы транзисторов VT2, VTS определяет работоспособность первоначального запуска и повторного перезапуска безопасной схемы сравнения и приводит к ее защитному отключению;- open circuit of the emitter-collector circuit and the terminals of the base of transistors VT2, VTS determines the operability of the initial start-up and restart of the safe comparison circuit and leads to its protective shutdown;

- обрыв цепей светодиодов и фототранзисторов оптронов ED1, ED2 определяет работоспособность первого каскада безопасной схемы сравнения и приводит к ее защитному отказу;- open circuit of the LEDs and phototransistors of the optocouplers ED1, ED2 determines the operability of the first stage of the safe comparison circuit and leads to its protective failure;

- обрыв цепей светодиода и фототранзистора оптрона ED3 определяет работоспособность второго каскада безопасной схемы сравнения и приводит к ее защитному отказу;- open circuit of the LED and phototransistor of the optocoupler ED3 determines the operability of the second stage of the safe comparison circuit and leads to its protective failure;

- обрыв цепей диодов VD1...VD6 и светодиода VD7 определяет работоспособность первого каскада безопасной схемы сравнения и приводит к ее защитному отказу;- open circuit of the diodes VD1 ... VD6 and the LED VD7 determines the operability of the first stage of the safe comparison circuit and leads to its protective failure;

- обрыв цепей диодов VD9-VD14 и светодиода VD8 определяет работоспособность второго каскада безопасной схемы сравнения и приводит к ее защитному отказу;- open circuit of the VD9-VD14 diodes and the VD8 LED determines the operability of the second stage of the safe comparison circuit and leads to its protective failure;

- короткое замыкание цепей резисторов R1, R2, R7, R9, R10 определяет работоспособность первого каскада безопасной схемы сравнения и приводит к ее защитному отказу;- a short circuit in the chains of resistors R1, R2, R7, R9, R10 determines the operability of the first stage of the safe comparison circuit and leads to its protective failure;

- короткое замыкание цепей резисторов R 11... R 16 определяет работоспособность второго каскада безопасной схемы сравнения и приводит к ее защитному отказу;- a short circuit of the resistor chains R 11 ... R 16 determines the operability of the second stage of the safe comparison circuit and leads to its protective failure;

- короткое замыкание цепей резисторов R3...R6 определяет работоспособность первоначального запуска и повторного перезапуска безопасной схемы сравнения и приводит к ее защитному отключению;- a short circuit of the resistor chains R3 ... R6 determines the operability of the initial start and restart of the safe comparison circuit and leads to its protective shutdown;

- короткое замыкание цепей конденсаторов С1...С4, С7, С8 определяет работоспособность первого каскада безопасной схемы сравнения и приводит к ее защитному отказу;- a short circuit of the chains of capacitors C1 ... C4, C7, C8 determines the operability of the first stage of the safe comparison circuit and leads to its protective failure;

- короткое замыкание цепей конденсаторов С9...С12 определяет работоспособность второго каскада безопасной схемы сравнения и приводит к ее защитному отказу;- short circuit of the capacitor chains C9 ... C12 determines the operability of the second stage of the safe comparison circuit and leads to its protective failure;

- короткое замыкание цепей конденсаторов С5, С6 определяет работоспособность первоначального запуска и повторного перезапуска безопасной схемы сравнения и приводит к ее защитному отключению;- a short circuit in the circuits of the capacitors C5, C6 determines the operability of the initial start-up and restart of the safe comparison circuit and leads to its protective shutdown;

- короткое замыкание переходов эмиттер-коллектор, база-эмиттер, база-коллектор транзисторов VT1, VT4 определяет работоспособность первого каскада безопасной схемы сравнения и приводит к ее защитному отказу;- a short circuit of the emitter-collector, base-emitter, base-collector junctions of transistors VT1, VT4 determines the operability of the first stage of the safe comparison circuit and leads to its protective failure;

- короткое замыкание переходов эмиттер-коллектор, база-эмиттер, база-коллектор транзисторов VT5...VT7 определяет работоспособность второго каскада безопасной схемы сравнения и приводит к ее защитному отказу;- short circuit of the emitter-collector, base-emitter, base-collector junctions of transistors VT5 ... VT7 determines the operability of the second stage of the safe comparison circuit and leads to its protective failure;

- короткое замыкание переходов эмиттер-коллектор, база-эмиттер, база-коллектор транзисторов VT2, VT3 определяет работоспособность первоначального запуска и повторного перезапуска безопасной схемы сравнения и приводит к ее защитному отключению;- a short circuit of the emitter-collector, base-emitter, base-collector junctions of the transistors VT2, VT3 determines the operability of the initial start and restart of the safe comparison circuit and leads to its protective shutdown;

- короткое замыкание светодиодов и переходов эмиттер-коллектор, база-эмиттер, база-коллектор фототранзисторов и между другими выводами оптронов ED1, ED2 определяет работоспособность первого каскада безопасной схемы сравнения и приводит к ее защитному отказу;- short circuit of LEDs and transitions emitter-collector, base-emitter, base-collector of phototransistors and between other outputs of the optocouplers ED1, ED2 determines the operability of the first stage of the safe comparison circuit and leads to its protective failure;

- обрыв, короткое замыкание светодиода и переходов эмиттер-коллектор, база-эмиттер, база-коллектор фототранзистора и между другими выводами оптрона ED3 определяет работоспособность второго каскада безопасной схемы сравнения и приводит к ее защитному отказу;- open circuit, short circuit of the LED and the emitter-collector, base-emitter, base-collector of the phototransistor and between the other outputs of the optocoupler ED3 determines the operability of the second stage of the safe comparison circuit and leads to its protective failure;

- короткое замыкание между выводами диодов VD1...VD6 и светодиода VD7 определяет работоспособность первого каскада безопасной схемы сравнения и приводит к ее защитному отказу;- a short circuit between the terminals of the diodes VD1 ... VD6 and the LED VD7 determines the operability of the first stage of the safe comparison circuit and leads to its protective failure;

- короткое замыкание между выводами диодов VD9-VD14 и светодиода VD8 определяет работоспособность второго каскада безопасной схемы сравнения и приводит к ее защитному отказу;- a short circuit between the terminals of the VD9-VD14 diodes and the VD8 LED determines the operability of the second stage of the safe comparison circuit and leads to its protective failure;

- изменение временных параметров управляющих сигналов a_SIGN и b_SIGN приводит к защитному отключению безопасной схемы сравнения;- changing the time parameters of the control signals a_SIGN and b_SIGN leads to a protective shutdown of the safe comparison circuit;

- имитация утечки между выводами база-эмиттер, база-коллектор транзисторов VT1, VT4 определяет работоспособность первого каскада безопасной схемы сравнения и приводит к ее защитному отказу;- simulation of leakage between the terminals of the base-emitter, base-collector of transistors VT1, VT4 determines the operability of the first stage of the safe comparison circuit and leads to its protective failure;

- имитация утечки между выводами база-эмиттер, база-коллектор транзисторов VT5...VT7 определяет работоспособность второго каскада безопасной схемы сравнения и приводит к ее защитному отказу;- simulation of leakage between the terminals of the base-emitter, base-collector of transistors VT5 ... VT7 determines the operability of the second stage of the safe comparison circuit and leads to its protective failure;

- имитация утечки между выводами база-эмиттер, база-коллектор транзисторов VT2, VT3 определяет работоспособность первоначального запуска и повторного перезапуска безопасной схемы сравнения и приводит к ее защитному отключению;- imitation of a leak between the terminals of the base-emitter, base-collector of transistors VT2, VT3 determines the operability of the initial start and restart of the safe comparison circuit and leads to its protective shutdown;

- имитация утечки между выводами база-эмиттер, база-коллектор фототранзисторов оптронов ED1...ED3 приводит к защитному отказу безопасной схемы сравнения или сохранению ее работоспособности в зависимости от величины сопротивления утечки;- imitation of leakage between the terminals of the base-emitter, base-collector of phototransistors of optocouplers ED1 ... ED3 leads to a protective failure of a safe comparison circuit or to maintain its operability depending on the value of the leakage resistance;

- изменение в пределах 50% емкостей конденсаторов С1...С4, С7-С12 от номинальных значений приводит к защитному отключению безопасной схемы сравнения.- a change within 50% of the capacitances of the capacitors C1 ... C4, C7-C12 from the nominal values leads to a protective shutdown of the safe comparison circuit.

Таким образом, одиночные отказы (обрывы, короткие замыкания) элементов безопасной схемы сравнения не приводят к опасным отказам.Thus, single failures (breaks, short circuits) of elements of a safe comparison circuit do not lead to dangerous failures.

При постепенных отказах ряда элементов, безопасная схема сравнения сохраняет свою работоспособность до определенных пределов сопротивлений утечек, а при изменении вне этих пределов переходит в состояние защитного отказа.In the event of a gradual failure of a number of elements, the safe comparison circuit maintains its operability up to certain limits of leakage resistances, and when changed outside of these limits it goes into a state of protective failure.

Claims (7)

1. Двухканальная система для регулирования движения железнодорожных транспортных средств, содержащая установленные на релейном пункте железнодорожной станции два процессорных комплекта, работающих синхронно по одинаковой программе, схему встроенного аппаратного контроля, к которой подключены указанные процессорные комплекты и которая предназначена для сравнения работы процессорных комплектов и воздействия на работу системы, если один из комплектов неисправен, отличающаяся тем, что она представляет собой моноблочную конструкцию и имеет многомодульную структуру, включающую в себя модуль центрального процессора, состоящего из упомянутых двух процессорных комплектов, по меньшей мере, один интерфейсный модуль сбора информации о состоянии объектов контроля железнодорожной станции и прилегающих перегонов, содержащий токовые входы и выходы, предназначенные для подключения к контактам реле объектов контроля, по меньшей мере, железнодорожной станции, интерфейсные модули формирования управляющих сигналов, воздействующих на исполнительные устройства электрической централизации, и интерфейсные модули передачи ответственных команд, причем модуль центрального процессора установлен в моноблоке на первом месте рядом с блоком питания, а упомянутые интерфейсные модули установлены за процессорным модулем, при этом все модули связаны между собой системной шиной, которая состоит из двух идентичных шин, каждая из которых подключена к соответствующему процессорному комплекту.1. A two-channel system for regulating the movement of railway vehicles, containing two processor sets installed on the relay station of the railway station that operate synchronously according to the same program, an integrated hardware control circuit to which these processor sets are connected and which is designed to compare the operation of processor sets and the impact on the operation of the system if one of the sets is defective, characterized in that it is a monoblock design and has a multi-module structure, including a central processor module, consisting of the two processor sets, at least one interface module for collecting information about the state of monitoring objects of the railway station and adjacent sections, containing current inputs and outputs designed to connect objects to relay contacts control of at least the railway station, interface modules for generating control signals acting on actuators of the electric circuit neutralization, and interface modules for transmitting critical commands, with the central processor module installed in the monoblock in the first place next to the power supply, and the mentioned interface modules are installed behind the processor module, while all modules are interconnected by a system bus, which consists of two identical buses, each of which is connected to the corresponding processor kit. 2. Система по п.1, отличающаяся тем, что интерфейсный модуль сбора информации о состоянии объектов контроля железнодорожной станции и прилегающих перегонов, связанный с токовыми выходами и входами, представляет собой средство с возможностью подачи единичного сигнала на токовые выходы, каждый из которых подключен к параллельно соединенным свободным контактам соответствующей контактной группы объектов контроля, а токовые входы предназначены для восприятия параллельного кода, состоящего из нулей и единиц, соответствующих разомкнутым и замкнутым контактам опрашиваемой контактной группы.2. The system according to claim 1, characterized in that the interface module for collecting information about the state of the monitoring objects of the railway station and adjacent spans, associated with current outputs and inputs, is a tool with the ability to supply a single signal to the current outputs, each of which is connected to parallel connected free contacts of the corresponding contact group of objects of control, and current inputs are intended for the perception of a parallel code consisting of zeros and ones corresponding to open and mknutym polled contacts of the contact group. 3. Система по п.1, отличающаяся тем, что интерфейсный модуль формирования управляющих сигналов выполнен с возможностью сохранения управляющих сигналов на выходах в течение времени, необходимого для реализации команды управления.3. The system according to claim 1, characterized in that the interface module for generating control signals is configured to save control signals at the outputs for the time necessary to implement the control command. 4. Система по п.1, отличающаяся тем, что интерфейсный модуль для передачи ответственных команд выполнен с возможностью перехода в состояние защитного отключения или защитного отказа при возникновении внезапных одиночных неисправностей, а также при постепенных отказах ряда элементов.4. The system according to claim 1, characterized in that the interface module for transmitting critical commands is configured to enter a state of protective shutdown or protective failure in the event of sudden single faults, as well as during gradual failures of a number of elements. 5. Система по п.1, отличающаяся тем, что интерфейсный модуль сбора информации о состоянии объектов контроля железнодорожной станции и прилегающих перегонов содержит токовые входы и выходы, предназначенные для подключения к контактам реле объектов, прилегающих к железнодорожной станции перегонов.5. The system according to claim 1, characterized in that the interface module for collecting information about the state of monitoring objects of the railway station and adjacent sections contains current inputs and outputs designed to connect objects adjacent to the railway station to the relay contacts. 6. Система по любому из пп.1-5, отличающаяся тем, что выполнена с возможностью исключения передачи ответственных команд при отказе одного из комплектов.6. The system according to any one of claims 1 to 5, characterized in that it is configured to exclude the transmission of critical commands in the event of failure of one of the sets. 7. Схема встроенного аппаратного контроля, представляющая собой схему сравнения, состоящую из двух каскадов, один из которых включает в себя:7. The built-in hardware control circuit, which is a comparison circuit consisting of two stages, one of which includes: два оптрона, первые выводы излучающих элементов первого и второго оптронов подключены соответственно через первый и второй ключевые элементы к отрицательному полюсу источника питания, с которым связаны первые выводы приемных элементов первого и второго оптронов,two optocouplers, the first terminals of the radiating elements of the first and second optocouplers are connected respectively through the first and second key elements to the negative pole of the power source, to which the first terminals of the receiving elements of the first and second optocouplers are connected, первый диодный мост,first diode bridge третий ключевой элемент, выход которого через первый конденсатор подключен к соединенным между собой первым и вторым диодам первого диодного моста, к точке соединения первого и третьего диодов первого диодного моста подключен второй вывод излучающего элемента первого оптрона, а второй вывод приемного элемента первого оптрона через первый резистор связан с положительным полюсом источника питания, второй вывод излучающего элемента второго оптрона соединен с одним из выводов второго конденсатора, другим выводом подключенного к отрицательному полюсу источника питания и через диод с одним из выводов третьего конденсатора, причем параллельно цепи, образованной упомянутым диодом и вторым конденсатором, включен другой диод, а между точкой подключения второго вывода излучающего элемента к диодному мосту и отрицательным полюсом источника питания включен четвертый конденсатор, второй вывод приемного элемента второго оптрона через пятый конденсатор подключен к точке соединения третьего и четвертого диодов первого диодного моста и через второй резистор - к положительному полюсу источника питания,the third key element, the output of which through the first capacitor is connected to the first and second diodes of the first diode bridge connected to each other, to the connection point of the first and third diodes of the first diode bridge is connected the second output of the radiating element of the first optocoupler, and the second output of the receiving element of the first optocoupler connected to the positive pole of the power source, the second terminal of the radiating element of the second optocoupler is connected to one of the terminals of the second capacitor, the other terminal connected to the negative the other pole of the power source and through the diode with one of the terminals of the third capacitor, and another diode is connected in parallel with the circuit formed by the aforementioned diode and the second capacitor, and the fourth capacitor is connected between the point of connection of the second terminal of the radiating element to the diode bridge and the negative pole of the power source, the second the output element of the second optocoupler through the fifth capacitor is connected to the junction point of the third and fourth diodes of the first diode bridge and through the second resistor to the positive power supply pole, второй каскад включает в себя:the second cascade includes: третий оптрон, первый вывод излучающего элемента которого подключен к отрицательному полюсу источника питания через четвертый ключевой элемент, вход которого через шестой конденсатор связан со вторым выводом приемного элемента второго оптрона,a third optocoupler, the first output of the emitting element of which is connected to the negative pole of the power source through the fourth key element, the input of which through the sixth capacitor is connected to the second output of the receiving element of the second optocoupler, второй диодный мост,second diode bridge пятый ключевой элемент, выход которого через седьмой конденсатор подключен к точке соединения первого и второго диодов второго диодного моста, второй вывод излучающего элемента третьего оптрона подключен к точке соединения первого и третьего диодов второго диодного моста, а к точке соединения второго и четвертого диодов подключен отрицательный полюс источника питания, первый вывод приемного элемента третьего оптрона подключен к отрицательному выводу источника питания, второй вывод приемного элемента третьего оптрона через третий резистор связан с положительным полюсом источника питания, через восьмой конденсатор - с точкой соединения третьего и четвертого диодов второго диодного моста и через девятый диод - с входом шестого - выходного двухкаскадного ключевого элемента, при этом входы первого и второго ключевых элементов предназначены для подключения к соответствующим выходам контролируемых процессорных комплектов, входы третьего и пятого ключевых элементов являются входами запуска.the fifth key element, the output of which through the seventh capacitor is connected to the connection point of the first and second diodes of the second diode bridge, the second output of the radiating element of the third optocoupler is connected to the connection point of the first and third diodes of the second diode bridge, and the negative pole is connected to the connection point of the second and fourth diodes power source, the first output terminal of the third optocoupler is connected to the negative terminal of the power source, the second terminal of the receiving element of the third optocoupler through the third the resistor is connected to the positive pole of the power source, through the eighth capacitor - with the connection point of the third and fourth diodes of the second diode bridge and through the ninth diode - with the input of the sixth - output two-stage key element, while the inputs of the first and second key elements are designed to connect to the corresponding outputs controlled processor sets, the inputs of the third and fifth key elements are the inputs of the launch.
RU2004127700/11A 2004-09-17 2004-09-17 Railway transport traffic control two-channel system RU2286279C2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU2004127700/11A RU2286279C2 (en) 2004-09-17 2004-09-17 Railway transport traffic control two-channel system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2004127700/11A RU2286279C2 (en) 2004-09-17 2004-09-17 Railway transport traffic control two-channel system

Publications (2)

Publication Number Publication Date
RU2004127700A RU2004127700A (en) 2006-02-27
RU2286279C2 true RU2286279C2 (en) 2006-10-27

Family

ID=36114178

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2004127700/11A RU2286279C2 (en) 2004-09-17 2004-09-17 Railway transport traffic control two-channel system

Country Status (1)

Country Link
RU (1) RU2286279C2 (en)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2469387C2 (en) * 2006-12-08 2012-12-10 Дженерал Электрик Компани Method, system and computer software code for trip optimisation with train/track database augmentation
RU2536990C1 (en) * 2013-05-22 2014-12-27 Закрытое акционерное общество "НПЦ Устройства безопасности движения" Two-channel system for controlling train movement
RU2584354C2 (en) * 2014-09-12 2016-05-20 Виктор Степанович Аркатов Method of controlling operation of control device of responsible objects
RU2599074C2 (en) * 2014-10-31 2016-10-10 Виктор Степанович Аркатов Method of wayside train separation and device for method implementation
US9669851B2 (en) 2012-11-21 2017-06-06 General Electric Company Route examination system and method
US9733625B2 (en) 2006-03-20 2017-08-15 General Electric Company Trip optimization system and method for a train
US9828010B2 (en) 2006-03-20 2017-11-28 General Electric Company System, method and computer software code for determining a mission plan for a powered system using signal aspect information
US9834237B2 (en) 2012-11-21 2017-12-05 General Electric Company Route examining system and method
RU2642347C1 (en) * 2016-08-31 2018-01-24 Общество с ограниченной ответственностью "Диалог-транс" Method of comparison of controlling signals and device for its realization
US9950722B2 (en) 2003-01-06 2018-04-24 General Electric Company System and method for vehicle control
US10308265B2 (en) 2006-03-20 2019-06-04 Ge Global Sourcing Llc Vehicle control system and method
US10569792B2 (en) 2006-03-20 2020-02-25 General Electric Company Vehicle control system and method
RU2726243C1 (en) * 2020-02-05 2020-07-10 Ефим Наумович Розенберг Two-channel rail traffic control system

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9950722B2 (en) 2003-01-06 2018-04-24 General Electric Company System and method for vehicle control
US9828010B2 (en) 2006-03-20 2017-11-28 General Electric Company System, method and computer software code for determining a mission plan for a powered system using signal aspect information
US9733625B2 (en) 2006-03-20 2017-08-15 General Electric Company Trip optimization system and method for a train
US10308265B2 (en) 2006-03-20 2019-06-04 Ge Global Sourcing Llc Vehicle control system and method
US10569792B2 (en) 2006-03-20 2020-02-25 General Electric Company Vehicle control system and method
RU2469387C2 (en) * 2006-12-08 2012-12-10 Дженерал Электрик Компани Method, system and computer software code for trip optimisation with train/track database augmentation
US9669851B2 (en) 2012-11-21 2017-06-06 General Electric Company Route examination system and method
US9834237B2 (en) 2012-11-21 2017-12-05 General Electric Company Route examining system and method
RU2536990C1 (en) * 2013-05-22 2014-12-27 Закрытое акционерное общество "НПЦ Устройства безопасности движения" Two-channel system for controlling train movement
RU2584354C2 (en) * 2014-09-12 2016-05-20 Виктор Степанович Аркатов Method of controlling operation of control device of responsible objects
RU2599074C2 (en) * 2014-10-31 2016-10-10 Виктор Степанович Аркатов Method of wayside train separation and device for method implementation
RU2642347C1 (en) * 2016-08-31 2018-01-24 Общество с ограниченной ответственностью "Диалог-транс" Method of comparison of controlling signals and device for its realization
RU2726243C1 (en) * 2020-02-05 2020-07-10 Ефим Наумович Розенберг Two-channel rail traffic control system

Also Published As

Publication number Publication date
RU2004127700A (en) 2006-02-27

Similar Documents

Publication Publication Date Title
RU2286279C2 (en) Railway transport traffic control two-channel system
CN107187465B (en) ATO system architecture of unit-level hot standby redundancy
US6853292B1 (en) Security control system, method for the operation thereof
CN109541457A (en) Power battery high-voltage relay control circuit and method for diagnosing faults
WO2022142528A1 (en) Functionally safe switching value output module and diagnostic processing method
CN110095977B (en) Redundancy device, master-slave module judging method, topology system and communication decision method
CN110895874A (en) Acquisition module of RS485 interface sensor and acquisition method thereof
CN209739079U (en) Logic control unit for train
CN104423374A (en) Controller for automobile, automobile with controller and monitoring method
CN103057572B (en) Control switch method of main machine and standby machine
CN107135102A (en) A kind of train UIC gateway redundancys switching device and its control method
CN216900857U (en) VPX power supply health management system and VPX power supply
CN110979393A (en) Programmable logic control system applied to subway train
RU2679754C1 (en) Relay object controller for railway automation and teleautomatic, method for safe determination of relay condition, method for safe control of relay, method for testing relay winding
CN104460611A (en) Control system and control method of distributed storage cabinet
CN103139033A (en) Primary device redundancy switching method of single main communication control bus
CN203465595U (en) Automatic fault injection control board for finished automobile CAN network testing and system
CN106487627B (en) RIOM and train with RIOM
CN105938356A (en) Hardware redundancy and operation pace synchronization system of control module in DCS
CN102611600B (en) Method and device for locating short circuit position of CAN (Controller Area Network) network
CN111693806B (en) Method, device and system for anti-radiation test of components
CN213149533U (en) Hardware two-out-of-three voting circuit and train LCU control system
RU2609790C1 (en) Relay protection and emergency automation signals modular monitoring and control device
RU2536990C1 (en) Two-channel system for controlling train movement
CN109298980B (en) IIC memory chip sharing circuit, electronic device and standby circuit switching method thereof

Legal Events

Date Code Title Description
QB4A Licence on use of patent

Free format text: LICENCE FORMERLY AGREED ON 20210629

Effective date: 20210629