RU226236U1 - Four-channel operating device for implementing cubic operations AND, OR, NOT - Google Patents

Abstract

Полезная модель относится к вычислительной технике и может быть использована при создании ЭВМ (специализированного сопроцессора для универсальной ЭВМ), реализующей алгоритмы моделирования, синтеза и анализа цифровых вычислительных устройств. Техническим результатом полезной модели является возможность одновременного выполнения n-разрядным операционным устройством сразу трех кубических операций (бинарной операции И, бинарной операции ИЛИ и унарной операции НЕ) над двумя операндами по четырем вычислительным каналам, а также повышение производительности кубических вычислений. Он достигается за счет схемного объединения в составе одного четырехканального n-разрядного высокопроизводительного операционного устройства (СОпУ) двух n-разрядных устройств (каналов): реализации кубической операции И (канал И), кубической операции ИЛИ (канал ИЛИ), и двух (по количеству обрабатываемых устройством операндов) каналов «Дополнение». 4 ил. The utility model relates to computer technology and can be used to create a computer (a specialized coprocessor for a mainframe computer) that implements algorithms for modeling, synthesis and analysis of digital computing devices. The technical result of the utility model is the ability of an n-bit operating device to simultaneously perform three cubic operations (binary AND operation, binary OR operation and unary NOT operation) on two operands via four computing channels, as well as increasing the performance of cubic calculations. It is achieved through the circuit combination of two n-bit devices (channels) within one four-channel n-bit high-performance operating device (HOPU): the implementation of a cubic AND operation (AND channel), a cubic OR operation (OR channel), and two (by the number operands processed by the device) of the “Addition” channels. 4 ill.

Description

Область техникиField of technology

Полезная модель относится к вычислительной технике и может быть использована при создании специализированной ЭВМ (специализированного сопроцессора для универсальной ЭВМ), реализующей алгоритмы моделирования, синтеза и анализа цифровых вычислительных устройств.The utility model relates to computer technology and can be used to create a specialized computer (a specialized coprocessor for a general purpose computer) that implements algorithms for modeling, synthesis and analysis of digital computing devices.

Уровень техники. State of the art.

Известно классическое универсальное операционное устройство (ОпУ) последовательной архитектуры (URL: https://ru.wikipedia.org/wiki/Арифметико-логическое устройство), которое служит для выполнения арифметических и логических операций над операндами под управлением команд внешнего для ОпУ устройства управления (УУ) и, потому, называется арифметическо-логическим устройством (АЛУ). Достоинством такого ОпУ является его способность к реализации, в силу свойства функциональной полноты, любых операций, сводимых к простейшим (арифметическим и логическим), реализованным в ОпУ на схемном уровне (универсализм классического ОпУ).A classic universal operating device (OUD) of sequential architecture is known (URL: https://ru.wikipedia.org/wiki/Arithmetic-logical device), which is used to perform arithmetic and logical operations on operands under the control of commands from a control device external to the ODU ( UU) and, therefore, is called an arithmetic-logical unit (ALU). The advantage of such an OP is its ability to implement, due to the property of functional completeness, any operations that can be reduced to the simplest (arithmetic and logical) implemented in the OP at the circuit level (the universalism of the classical OP).

Недостатком универсального ОпУ является низкая вычислительная производительность из-за последовательной архитектуры ОКОД, SISD по таксономии Флинна (Michael J. Flynn. "Computer Architecture: Pipelined and Parallel Processor Design" Jones and Bartlett, Boston, 1995), положенной в основу его построения. В качестве операндов такого ОпУ могут выступать n-мерные кубы кубического исчисления, однако их разрядность будет всегда ограничена длиной m машинного слова универсального ОпУ (как правило, 32 или 64 бит на текущее время). Для обработки таким ОпУ кубов размерности n, многократно превышающей длину машинного слова (n>>m), необходимо организовывать и реализовывать циклическую программу из повторяющихся микрокоманд микропрограммы той или иной кубической операции (набора кубических операций), что существенно снижает производительность вычислений.The disadvantage of a universal OP is low computing performance due to the sequential architecture OKOD, SISD according to Flynn's taxonomy (Michael J. Flynn. "Computer Architecture: Pipelined and Parallel Processor Design" Jones and Bartlett, Boston, 1995), which forms the basis for its construction. The operands of such an opc can be n-dimensional cubes of cubic calculus, but their capacity will always be limited by the length m of the machine word of the universal opc (usually 32 or 64 bits at the current time). To process cubes of dimension n, many times greater than the length of a machine word (n>>m), with such an OPU, it is necessary to organize and implement a cyclic program of repeated microprogram microcommands of one or another cubic operation (a set of cubic operations), which significantly reduces computational performance.

Известны специализированные устройства реализации кубических операций И, ИЛИ, «Дополнение» высокой производительности (патенты на изобретения RU 2772311 С1, МПК G06F 7/552 (2006.01), опубликован 18.05.2022; RU 2779754 С1, МПК G06F 7/552, Н03К 19/20 (2006.01), опубликован 13.09.2022; RU 2795382 С1, МПК G06F 7/57, 7/38 (2006.01), опубликован 3.05.2023 соответственно). Устройства являются комбинационными, с жесткой логикой, параллельной архитектуры (ОКМД, SIMD по Флинну), содержат по n вычислительных ячеек, каждая из которых содержит логические элементы НЕ, И, ИЛИ и реализуют только по одной кубической операции одновременно над всеми n разрядами обрабатываемых троичных {0, 1, X} кубов.Specialized devices for implementing cubic operations AND, OR, “Addition” of high performance are known (patents for inventions RU 2772311 C1, IPC G06F 7/552 (2006.01), published 05.18.2022; RU 2779754 C1, IPC G06F 7/552, N03K 19/ 20 (2006.01), published 09.13.2022; RU 2795382 C1, IPC G06F 7/57, 7/38 (2006.01), published 05.3.2023 respectively). The devices are combinational, with hard logic, parallel architecture (OCMD, SIMD according to Flynn), contain n computational cells, each of which contains logical elements NOT, AND, OR and implement only one cubic operation simultaneously on all n bits of the processed ternary { 0, 1, X} cubes.

Общим недостатком данных аналогов является их чрезвычайно узкая специализация (всего по одной кубической операции каждым устройством) из-за жесткости законов их функционирования.A common disadvantage of these analogues is their extremely narrow specialization (only one cubic operation for each device) due to the rigidity of the laws of their functioning.

Наиболее близким (прототипом) к патентуемой полезной модели аналогом является «Двухканальное устройство реализации кубических операций И и ИЛИ» высокой производительности (решение от 16.11.2023 г. о выдаче патента по заявке на полезную модель RU 2023115576 U от 13.06.2023 г.). Устройство-прототип реализует две кубические операции (операцию И и операцию ИЛИ), является комбинационным, с жесткой логикой, параллельной архитектуры (ОКМД, SIMD по Флинну), содержит два входных регистра временного хранения кубов-операндов, два независимых друг от друга вычислительных канала (канал ИЛИ и канал И), блок стандартных двухвходовых логических элементов ИЛИ и один выходной регистр, в котором формируется выходной куб-результат.The closest (prototype) analogue to the patented utility model is the “Two-channel device for implementing cubic operations AND and OR” of high performance (decision dated November 16, 2023 to issue a patent for utility model application RU 2023115576 U dated June 13, 2023). The prototype device implements two cubic operations (AND operation and OR operation), is combinational, with hard logic, parallel architecture (OKMD, Flynn SIMD), contains two input registers for temporary storage of operand cubes, two computational channels independent from each other ( OR channel and AND channel), a block of standard two-input OR logic elements and one output register in which the output cube-result is formed.

Недостатком прототипа является невозможность реализации им кубической операции «Дополнение».The disadvantage of the prototype is its inability to implement the cubic operation “Addition”.

Раскрытие сущности полезной моделиDisclosure of the essence of the utility model

Техническая проблемаTechnical problem

Известно, что проблема функциональной полноты является центральной проблемой функциональных построений в алгебре логики (Луцик Ю.А., Лукьянова И.В. Арифметические и логические основы вычислительной техники: Учеб. пособие - Минск: БГУИР, 2014. - 174 с). С практической точки зрения это означает, что для организации эффективных вычислений сколь угодно сложных (произвольных) логических функций необходимо использовать функционально полный набор (ФПН) логических (в том числе - кубических) операций. Одним из самых популярных и изученных ФПН операций является набор, состоящий из операций И, ИЛИ, НЕ. Приведенный выше обзор уровня техники выявил наличие в текущее время опубликованных описаний отдельно устройства реализации операции НЕ («Дополнение) и отдельно устройства реализации сразу двух кубических операций И и ИЛИ, однако в его составе недостает вычислительного канала «Дополнение» (он же - канал НЕ) для реализации операции НЕ с целью обеспечения функциональной полноты набора реализуемых одним устройством операций.It is known that the problem of functional completeness is the central problem of functional constructions in the algebra of logic (Lutsik Yu.A., Lukyanova I.V. Arithmetic and logical foundations of computer technology: Textbook - Minsk: BSUIR, 2014. - 174 p.). From a practical point of view, this means that in order to organize efficient calculations of arbitrarily complex (arbitrary) logical functions, it is necessary to use a functionally complete set (FNS) of logical (including cubic) operations. One of the most popular and studied FPN operations is a set consisting of AND, OR, NOT operations. The above review of the state of the art revealed the presence of currently published descriptions of a separate device for implementing the NOT operation (“Addition”) and a separate device for implementing two cubic operations AND and OR at once, however, it lacks a computing channel “Addition” (also known as the NOT channel) to implement the NOT operation in order to ensure the functional completeness of the set of operations implemented by one device.

Целью полезной модели является расширение функциональных возможностей заявляемого в качестве полезной модели устройства путем обеспечения функциональной полноты набора выполняемых им операций и повышение производительности специализированной вычислительной техники при реализации ею алгоритмов моделирования, синтеза и анализа цифровых вычислительных устройств. The purpose of a utility model is to expand the functionality of the device claimed as a utility model by ensuring the functional completeness of the set of operations it performs and increasing the performance of specialized computer equipment when it implements algorithms for modeling, synthesis and analysis of digital computing devices.

Цель достигается за счет схемного объединения в составе одного четырехканального n-разрядного высокопроизводительного специализированного операционного устройства двух n-разрядных устройств (каналов): реализации кубической операции И (канал И), кубической операции ИЛИ (канал ИЛИ) и двух (по количеству обрабатываемых устройством операндов) каналов НЕ («Дополнение»).The goal is achieved by circuit combining within one four-channel n-bit high-performance specialized operating device two n-bit devices (channels): the implementation of a cubic AND operation (AND channel), a cubic OR operation (OR channel) and two (according to the number of operands processed by the device ) channels NOT (“Add-on”).

Технические результатыTechnical results

Техническим результатом полезной модели является возможность одновременного выполнения n-разрядным специализированным операционным устройством (СОпУ) сразу трех кубических операций (бинарной операции И, бинарной операции ИЛИ и унарной операции НЕ) над двумя операндами по четырем вычислительным каналам, а также, кратное повышение производительности кубических вычислений.The technical result of the utility model is the ability to simultaneously perform three cubic operations (binary AND operation, binary OR operation and unary NOT operation) on two operands via four computational channels by an n-bit specialized operating device (SOPU), as well as a multiple increase in the performance of cubic calculations .

В заявляемой полезной модели используется тот же способ представления данных, циркулирующих в СОпУ, что и в устройствах реализации кубических операций, являющихся канальным вычислительным оборудованием заявляемого СОпУ, а именно:The claimed utility model uses the same method of representing data circulating in the SOPU as in devices for implementing cubic operations, which are channel computing equipment of the claimed SOPU, namely:

объекты обработки - кубы K[1:n], являясь многокомпонентными троичными векторами, имеют длину (размерность) n, многократно превышающую длину m разрядной сетки (32 или 64) ОпУ современного универсального компьютера;processing objects - cubes K[1:n], being multicomponent ternary vectors, have a length (dimension) n that is many times greater than the length m of the bit grid (32 or 64) of the OP of a modern universal computer;

первый операнд - куб K₁[1:n] имеет двухпозиционное представление b₁[i] и x₁[i] троичных компонент куба в оборудовании СОпУ;the first operand - cube K ₁ [1:n] has a two-position representation b ₁ [i] and x ₁ [i] of the ternary components of the cube in SOPU equipment;

второй операнд - куб K₂[1:n] также имеет двухпозиционное представление b₂[i] и x₂[i] троичных компонент куба в оборудовании СОпУ;the second operand - cube K ₂ [1:n] also has a two-position representation of b ₂ [i] and x ₂ [i] ternary components of the cube in SOPU equipment;

результаты обработки операндов в каналах СОпУ - кубы K₃[1:n], K₄[1:n], K₅[1:n], K₆[1:n] также имеют двухпозиционное представление b_j[i] и x_j[i] троичных компонент куба the results of processing operands in the SOPU channels - cubes K ₃ [1:n], K ₄ [1:n], K ₅ [1:n], K ₆ [1:n] also have a two-position representation b _j [i] and x _j [i] ternary components of the cube

Сущность заявленного технического решения заключается в том, что заявляемое четырехканальное специализированное операционное устройство содержит два входных двоичных 2n-разрядных параллельных регистра временного хранения кубов-операндов K₁[1:n] и K₂[1:n], n-ячеечное устройство реализации кубической операции И (первый вычислительный канал) высокой производительности (патент на изобретение RU 2772311 С1), n-ячеечное устройство реализации кубической операции ИЛИ (второй вычислительный канал) высокой производительности (патент на изобретение RU 2779754 С1), отличается тем, что, с целью расширения функциональных возможностей и повышения производительности специализированного операционного устройства, в его состав дополнительно включаются:The essence of the claimed technical solution lies in the fact that the claimed four-channel specialized operating device contains two input binary 2n-bit parallel registers for temporary storage of operand cubes K ₁ [1:n] and K ₂ [1:n], an n-cell device for implementing cubic operations AND (first computational channel) of high performance (patent for invention RU 2772311 C1), an n-cell device for implementing the cubic operation OR (second computational channel) of high performance (patent for invention RU 2779754 C1), differs in that, for the purpose of expansion functionality and increasing the performance of a specialized operating device, it additionally includes:

первое n-ячеечное устройство реализации кубической операции «Дополнение» (третий вычислительный канал) над первым операндом K₁[1:n] высокой производительности (патент на изобретение RU 2795382 С1);the first n-cell device for implementing the cubic operation “Addition” (third computational channel) over the first operand K ₁ [1: n] of high performance (invention patent RU 2795382 C1);

аналогичное второе n-ячеечное устройство реализации кубической операции «Дополнение» (четвертый вычислительный канал) над вторым операндом K₂[1:n] высокой производительности;a similar second n-cell device for implementing the cubic operation “Addition” (fourth computational channel) over the second operand K ₂ [1: n] of high performance;

четыре выходных двоичных 2п-разрядных параллельных регистров хранения кубов-результатов K₃[1:n], K₄[1:n], K₅[1:n], K₆[1:n], вырабатываемых четырехканальным специализированным операционным устройством;four output binary 2n-bit parallel storage registers of result cubes K ₃ [1:n], K ₄ [1:n], K ₅ [1:n], K ₆ [1:n], generated by a four-channel specialized operating device;

а также соединительные шины электрических линий передачи двоичных параллельных кодов кубов-операндов K₁[l:n], K₂[1:n], кодов кубов-результатов K₃[1:n], K₄[1:n], K₅[1:n], K₆[1:n] между узлами СОпУ.as well as connecting buses of electrical lines for transmitting binary parallel operand cube codes K ₁ [l:n], K ₂ [1:n], result cube codes K ₃ [1:n], K ₄ [1:n], K ₅ [1:n], K ₆ [1:n] between nodes of the SOPU.

При этом выходы первого входного регистра соединены с первой группой входов первого вычислительного канала И, первой группой входов второго вычислительного канала ИЛИ, и входами третьего вычислительного канала «Дополнение 1»; выходы второго входного регистра соединены с второй группой входов первого вычислительного канала И, второй группой входов второго вычислительного канала ИЛИ, и входами четвертого вычислительного канала «Дополнение 2»; выходы первого вычислительного канала (И) соединены с входами первого выходного регистра; выходы второго вычислительного канала (ИЛИ) соединены с входами второго выходного регистра; выходы третьего вычислительного канала («Дополнение 1») соединены с входами третьего выходного регистра; выходы четвертого вычислительного канала («Дополнение 2») соединены с входами четвертого выходного регистра. Выходы четырех выходных регистров являются выходами четырехканального специализированного операционного устройства, на которых формируются коды кубов-результатов K₃[1:n], K₄[1:n], K₅[1:n], K₆[1:n], соответственно, в параллельном представлении.In this case, the outputs of the first input register are connected to the first group of inputs of the first computing channel AND, the first group of inputs of the second computing channel OR, and the inputs of the third computing channel “Addition 1”; the outputs of the second input register are connected to the second group of inputs of the first computational channel AND, the second group of inputs of the second computational channel OR, and the inputs of the fourth computational channel “Addition 2”; the outputs of the first computing channel (I) are connected to the inputs of the first output register; the outputs of the second computing channel (OR) are connected to the inputs of the second output register; the outputs of the third computing channel (“Addition 1”) are connected to the inputs of the third output register; the outputs of the fourth computing channel (“Addition 2”) are connected to the inputs of the fourth output register. The outputs of the four output registers are the outputs of a four-channel specialized operating device, on which the result cube codes K ₃ [1:n], K ₄ [1:n], K ₅ [1:n], K ₆ [1:n], accordingly, in a parallel representation.

Краткое описание чертежейBrief description of drawings

На фиг. 1, 2 и 3 представлены структурные схемы основных компонент заявляемой полезной модели - вычислительного канала И, вычислительного канала ИЛИ и вычислительного канала «Дополнение» соответственно. In fig. 1, 2 and 3 show block diagrams of the main components of the proposed utility model - the AND computing channel, the OR computing channel and the “Addition” computing channel, respectively.

На фиг. 4 представлена структурная схема заявляемого четырехканального специализированного операционного устройства.In fig. Figure 4 shows a block diagram of the proposed four-channel specialized operating device.

Первый 1 канал (фиг. 1) содержит п вычислительных ячеек 1.1, 1.2, …, 1. n, реализующих кубическую операцию И; 4n входов для кубов-операндов K₁[1:n], K₂[1:n] и 2n выходов куба-результата K₃[1:n]=K₁[l:n] & K₂[1:n].The first 1 channel (Fig. 1) contains n computational cells 1.1, 1.2, ..., 1. n, implementing the cubic AND operation; 4n inputs for operand cubes K ₁ [1:n], K ₂ [1:n] and 2n outputs for result cube K ₃ [1:n]=K ₁ [l:n] & K ₂ [1:n] .

Второй 2 канал (фиг.2) содержит n вычислительных ячеек 2.1, 2.2, …, 2. n, реализующих кубическую операцию ИЛИ; 4n входов для кубов-операндов K₁[1:n], K₂[1:n] и 2n выходов куба-результата K₄[1:n]=K₁[1:n] V K₂[1:n].The second channel 2 (Fig. 2) contains n computational cells 2.1, 2.2, ..., 2. n, implementing the cubic OR operation; 4n inputs for operand cubes K ₁ [1:n], K ₂ [1:n] and 2n outputs of the result cube K ₄ [1:n]=K ₁ [1:n] VK ₂ [1:n].

Третий 3 и четвертый 4 каналы (фиг. 3) содержат по n вычислительных ячеек 3.1, 3.2, 3.т, реализующих кубическую операцию «Дополнение» над первым и вторым операндами соответственно;The third 3 and fourth 4 channels (Fig. 3) each contain n computational cells 3.1, 3.2, 3.t, which implement the cubic operation “Addition” over the first and second operands respectively;

Структурная схема заявляемого четырехканального специализированного операционного устройства (фиг. 4) содержит:The block diagram of the proposed four-channel specialized operating device (Fig. 4) contains:

1 - первый вычислительный канал (устройство реализации кубической операции И);1 - first computing channel (device for implementing the cubic AND operation);

2 - второй вычислительный канал (устройство реализации кубической операции ИЛИ);2 - second computing channel (device for implementing the cubic OR operation);

3 - третий вычислительный канал «Дополнение 1 (устройство реализации кубической операции «Дополнение»);3 - third computing channel “Addition 1” (device for implementing the cubic operation “Addition”);

4 - четвертый вычислительный канал «Дополнение 2» (устройство реализации кубической операции «Дополнение»);4 - fourth computing channel “Addition 2” (device for implementing the cubic operation “Addition”);

5 - регистр временного хранения первого операнда - куба K₁[1: n];5 - temporary storage register of the first operand - cube K ₁ [1: n];

6 - регистр временного хранения второго операнда - куба K₂[1: n];6 - temporary storage register of the second operand - cube K ₂ [1: n];

7, 8, 9, 10 - регистры временного хранения кубов-результатов K₃[1:n], K₄[1:n], K₅[1:n], K₆[1:n] обработки входных операндов соответственно;7, 8, 9, 10 - registers for temporary storage of result cubes K ₃ [1:n], K ₄ [1:n], K ₅ [1:n], K ₆ [1:n] for processing input operands, respectively;

Все соединения (линии со стрелками) между узлами в структурной схеме (фиг.4), являются 2n-разрядными шинами передачи двоичных параллельных многоразрядных кодов, причем коэффициент 2 является следствием двухпозиционного аппаратного представления значений компонент обрабатываемых n-мерных кубов. Осуществление полезной модели.All connections (lines with arrows) between nodes in the block diagram (Fig. 4) are 2n-bit buses for transmitting binary parallel multi-bit codes, and the coefficient 2 is a consequence of the two-position hardware representation of the values of the components of the processed n-dimensional cubes. Implementation of a utility model.

Заявляемое операционное устройство работает следующим образом. После загрузки двоичных кодов кубов-операндов K₁[1:n] и K₂[1:n] из ЗУ вычислителя (является внешним по отношению к заявляемой полезной модели) в регистры временного хранения 5 и 6, они выставляются на входах канала И 1, канала ИЛИ 2, канала «Дополнение 3» и канала «Дополнение 4» соответственно. После окончания переходных процессов в электрических цепях вычислительных каналов 1, 2, 3 и 4 на их выходах формируются параллельные двоичные коды результатов обработки K₃[1:n]=K₁[1:n] & K₄[1:n], K₄[1:n]=K1[1:n] V K₂[1:n], соответственно. Сформированные коды записываются соответственно в выходные регистры 7, 8, 9 и 10, выходы которых являются выходами четырехканального СОпУ.The inventive operating device operates as follows. After loading the binary codes of the operand cubes K ₁ [1:n] and K ₂ [1:n] from the computer’s memory (which is external to the claimed utility model) into temporary storage registers 5 and 6, they are set at the inputs of channel AND 1 , OR channel 2, Addition 3 channel and Addition 4 channel, respectively. After the end of transient processes in the electrical circuits of computing channels 1, 2, 3 and 4, parallel binary codes of processing results are formed at their outputs K ₃ [1:n]=K ₁ [1:n] & K ₄ [1:n], K ₄ [1:n]=K1[1:n] VK ₂ [1:n], respectively. The generated codes are written respectively into output registers 7, 8, 9 and 10, the outputs of which are the outputs of a four-channel COPD.

Таким образом, достигается заявленный технический результат полезной модели: расширение функциональных возможностей (до обеспечения функциональной полноты набора реализуемых устройством операций) и кратное, в зависимости от соотношения длин разрядных сеток m универсального ОпУ и n заявляемого распараллеленного СОпУ, увеличение производительности вычислений. Так, при m=32 и n=1024, кратность увеличения производительности составляет 1024/32=32. При m=64 и n=4096 кратность увеличения производительности составит 4096/64=64. Thus, the declared technical result of the utility model is achieved: expansion of functionality (to ensure the functional completeness of the set of operations implemented by the device) and a multiple, depending on the ratio of the lengths of the bit grids m of the universal OPU and n of the claimed parallelized OPU, increase in computational performance. So, with m=32 and n=1024, the productivity increase factor is 1024/32=32. With m=64 and n=4096, the productivity increase factor will be 4096/64=64.

Claims (1)

Четырехканальное операционное устройство для реализации кубических операций И, ИЛИ, НЕ, содержащее два входных двоичных 2n-разрядных параллельных регистра временного хранения кубов-операндов K₁[1:n] и K₂[1:n], n-ячеечное устройство реализации кубической операции И (первый вычислительный канал), n-ячеечное устройство реализации кубической операции ИЛИ (второй вычислительный канал), отличающееся тем, что в его состав дополнительно включаются: первое n-ячеечное устройство реализации кубической операции «Дополнение» (третий вычислительный канал «Дополнение 1») над первым операндом K₁[1:n]; аналогичное второе n-ячеечное устройство реализации кубической операции «Дополнение» (четвертый вычислительный канал «Дополнение 2») над вторым операндом K₂[1:n]; четыре двоичных 2n-разрядных выходных параллельных регистра хранения кубов-результатов K₃[1:n], K₄[1:n], K₅[1:n], K₆[1:n] вырабатываемых четырехканальным операционным устройством; причем выходы первого входного регистра соединены с первой группой входов первого вычислительного канала И, первой группой входов второго вычислительного канала ИЛИ и входами третьего вычислительного канала «Дополнение 1»; выходы второго входного регистра соединены с второй группой входов первого вычислительного канала И, второй группой входов второго вычислительного канала ИЛИ и входами четвертого вычислительного канала «Дополнение 2»; выходы первого вычислительного канала (И) соединены с входами первого выходного регистра; выходы второго вычислительного канала (ИЛИ) соединены с входами второго выходного регистра; выходы третьего вычислительного канала («Дополнение 1») соединены с входами третьего выходного регистра; выходы четвертого вычислительного канала («Дополнение 2») соединены с входами четвертого выходного регистра; при этом выходы четырех выходных регистров являются выходами четырехканального операционного устройства, выводящими коды кубов-результатов K₃[1:n], K₄[1:n], K₅[1:n], K₆[1:n], соответственно, в параллельном представлении.Four-channel operating device for implementing cubic operations AND, OR, NOT, containing two input binary 2n-bit parallel registers for temporary storage of operand cubes K ₁ [1:n] and K ₂ [1:n], n-cell device for implementing cubic operation AND (first computational channel), n-cell device for implementing the cubic operation OR (second computational channel), characterized in that it additionally includes: the first n-cell device for implementing the cubic operation “Addition” (third computational channel “Addition 1” ) over the first operand K ₁ [1:n]; a similar second n-cell device for implementing the cubic operation “Addition” (fourth computing channel “Addition 2”) over the second operand K ₂ [1: n]; four binary 2n-bit output parallel registers for storing result cubes K ₃ [1:n], K ₄ [1:n], K ₅ [1:n], K ₆ [1:n] generated by a four-channel operating device; wherein the outputs of the first input register are connected to the first group of inputs of the first computing channel AND, the first group of inputs of the second computing channel OR and the inputs of the third computing channel “Addition 1”; the outputs of the second input register are connected to the second group of inputs of the first computing channel AND, the second group of inputs of the second computing channel OR and the inputs of the fourth computing channel “Addition 2”; the outputs of the first computing channel (I) are connected to the inputs of the first output register; the outputs of the second computing channel (OR) are connected to the inputs of the second output register; the outputs of the third computing channel (“Addition 1”) are connected to the inputs of the third output register; the outputs of the fourth computing channel (“Addition 2”) are connected to the inputs of the fourth output register; in this case, the outputs of the four output registers are the outputs of a four-channel operating device, outputting the codes of the result cubes K ₃ [1:n], K ₄ [1:n], K ₅ [1:n], K ₆ [1:n], respectively , in parallel representation.