RU2261470C1 - Programmed control device - Google Patents
Programmed control device Download PDFInfo
- Publication number
- RU2261470C1 RU2261470C1 RU2004106045/09A RU2004106045A RU2261470C1 RU 2261470 C1 RU2261470 C1 RU 2261470C1 RU 2004106045/09 A RU2004106045/09 A RU 2004106045/09A RU 2004106045 A RU2004106045 A RU 2004106045A RU 2261470 C1 RU2261470 C1 RU 2261470C1
- Authority
- RU
- Russia
- Prior art keywords
- input
- output
- pulse
- control
- signal
- Prior art date
Links
Images
Landscapes
- Power Sources (AREA)
- Dc-Dc Converters (AREA)
Abstract
Description
Изобретение относится к автоматике и вычислительной технике, предназначено для выполнения требуемых функций программного управления с автоматическим перезапуском при «зависании» прикладной программы и автоматическим переходом в режим сохранения оперативной информации с помощью резервного источника напряжения питания при отключении или аварии основного источника напряжения питания и может быть использовано, например, в качестве ядра микроконтроллерной или микропроцессорной системы (М-системы) обработки информации и управления в реальном времени с поддержкой режима аппаратного сторожевого таймера для перезапуска при «зависании» прикладной программы М-системы, проектируемой с учетом следующих основных принципов [1]: программного управления, магистрального обмена информацией, модульного построения и наращивания вычислительной мощности.The invention relates to automation and computer technology, is intended to perform the required functions of program control with automatic restart when the application “freezes” and automatically switches to the mode of saving operational information using a backup power supply source when the main power supply voltage is disconnected or crashed and can be used , for example, as the core of a microcontroller or microprocessor system (M-system) of information processing and control in ealnom time mode support hardware watchdog timer to reset at "hovering" M-application system designed with the following basic principles: [1] the control software, the main information exchange capacity modular construction and processing power.
Современная типовая М-система содержит модуль устройства программного управления на основе микроконтроллера (МК) или микропроцессора (МП), модули функционально ориентированных контроллеров и модемов для ввода-вывода информации в процессе взаимодействия М-системы с внешними объектами (пультом оператора, датчиками событий в объекте управления, исполнительными устройствами, смежными системами и т.п.), блок питания и системную магистраль, образованную шинами управления (ШУ), адреса (ША) и данных (ШД), для обмена информацией между модулями (функционально законченными составными частями М-системы) в процессе функционирования М-системы [2, с.14, рис.1.1].A modern typical M-system contains a module of a program control device based on a microcontroller (MK) or microprocessor (MP), modules of functionally oriented controllers and modems for input-output of information during the interaction of the M-system with external objects (operator panel, event sensors in the object control, actuators, adjacent systems, etc.), a power supply unit and a system bus formed by control buses (ШУ), addresses (ША) and data (ШД), for the exchange of information between modules (fu tional finished components of M-system) in the operation of M-system [2, p.14, Fig.1.1].
В общем случае модуль устройства программного управления содержит блок программного управления, образованный автономной памятью, например комбинированной (ОЗУ+ПЗУ+РПЗУ), и вычислителем (содержит, например, МК, кварцевый резонатор и два конденсатора для обеспечения работы внутреннего генератора синхроимпульсов МК [2, с.63, рис.2.6 а], внутреннюю магистраль, входы и выходы ШУ, выходы ША и двунаправленную ШД системной магистрали, приемопередатчики и адаптер магистралей для функционально ориентированного сопряжения МК с внутренней и системной магистралями), и «вспомогательные» схемы (в [2] они не показаны) для управления блоком программного управления при возникновении ряда событий, например включении и выключении блока питания, замыкании на корпус кнопки системного сброса на пульте оператора и т.п.In the General case, the module of the program control device contains a program control unit formed by an autonomous memory, for example a combined (RAM + ROM + RPZU), and a computer (for example, contains MK, a quartz resonator and two capacitors to ensure the operation of the internal clock generator MK [2, p.63, Fig.2.6 a], internal trunk, ШУ inputs and outputs, ША outputs and bi-directional system bus Ш, transceivers and trunk adapter for functionally oriented pairing of MK with internal and system agistralyami) and "auxiliary" circuits (in [2] they are not shown) to control when a program control unit a series of events such as switching on and off the power supply circuit to the housing system reset button on the operator panel, etc.
Одним из эффективных современных МК является байтовый МК AT89S8252 фирмы «Atmel», созданный по усовершенствованной технологии КМОП на основе популярной архитектуры MCS-51 со следующими основными характеристиками: напряжение питания в рабочем режиме от 4 до 6 В при потребляемом токе не более 25 мА, при частоте функционирования 12 МГц, а в режиме микропотребления не менее 2 В и токе потребления 40 мкА (или 100 мкА) при напряжении питания 3В (или 6В); частота функционирования до 24 МГц в диапазоне рабочих температур от -40°С до +85°С; память: РПЗУ (8 Кбайт flash-памяти + 2 Кбайт EEPROM-памяти с электрической перезаписью) + ОЗУ емкостью 256 байт + блок регистров специальных функций (аккумулятор АСС, регистр В для расширения аккумулятора, слово состояния программы PSW, регистр-указатель стека SP, два регистра указателя данных DPTR, четыре байтовых регистра защелки портов Р0, P1, P2 и Р3, регистр IR приоритетов, регистр IE масок прерываний, три таймера/счетчика Т/С0, Т/С1 и Т/С2, регистр T2CON управления таймером/счетчиком 2, регистр SCON управления приемопередатчиком, регистр PCON управления мощностью, регистры SPCR и SPSR управления последовательным синхронным интерфейсом SPI, Watchdog-сторожевой таймер, регистр WMCON управления сторожевым таймером, памятью EEPROM и выбором регистра DPTR); четыре байтовых параллельных порта ввода/вывода Р0(7:0), Р1(7:0), Р2(7:0) и Р3(7:0), причем при записи всех «1» в регистр-защелку порта Р3(7:0) все биты этого порта используются для выполнения альтернативных функций (P3.7=NRD - выходной инверсный сигнал чтения; P3.6=NWR - выходной инверсный сигнал записи; Р3.5=Т1 и Р3.4=Т0 - импульсные входы Т/С1 и Т/С0 соответственно; P3.3=NQ1 и P3.2=NQ0 - соответственно второй и первый входы прерываний, сигнал каждого из которых воспринимается как низкий уровень или срез; P3.1=TXD и P3.0=RXD - соответственно вход и выход последовательного интерфейса типа RS-232C), аналогично все биты порта Р1(7:0), кроме Р1.2 и Р1.3, имеют также альтернативные функции (P1.7=SCK, P1.6=MISO, P1.5=MOSI и P1.4=NSS - соответственно синхросигнал, последовательный вход, последовательный выход и внешний инверсный строб синхронного последовательного интерфейса SPI; Р1.1=Т2ЕХ и Р1.0=Т2 - соответственно выход триггера и импульсный вход Т/С2).One of the effective modern MKs is the ATmel AT89S8252 byte MK, created using advanced CMOS technology based on the popular MCS-51 architecture with the following main characteristics: operating voltage from 4 to 6 V at a current consumption of no more than 25 mA, at the operating frequency of 12 MHz, and in micro-consumption mode of at least 2 V and a consumption current of 40 μA (or 100 μA) with a supply voltage of 3 V (or 6 V); operating frequency up to 24 MHz in the range of operating temperatures from -40 ° С to + 85 ° С; memory: RPSU (8 Kbytes of flash-memory + 2 Kbytes of EEPROM-memory with electric rewriting) + RAM with a capacity of 256 bytes + block of special function registers (ACC battery, register B for battery expansion, PSW program status word, register register pointer SP, two DPTR data pointer registers, four byte latch registers of ports P0, P1, P2 and P3, priority register IR, interrupt mask register IE, three timers / counters T / C0, T / C1 and T / C2, timer / counter control register T2CON 2, SCON transceiver control register, PCON power control register, re SPSR and SPCR Istria control synchronous serial interface SPI, Watchdog-watchdog register WMCON control watchdog timer, EEPROM memory, and for this register DPTR); four byte parallel I / O ports P0 (7: 0), P1 (7: 0), P2 (7: 0) and P3 (7: 0), and when writing all “1” to the latch register of the port P3 (7 : 0) all bits of this port are used to perform alternative functions (P3.7 = NRD - output inverse read signal; P3.6 = NWR - output inverse write signal; P3.5 = T1 and P3.4 = T0 - pulse inputs T / C1 and T / C0, respectively; P3.3 = NQ1 and P3.2 = NQ0, respectively, the second and first interrupt inputs, the signal of each of which is perceived as a low level or cut; P3.1 = TXD and P3.0 = RXD - respectively, the input and output of the serial interface ti and RS-232C), similarly, all bits of port P1 (7: 0), except for P1.2 and P1.3, also have alternative functions (P1.7 = SCK, P1.6 = MISO, P1.5 = MOSI and P1 .4 = NSS - respectively, the clock signal, serial input, serial output and external inverse strobe of the synchronous serial interface SPI; P1.1 = T2EX and P1.0 = T2 - respectively, the trigger output and pulse input T / C2).
При каждом включении блока питания генерируется импульс сброса RST, по окончании которого составные части М-системы приводятся в рабочее состояние (сбрасываются, инициализируются и тестируются), а затем в общем случае М-система выполняет с разделением во времени несколько функций управления. Эти функции обычно реализуются циклически как взаимодействующие квазипараллельные процессы [2, с.18-34] на временной сетке с некоторым элементарным интервалом времени, формируемым в МК соответствующим таймер/счетчиком в режиме счета внутренних импульсов.Each time the power supply is turned on, a reset pulse RST is generated, at the end of which the components of the M-system are put into operation (reset, initialized and tested), and then, in the general case, the M-system performs several control functions with time separation. These functions are usually implemented cyclically as interacting quasiparallel processes [2, pp. 18-34] on a time grid with a certain elementary time interval formed in the MC by the corresponding timer / counter in the internal pulse counting mode.
При немгновенных отказах блока питания М-системы сохранность содержимого ОЗУ МК можно обеспечить с помощью маломощного источника (аккумуляторного или батарейного) резервного напряжения питания Ер путем прерывания по инверсному сигналу NAIP аварии источника основного напряжения питания Еп. Для этого МК по сигналу NAIP=0 прерывания должен перезагрузить в ОЗУ все основные параметры прерванного процесса функционирования и по последней команде установить в регистре PCON бит PD перехода в режим микропотребления (Power down) [3, с.83]. Таким образом, при введении в состав М-системы источника резервного питания Ер относительно легко построить устройство программного управления с энергонезависимым ОЗУ современного МК типа AT89S8252. В этом случае МК питается от источника коммутируемого напряжения Ек, функционирующего по напряжениям Еп и Ер. При выключении или аварии блока питания это событие в М-системе обнаруживается изменением сигнала NAIP из «1» в «0», запускающего прерывающую подпрограмму перевода МК в режим микропотребления при напряжении питания Ек≥4В с сохранением содержимого ОЗУ при последующем снижении напряжения питания МК вплоть до Ек≥2В. При каждом включении блока питания исправной М-системы МК выводится из режима микропотребления с полным сохранением содержимого ОЗУ, если импульс сброса RST=1 формируется не раньше, чем Ек достигнет своего нормального уровня Ек≥4В [4, с.75].In case of instantaneous failures of the M-system power supply, the contents of the RAM RAM can be maintained using a low-power source (battery or battery) of the backup power supply EP by interrupting the main power supply voltage source Ep by the inverse signal NAIP. To do this, the MK on the interrupt signal NAIP = 0 must reload into RAM all the basic parameters of the interrupted operation process and set the PD bit in the PCON register to the power down mode [3, p. 83]. Thus, when introducing a backup power supply Ер into the M-system, it is relatively easy to build a software control device with non-volatile RAM of a modern MK type AT89S8252. In this case, the MC is powered by a switching voltage source Ek, which operates on the voltages Ep and Ep. When the power supply is turned off or crashed, this event in the M-system is detected by a change in the NAIP signal from “1” to “0”, which triggers the interruption subroutine to switch the microcontroller to micro-consumption mode with a power supply voltage Ek≥4V while preserving the contents of RAM with a subsequent decrease in the power supply voltage of MK up to Ek≥2V. Each time the power supply unit of a functioning M-system is turned on, the MK is removed from the micro-consumption mode with full preservation of the RAM contents if the reset pulse RST = 1 is formed no earlier than Ek reaches its normal level Ek≥4V [4, p.75].
Однако в общем случае, например, при кратковременных изменениях напряжения первичной сети блока питания (например, напряжения 27В борт-сети) напряжение Еп также будет изменяться, и при достижении аварийного уровня (например, меньше 4,5В или больше 5,5В) М-система отработает это событие и сначала переведет МК в режим микропотребления, а затем - в рабочий режим по импульсу RST сброса с затратой времени на инициализацию М-системы и тестирование, т.е. с потерей рабочего времени на тестирование, занимающее значительный отрезок времени (от нескольких десятков секунд до нескольких минут).However, in the general case, for example, during short-term changes in the voltage of the primary network of the power supply unit (for example, voltage of 27V on-board network), the voltage Ep will also change, and upon reaching the emergency level (for example, less than 4.5V or more than 5.5V) M- the system will work out this event and first put the MC in microconsumption mode, and then - in the operating mode according to the reset pulse RST with the expenditure of time on the initialization of the M-system and testing, i.e. with the loss of working time for testing, which takes a considerable period of time (from several tens of seconds to several minutes).
Кроме того, в реальных условиях функционирования М-система как сложный цифровой автомат с оперативной и постоянной памятью подвержена сбоям, приводящим, в частности, к «зависанию» прикладной программы устройства программного управления. В этой связи сторожевой таймер (Watchdog) приобретает все большую популярность у производителей МК. Например, в МК AT89S8252 сторожевой таймер при включении аппаратуры инициализируется записью в регистр WMCON кода PS[2:0] периода срабатывания таймера и бита WDTRST включения/сброса и предназначен для формирования внутреннего сигнала сброса МК на программно-аппаратном уровне (при WDTRST=1), если прикладная программа выполняет неконтролируемые действия, например «зависла» [2, с.107, 108].In addition, under real operating conditions, the M-system as a complex digital machine with random access memory and permanent memory is prone to failures, leading, in particular, to “freeze” the application program of the program control device. In this regard, the watchdog is becoming increasingly popular with MK manufacturers. For example, in the AT89S8252 MK, when the equipment is turned on, the watchdog timer is initialized by writing the PS code [2: 0] to the WMCON register of the timer period and the WDTRST enable / reset bit and is intended to generate an internal MK reset signal at the software and hardware level (with WDTRST = 1) if the application program performs uncontrolled actions, for example, “freezes” [2, p. 107, 108].
Однако встроенный в МК аппаратно-программный сторожевой таймер хотя и полезен, но в общем случае не позволяет полностью исключить возможность «зависания» М-системы, поскольку при сбое-сбросе в МК бита WDTRST сторожевой таймер отключается и не препятствует «зависанию» МК по другим сбоям. Сбои возникают как следствие внутренних и/или внешних помех, приводят к функциональным нарушениям работы МК, которые полностью устраняются при перезапуске МК по сигналу RST сброса. Кроме того, при сбое-установке в регистре PCON бита PD (или EDL) управления режимом микропотребления (или холостого хода) МК «зависает» вообще (или на время отсутствия прерывания) - см. [2, с.94, 95], причем выход из режима микропотребления может быть осуществлен только подачей на вход активного импульса RST длительностью tRST, определяемой ограничениемHowever, the hardware-software watchdog timer built into the MK is useful, but in the general case it does not completely eliminate the possibility of the M-system freezing, because when the WDTRST bit fails to reset, the watchdog timer is disabled and does not prevent the MK from hanging up failures. Failures arise as a result of internal and / or external interference, leading to functional malfunctions of the MK, which are completely eliminated when the MK is restarted by the reset signal RST. In addition, if the PD (or EDL) bit for controlling the micropower consumption mode (or idle) in the PCON register fails, the MC “freezes” altogether (or for the period of no interruption) - see [2, p. 94, 95], and exiting the micropower mode can only be done by applying an active pulse RST of duration t RST to the input, which is determined by the restriction
Таким образом, при построении типовой современной М-системы обработки информации и управления в реальном времени, обслуживаемой с оперативным доступом к кнопке СБРОС (RESET), и особенно не обслуживаемой со сбросом только при включении основного напряжения питания Еп и доступом к кнопке СБРОС только в процессе отладки, актуальной является задача надежного автоматического обнаружения двух событий (кратковременной аварии блока питания и «зависания» прикладной программы устройства программного управления) и обеспечения рациональной подпрограммы перезапуска М-системы по каждому событию. В этой связи создание простого устройства программного управления с сохраняемой оперативной памятью при отключении основного напряжения питания и надежным обнаружением кратковременной аварии блока питания или «зависания» прикладной программы (например, за счет обнаружения пропуска импульса или «зависания» (прекращения изменения) импульсного сигнала, формируемого во времени программно вычислителем в качестве функции временной сетки работы М-системы) и обеспечением по каждому из этих событий рациональной подпрограммы перезапуска М-системы, является, на наш взгляд, актуальной технической проблемой.Thus, when constructing a typical modern M-system for real-time information processing and control, operated with quick access to the RESET button, and especially not serviced with reset only when the main power supply Ep is turned on and access to the RESET button is only in progress debugging, the urgent task is the reliable automatic detection of two events (short-term power supply failure and “freezing” of the application program of the program control device) and ensuring rational grams of restarting the M-system for each event. In this regard, the creation of a simple program control device with stored RAM when the main power supply is disconnected and reliable detection of a short-term power supply failure or “freezing” of the application program (for example, by detecting a missing pulse or “freezing” (termination of change) of the pulse signal generated in time programmatically by the calculator as a function of the time grid of the M-system) and providing for each of these events a rational restart program M- systems, in our opinion, is an actual technical problem.
Создание устройств программного управления с сохраняемой оперативной памятью, как правило, производится на разделении устройства на вычислитель (на основе МК или МП, либо другого устройства, например, типа [5, 6], реализованного с помощью программируемой логической интегральной схемы (ПЛИС)) и автономную оперативную память с сохранением информации, например, типа [7] с блоком питания, либо типа [8, 9] с коммутируемым источником напряжения Ек питания, функционирующим от основного напряжения Еп блока питания или от резервного источника напряжения Ер при выключении или аварии блока питания с устройством контроля, например, типа [10].The creation of programmed control devices with stored RAM is usually done by dividing the device into a computer (based on MK or MP, or another device, for example, of the type [5, 6], implemented using a programmable logic integrated circuit (FPGA)) and autonomous RAM with saving information, for example, of type [7] with a power supply, or of type [8, 9] with a switched voltage source Ek power supply, functioning from the main voltage Ep of the power supply or from a backup source I Ep at shutdown or failure with the power supply control device, for example of the type [10].
Основными недостатками известных устройств программного управления в реальном времени с раздельными вычислителем и автономной оперативной памятью с сохранением информации при построении их на современной элементной базе являются сложность (обусловлена недостаточно полным использованием функциональных возможностей составных частей вычислителя, например его МК с сохранением информации в ОЗУ в режиме микропотребления) и значительная напрасная потеря рабочего времени как из-за «зависания» прикладной программы (при соответствующих сбоях МК из-за внешних и/или внутренних помех даже при наличии в МК аппаратно-программного сторожевого таймера) при отсутствии средств гарантированного автоматического перезапуска М-системы при «зависании», так и на тестирование (от десятков секунд до нескольких минут) при возникновении сигнала NAIP=0 аварии источника питания при каждом кратковременном (при длительности несколько сотен миллисекунд) аварийном изменении уровня напряжения сети (например, напряжения 27 В борт-сети), что обусловлено отработкой вычислителем каждого фронта сигнала NAIP=1 без учета предыстории уровня основного напряжения питания Еп при NAIP=0.The main disadvantages of the known real-time programmable control devices with separate calculator and autonomous random access memory with information storage when building them on a modern element base are complexity (due to insufficient use of the functionality of the components of the computer, for example, its MC, with information stored in RAM in micro consumption mode) ) and a significant wasted loss of working time, both due to the “freezing” of the application program (if MK battles due to external and / or internal interference even if the MK has a hardware-software watchdog timer) in the absence of means of guaranteed automatic restart of the M-system when it freezes, and for testing (from tens of seconds to several minutes) when signal NAIP = 0 power supply failure for each short-term (with a duration of several hundred milliseconds) emergency change in the voltage level of the network (for example, voltage 27 V on-board network), which is due to the processing by the calculator of each edge of the signal and NAIP = 1 without taking into account the history of the level of the main supply voltage Ep at NAIP = 0.
На основании изложенного выше можно сказать, что применение любого устройства программного управления с принципиальной возможностью потери работоспособности в течение длительного времени (из-за неустранимого автоматически «зависания» вычислителя или выполнения программы тестирования при каждом кратковременном появлении сигнала NAIP=0) может приводить к нежелательным (непредсказуемым) последствиям при управлении, например, сложным технологическим процессом в реальном времени.Based on the foregoing, it can be said that the use of any software control device with the fundamental possibility of loss of performance for a long time (due to the automatically unrecoverable “freezing” of the calculator or the execution of the testing program for each short-term occurrence of the signal NAIP = 0) can lead to undesirable ( unpredictable) consequences when managing, for example, a complex technological process in real time.
Известно устройство [11], реализующее создание устройства программного управления с раздельным питанием вычислителя и автономной оперативной памяти с сохранением информации. Устройство [11] содержит датчик сетевого напряжения, первый и второй ключевые элементы, элемент задержки, элемент НЕ, первый и второй элементы И, элемент «Равнозначности», шину сетевого напряжения, соединенную с входами датчика и обоих ключевых элементов, вход управления, являющийся первым входом первого элемента И, второй вход которого через элемент НЕ связан с выходом элемента задержки, показанный в виде входов накопитель (оперативную память с сохранением информации) с источником питания, выходы которого соединены с первыми входами элемента «Равнозначности», выход которого соединен с входом первого ключевого элемента, показанный в виде входов вычислитель с источником питания, выходы которого соединены с первыми входами второго элемента И, выход которого соединен с управляющим входом второго ключевого элемента, выход первого элемента И соединен с последними входами элемента «Равнозначности» и второго элемента И, а выходы первого и второго ключевых элементов соединены с входами источников питания вычислителя и накопителя соответственно, и выход сигнала «Авария сети» (АС), соединенный с входом элемента задержки и соответствующим входом вычислителя.A device [11] is known that implements the creation of a software control device with separate power supply for a computer and autonomous random access memory with information storage. The device [11] contains a network voltage sensor, the first and second key elements, a delay element, an element NOT, the first and second AND elements, an "Equivalence" element, a network voltage bus connected to the inputs of the sensor and both key elements, the control input being the first the input of the first element And, the second input of which through the element is NOT connected to the output of the delay element, the drive (RAM with information storage) shown in the form of inputs is connected to a power source whose outputs are connected to the first inputs of the element ntanity, the output of which is connected to the input of the first key element, shown as inputs, a computer with a power source, the outputs of which are connected to the first inputs of the second element And, the output of which is connected to the control input of the second key element, the output of the first element And is connected to the last the inputs of the "Equivalence" element and the second element And, and the outputs of the first and second key elements are connected to the inputs of the power sources of the calculator and the drive, respectively, and the output of the signal "Network failure" ( AC) connected to the input of the delay element and the corresponding input of the calculator.
В исходном выключенном состоянии на вход управления подается сигнал логического «0», ключевые элементы закрыты, напряжение питающей сети не подается на источники питания вычислителя и накопителя, а при включении, обнаружении аварии сети и выключении устройство работает соответственно по программам включения, выключения при аварии питающей сети и выключения следующим образом.In the initial off state, a logical “0” signal is sent to the control input, the key elements are closed, the mains voltage is not supplied to the power sources of the calculator and the drive, and when turned on, a network failure is detected and turned off, the device operates according to the on, off programs in case of a power failure network on and off as follows.
При подаче сетевого питания и включении устройства первый и второй элементы И и элемент «Равнозначности» вырабатывают соответственно цифровые сигналы X1, Х2, Х3 согласно выражениямWhen applying mains power and turning on the device, the first and second elements And and the "Equivalence" element respectively generate digital signals X1, X2, X3 according to the expressions
Х1=В&NAC(Тз),X1 = B & NAC (T3),
X2=X1&PB1&...&PBq,X2 = X1 & PB1 & ... & PBq,
X3=X1#PH1#...#PHk,X3 = X1 # PH1 # ... # PHk,
где В - цифровой сигнал включения, который равен «1» или «0» при включенном или выключенном устройстве соответственно;where B is a digital enable signal, which is equal to "1" or "0" when the device is on or off, respectively;
АС (или NAC(Т3)) - прямой (или инверсный задержанный на время Тз) цифровой сигнал аварии сети, равный «0» (или «1») при номинальном уровне напряжении сети или «1» (или «0») при аварийном уровне напряжения сети;AC (or NAC (T 3 )) - a direct (or inverse delayed for the time T3) digital signal of a network alarm equal to “0” (or “1”) at a nominal voltage level of a network or “1” (or “0”) at emergency voltage level;
Тз - длительность времени задержки сигнала АС элементом задержки;T3 is the duration of the delay time of the AC signal by the delay element;
& и # - операторы логических функций соответственно «И» и «ИЛИ» на языке ABEL;& and # - operators of logical functions, respectively, “AND” and “OR” in the language ABEL;
q и k - число источников питания вычислителя и накопителя соответственно;q and k are the number of power supplies of the calculator and the drive, respectively;
PBj (или PHj) - цифровой сигнал контроля уровня j-го источника питания вычислителя (или накопителя), равный «1» или «0» при уровне соответственно выше или ниже порогового при изменении j от единицы до q (или k) включительно.PBj (or PHj) is a digital level control signal of the jth power source of the calculator (or drive) equal to “1” or “0” at a level correspondingly above or below the threshold when j varies from one to q (or k) inclusive.
Программа включения устройства начинается с подачи от питающей сети напряжения на шину сетевого напряжения и сигнала В=1 на первый вход первого элемента И. Если в питающей сети присутствует допустимое напряжение, на выходе датчика вырабатывается сигнал АС=0, проходящий через элементы задержки и НЕ, первый элемент И и элемент «Равнозначности» на вход первого ключевого элемента в виде сигнала X3=X1=NAC=1. Первый ключевой элемент открывается и сетевое напряжение подается на источник питания вычислителя, после установления номинальных уровней которого второй элемент И вырабатывает сигнал Х2=1, разрешающий прохождение сетевого напряжения на источник питания накопителя, после установления номинальных уровней которого по результирующему единичному сигналу X4=PH1&...&PHq исправности источников питания вычислителя и накопителя устройство [11] готово к функционированию. По фронту сигнала Х4=1 устройство [11] производит инициализацию и тестирование как своих составных частей, так и других устройств, связанных с устройством [11] через системную магистраль (ШУ, ША, ШД). После этого устройство [11] приступает к выполнению своих функций, например обработке информации и управления в процессе информационного взаимодействия со всеми другими устройствами с помощью системной магистрали.The device start-up program starts by supplying voltage from the mains supply network to the mains voltage bus and a signal B = 1 to the first input of the first element I. If an acceptable voltage is present in the mains supply, an AC = 0 signal is generated at the sensor output, passing through the delay elements and NOT, the first element And and the element of "Equivalence" to the input of the first key element in the form of a signal X3 = X1 = NAC = 1. The first key element is opened and the mains voltage is supplied to the power source of the calculator, after establishing the nominal levels of which the second element And generates a signal X2 = 1, which allows the passage of the mains voltage to the power source of the drive, after establishing the nominal levels of which from the resulting unit signal X4 = PH1 & .. . & PHq serviceability of power supplies of the calculator and the storage device [11] is ready for operation. On the signal front X4 = 1, the device [11] initializes and tests both its components and other devices connected to the device [11] through the system trunk (ШУ, ША, ШД). After that, the device [11] proceeds to perform its functions, for example, processing information and control in the process of information interaction with all other devices using the system bus.
Если в некоторый момент времени функционирования устройства при Х4=1 уровень напряжения сети становится ниже допустимого, то датчик вырабатывает сигнал АС=1, по фронту которого запускается программа выключения устройства при аварии сети. Эта программа выполняется так, что при Х4=1 по сигналу АС=1 вычислитель в течение времени, не превышающего Тз, осуществляет запись в накопитель всей необходимой информации текущей программы обработки информации и управления, выдает все необходимые аварийные команды на пульт оператора и другие устройства и останавливается. Далее через время Тз вырабатывается сигнал Х2=Х1=NCA(Тз)=0, второй ключевой элемент закрывается и отключает от источников питания накопителя напряжение сети. Затем при X1=PH1=...=PHq=0 элемент «Равнозначности» вырабатывает сигнал Х3=0, первый ключевой элемент закрывается и отключает от источников питания вычислителя напряжение сети.If at some point in time the device’s functioning at X4 = 1, the voltage level of the network becomes lower than the permissible value, then the sensor generates an AC = 1 signal, along the edge of which the device shutdown program is started in case of a network accident. This program is performed in such a way that, at X4 = 1, according to the AC = 1 signal, the calculator writes to the drive all the necessary information of the current information processing and control program for a period of time not exceeding T3, and issues all the necessary emergency commands to the operator console and other devices and stops. Then, after time T3, a signal is generated X2 = X1 = NCA (T3) = 0, the second key element closes and disconnects the mains voltage from the drive’s power sources. Then, with X1 = PH1 = ... = PHq = 0, the “Equivalence” element generates a signal X3 = 0, the first key element closes and disconnects the mains voltage from the computer’s power sources.
Если в некоторый момент времени напряжение сети восстановится до номинального, то через время Тз первый элемент И выставит сигнал Х1=1 и далее повторится полностью описанная выше программа включения при В=1 и АС=0.If at some point in time the mains voltage is restored to the nominal value, then after a time T3 the first element And will set the signal X1 = 1 and then the switching program described above will be repeated at B = 1 and AC = 0.
При АС=0, Х4=1 по переключению сигнала «В» из «1» в «0» выполняется программа выключения устройства по сигналу Х2=Х1=В=0, полностью аналогичная описанной ранее части программы выключения при аварии сети, выполняемой при X2=X1=NCA=0. При этом необходимо учесть, что для выключения системы с сохранением информации о текущем процессе функционирования системы без искажения информации в накопителе о выключении должно быть сообщено вычислителю заранее по исходному входному сигналу IB=0 выключения, по которому через время Тз (т.е. после выполнения вычислителем спасающей программы подготовки к выключению) при AC=0, Х4=1 сигнал «В» переключается из «1» в «0», и при остановленном вычислителе в устройстве [11] последовательно снимается напряжение сети с источников питания накопителя и вычислителя.At AC = 0, X4 = 1, to switch the signal “B” from “1” to “0”, the program shuts down the device by the signal X2 = X1 = B = 0, which is completely similar to the previously described part of the shutdown program in case of a network failure performed at X2 = X1 = NCA = 0. It should be noted that in order to shut down the system with saving information about the current process of the system functioning without distorting the information in the storage device, the shutdown must be reported to the calculator in advance by the initial input shutdown signal IB = 0, according to which after T3 (i.e. after the computer of the rescue preparation program for shutdown) at AC = 0, X4 = 1, the signal “B” switches from “1” to “0”, and when the computer is stopped in the device [11], the mains voltage is sequentially removed from the drive’s power sources and calculator.
При построении устройства программного управления на основе устройства [11] основным его недостатком является программная и аппаратурная сложность, обусловленная организацией программ включения и выключения с помощью значительного числа сигналов: трех сигналов AC, X4 и IB прерывания вычислителя и множества сигналов AC, NAC, IB, В, X1, РВ1...PBq, PH1...PHk, X2, Х3 управления аппаратурой.When constructing a program control device on the basis of the device [11], its main drawback is the software and hardware complexity due to the organization of on and off programs using a significant number of signals: three AC, X4 and IB signals of computer interrupt and many AC, NAC, IB, B, X1, PB1 ... PBq, PH1 ... PHk, X2, X3 control equipment.
Из известных технических решений наиболее близким по технической сущности к предлагаемому относится устройство [9], содержащее блок программного управления, образованный автономной оперативной памятью на элементах технологии КМОП (содержит микросхему ОЗУ, два элемента И-НЕ, два резистора, вход питания, управляющие входы записи WR, стробирования CS и запрета NCR (сброса), кодовый вход адреса и кодовый вход/выход данных), вычислитель (назван остальной схемой и согласно описанному ранее современному уровню развития техники содержит, например, МК, кварцевый резонатор и два конденсатора для обеспечения функционирования внутреннего генератора синхроимпульсов МК [2, с.63, рис.2.6 а], входы и выходы управления, адреса и данных внутренней магистрали, входы и выходы ШУ, выходы ША и двунаправленную ШД системной магистрали, приемопередатчики и адаптер магистралей (например, на основе ПЛИС) для функционально ориентированного сопряжения МК с внутренней магистралью и системной магистралью, входы и выходы которой соединены с соответствующими входами и выходами блока программного управления), источник коммутируемого напряжения (образован двумя стабилитронами и конденсатором), вход источника основного напряжения питания, соединенный с первыми входами питания блока программного управления и источника коммутируемого напряжения, входы сигнала аварии источника питания NAIP и сброса RST, соединенные с входами прерывания и сброса блока программного управления соответственно, и вход источника резервного напряжения питания (этот вход на схеме отражен в виде гальванической батареи или аккумулятора), соединенный с вторым входом питания источника коммутируемого напряжения, выход которого соединен с вторым входом питания блока программного управления, соединенным с входами питания оперативной памяти и контроллера.Of the known technical solutions, the closest in technical essence to the proposed device is [9], which contains a program control unit formed by autonomous random access memory on CMOS technology elements (contains a RAM chip, two NAND elements, two resistors, a power input, and recording control inputs WR, CS gating and NCR prohibition (reset), address code input and code data input / output), computer (named by the rest of the circuit and, for example, according to the previous state of the art development, contains M , a quartz resonator and two capacitors for ensuring the functioning of the internal MK clock generator [2, p.63, Fig.2.6 a], control inputs and outputs, addresses and data of the internal trunk, ШУ inputs and outputs, ША outputs and bi-directional system bus SD, transceivers and trunk adapter (for example, based on FPGA) for functionally oriented interfacing of MK with the internal trunk and the system trunk, the inputs and outputs of which are connected to the corresponding inputs and outputs of the program control unit), and switching voltage source (formed by two zener diodes and a capacitor), the input of the main supply voltage connected to the first power inputs of the program control unit and the switched voltage source, the alarm inputs of the NAIP power supply and RST reset, connected to the interrupt and reset inputs of the program control unit, respectively , and the input of the backup power supply source (this input is reflected in the diagram as a galvanic battery or accumulator) connected to the second power input switching voltage source, the output of which is connected to the second power input of the program control unit, connected to the power inputs of the RAM and the controller.
На устройство [9] поступают инверсный сигнал NAIP аварии источника питания и прямой сигнал RST сброса. Сигнал NAIP формируется блоком питания так, что NAIP=0 при выключенном блоке питания или при его аварии (например, при аварийном уровне напряжения сети или напряжения Еп, т.е. при 5,5В≤Еп≤4,5В), а при включенном блоке питания и установившемся напряжении 5,5В≥Еп≥4,5В сигнал NAIP=1. Сигнал RST =0 при NAIP=0, a при NAIP=1 сигнал RST=1 длительностью tRST≥10 мс формируется автоматически по каждому фронту сигнала NAIP=1 или вручную, например с помощью кнопки СБРОС пульта оператора.Device [9] receives the inverse signal NAIP of a power supply failure and a direct reset signal RST. The NAIP signal is generated by the power supply so that NAIP = 0 when the power supply is off or when it crashes (for example, at an emergency level of the mains voltage or voltage Ep, i.e., when 5.5V≤Ep≤4.5V), and when it is turned on power supply and a steady voltage of 5.5V≥Ep≥4.5V signal NAIP = 1. The signal RST = 0 for NAIP = 0, and for NAIP = 1, the signal RST = 1 with a duration t RST ≥10 ms is generated automatically on each edge of the signal NAIP = 1 or manually, for example, using the RESET button of the operator panel.
Как сложный цифровой автомат с комбинированной памятью устройство может находиться в одном из трех состояний (выключенном, рабочем, «зависании») при питании МК вычислителя и автономной оперативной памяти напряжением Ек>2В, которое вырабатывает источник коммутируемого напряжения по напряжениям Ер и Еп согласно соотношениямAs a complex digital machine with combined memory, the device can be in one of three states (off, working, “freezing”) when the MC of the computer and the autonomous random access memory are supplied with voltage Ek> 2V, which generates a switching voltage source for voltages Ep and Ep according to the ratios
В выключенном состоянии на устройство [9] поступают сигналы NAIP=0, RST=0, вычислитель вырабатывает сигнал NCR=0 запрещения обращения к автономной оперативной памяти по сигналам WR и CS, оперативная память и МК находятся в режиме микропотребления.In the off state, the device [9] receives signals NAIP = 0, RST = 0, the computer generates a signal NCR = 0 to prohibit access to autonomous RAM using the WR and CS signals, the RAM and MK are in micro-power mode.
При включении блока питания установление напряжений Еп≈5В, Ек≈Еп отмечается переключением на входе прерывания блока управления сигнала аварии NAIP из «0» в «1», а затем на вход сброса блока программного управления поступает сигнал сброса RST=1 длительностью tRST≥10 мс. По окончании RST (при Еп≈5В, Ек≈Еп) устройство программного управления переходит в рабочее состояние (NAIP=1, RST=0, NCR=1) и под его управлением инициализируются и тестируются все составные части М-системы, которая затем выполняет свои функции управления и обработки информации в реальном масштабе времени по прикладной программе, содержащейся, например, в РПЗУ МК вычислителя. В рабочем состоянии вычислитель функционирует с обращением к оперативной памяти при NCR=1 по импульсу CS=1 для чтения при WR=0 или записи при WR=1.When the power supply is turned on, the voltage setting Ep≈5V, Ek≈Ep is marked by switching at the interruption input of the NAIP alarm signal control unit from “0” to “1”, and then a reset signal RST = 1 of duration t RST ≥ is received at the reset input of the program control unit 10 ms At the end of RST (at En ≈ 5V, Ek ≈ En), the program control device enters the operating state (NAIP = 1, RST = 0, NCR = 1) and under its control all the components of the M-system are initialized and tested, which then performs their functions of managing and processing information in real time using the application program contained, for example, in the RPZU MK of the computer. In the working state, the computer operates with access to the RAM at NCR = 1 by the pulse CS = 1 for reading at WR = 0 or writing at WR = 1.
В процессе функционирования М-системы каждое изменение сигнала NAIP из «1» в «0», возникающее при выключении блока питания или кратковременном аварийном изменении уровня напряжения сети, запускает прерывающую подпрограмму. Эта подпрограмма выполняется при Ек≥4В так, что вычислитель сначала записывает для сохранения в оперативную память (ОЗУ МК + автономную оперативную память) соответствующую информацию, а затем переводит устройство программного управления в выключенное состояние: выставляет сигнал NCR=0 блокировки обращения к автономной оперативной памяти и переключает МК в режим микропотребления.During the operation of the M-system, each change in the NAIP signal from “1” to “0”, which occurs when the power supply is turned off or a short-term emergency change in the voltage level of the network, starts the interrupt routine. This subroutine is executed at Ek≥4V so that the calculator first writes the corresponding information to save into RAM (RAM MK + autonomous RAM), and then puts the program control device into off state: it sets the signal NCR = 0 to block access to autonomous RAM and switches the MK to micro power mode.
При NAIP=1 и RST=0 из рабочего состояния устройство программного управления может перейти в состояние «зависания», например, переходом МК вычислителя в режим микропотребления или холостого хода под воздействием внешних или внутренних помех. В состоянии «зависания» М-система прекращает выполнять свои функции с помощью обмена информации через системную магистраль между составными частями под управлением от устройства программного управления. Из состояния зависания в рабочее состояние устройство переводится выключением и включением блока питания в необслуживаемой или обслуживаемой М-системе, либо формированием сигнала RST нажатием кнопки СБРОС в обслуживаемой М-системе.When NAIP = 1 and RST = 0, from the operating state the program control device can go into a “freeze” state, for example, by switching the calculator MK to micro power or idle under the influence of external or internal interference. In the “freezing” state, the M-system ceases to fulfill its functions by exchanging information through the system trunk between components under control from a program control device. From the hovering state to the operating state, the device is switched off and on by turning on the power supply in an unattended or maintained M-system, or by generating an RST signal by pressing the RESET button in the served M-system.
Основным недостатком устройства [9] является значительная напрасная потеря рабочего времени М-системы как из-за «зависания» прикладной программы (при соответствующих сбоях МК по внешним и/или внутренним помехам даже при наличии в МК аппаратно-программного сторожевого таймера) при отсутствии средств гарантированного автоматического перезапуска М-системы при «зависании», так и на тестирование (от десятков секунд до нескольких минут) при возникновении сигнала NAIP=0 аварии источника питания при каждом кратковременном (при длительности несколько сотен миллисекунд) аварийном изменении уровня напряжения сети (например, напряжения бортсети 27В), что обусловлено отработкой вычислителем каждого фронта сигнала NAIP=1 без учета предыстории уровня основного напряжения питания Еп при NAIP=0.The main disadvantage of the device [9] is a significant wasted loss of working time of the M-system as a result of a “freezing” of the application program (with corresponding failures of the MC due to external and / or internal interference even if the hardware-software watchdog timer is in the MK) guaranteed automatic restart of the M-system upon “freezing”, and for testing (from tens of seconds to several minutes) when the signal NAIP = 0 occurs when the power supply fails for every short-term (for several only hundreds of milliseconds) an abnormal change in the voltage level of the network (for example, the voltage of the on-board network 27V), which is due to the processing by the computer of each edge of the signal NAIP = 1 without taking into account the history of the level of the main supply voltage Ep at NAIP = 0.
Предлагаемым изобретением принципиально решается задача сокращения напрасных потерь рабочего времени устройства (т.е. и М-системы) при каждом «зависании» его прикладной программы или кратковременном возникновении сигнала аварии источника питания за счет автоматического рационального перезапуска устройства (исключения тестирования М-системы при обнаружении кратковременной аварии источника основного напряжения питания) по импульсу сброса, который генерируется в результате аппаратного обнаружения любого из этих событий.The proposed invention fundamentally solves the problem of reducing the wasted time of the device (ie, the M-system) with each “freeze” of its application program or the short-term occurrence of a power supply alarm signal due to automatic rational restart of the device (exceptions for testing the M-system upon detection short-term accident of the source of the main supply voltage) due to a reset pulse, which is generated as a result of hardware detection of any of these events.
Для достижения этого технического результата в устройство программного управления, содержащее блок программного управления, управляющие входы и выходы, кодовый выход адреса и двунаправленную кодовую шину данных системной магистрали, являющиеся управляющими входами и выходами, кодовым выходом адреса и двунаправленной кодовой шиной данных блока программного управления соответственно, вход сброса, инверсный вход аварии основного источника питания, источник коммутируемого напряжения, шину основного источника питания, соединенную с первыми входами питания блока программного управления и источника коммутируемого напряжения, шину резервного источника питания, соединенную с вторым входом питания источника коммутируемого напряжения, выходная шина которого соединена с вторым входом питания блока программного управления, дополнительно содержит технологический управляющий вход, пороговый элемент со срабатыванием по запуску и отпусканием по уровню напряжения питания, прерыватель, снабженный выходом и тремя входами, и управляемый формирователь импульсов, снабженный двумя выходами, двумя управляющими входами, импульсным входом, входом запуска по фронту и входом запуска по нулевому уровню с задержкой, соединенному с инверсным входом сброса устройства, вход аварии основного источника питания которого соединен с первым управляющим входом формирователя импульсов, первым входом прерывателя и входом запуска порогового элемента, выход которого соединен с входом запуска по фронту формирователя импульсов, второй управляющий вход которого соединен с технологическим управляющим входом устройства, шина основного источника питания которого соединена с входами питания порогового элемента, формирователя импульсов и прерывателя, второй вход которого соединен с первым дополнительным управляющим выходом блока программного управления, второй дополнительный управляющий выход которого соединен с импульсным входом формирователя импульсов, первый выход которого соединен с входом сброса блока программного управления, вход прерывания которого соединен с выходом прерывателя, который содержит первый элемент НЕ и четыре элемента И-НЕ, первый вход первого из которых соединен с первым входом прерывателя и через первый элемент НЕ связан с первым входом второго элемента И-НЕ, выход которого соединен с первым входом третьего элемента И-НЕ, выход которого соединен с первым входом четвертого элемента И-НЕ и выходом прерывателя, второй вход которого соединен с вторым входом первого элемента И-НЕ, выход которого соединен с вторым входом четвертого элемента И-НЕ, второй вход третьего элемента И-НЕ соединен с выходом четвертого элемента И-НЕ, третий вход которого соединен с вторым входом второго элемента И-НЕ и третьим входом прерывателя, который соединен с вторым выходом формирователя импульсов, который содержит пятый элемент И-НЕ, пять резисторов, первый конденсатор, второй элемент НЕ, третий элемент НЕ с открытым коллекторным выходом, первый и второй элементы И и управляемый генератор импульсов, снабженный выходом, управляющим входом, импульсным входом и входом запуска, который соединен с первым выводом первого конденсатора, первым входом первого элемента И и выходом пятого элемента И-НЕ, первый вход которого связан через второй элемент НЕ с первым выводом первого резистора, второй вывод которого соединен с вторым выводом первого конденсатора и первым выводом второго резистора, второй вывод которого соединен с входом запуска формирователя импульсов по нулевому уровню с задержкой и первым выводом третьего резистора, второй вывод которого соединен с входом запуска формирователя импульсов по фронту, вторыми входами пятого элемента И-НЕ и первого элемента И и первым выводом четвертого резистора, второй вывод которого соединен с выходом третьего элемента НЕ и первым выходом формирователя импульсов, второй выход которого является выходом первого элемента И, вход третьего элемента НЕ соединен с выходом генератора импульсов, управляющий вход которого соединен с выходом второго элемента И, первый вход которого является первым управляющим входом формирователя импульсов, второй управляющий вход которого соединен с вторым входом второго элемента И и связан через пятый резистор с шиной основного источника напряжения питания, импульсный вход формирователя импульсов является импульсным входом генератора импульсов, который содержит детектор огибающей импульсного сигнала, снабженный выходом, входом установки и импульсным входом, шестой элемент И-НЕ, третий элемент И, шестой и седьмой резисторы и второй конденсатор, первый вывод которого соединен с первым входом шестого элемента И-НЕ и выходами третьего элемента И и генератора, вход запуска которого является первым входом третьего элемент И, второй вход которого через шестой резистор связан с вторым выводом второго конденсатора и первым выводом седьмого резистора, второй вывод которого соединен с выходом детектора, вход установки которого соединен с выходом шестого элемента И-НЕ, второй вход которого является управляющим входом генератора, импульсным входом которого является импульсный вход детектора, причем все элементы прерывателя и формирователя импульсов, возможно за исключением третьего элемента НЕ, являются элементами технологии КМОП.To achieve this technical result, in a program control device comprising a program control unit, control inputs and outputs, an address code output and a bi-directional code bus of the system bus data, which are control inputs and outputs, an address code output and a bi-directional data code bus of the program control unit, respectively, reset input, inverse accident input of the main power source, switching voltage source, main power supply bus connected to power inputs of the program control unit and the switched voltage source, the backup power supply bus connected to the second input of the switched voltage source, the output bus of which is connected to the second power input of the program control unit, additionally contains a technological control input, a threshold element with triggering on start-up and releasing the supply voltage level, a chopper equipped with an output and three inputs, and a controlled pulse shaper equipped with two there are outputs, two control inputs, a pulse input, a trigger start input at the front and a zero start trigger input with a delay connected to the inverse reset input of the device, the main power supply emergency input is connected to the first control input of the pulse shaper, the first input of the chopper and the start input a threshold element, the output of which is connected to the trigger input along the front of the pulse shaper, the second control input of which is connected to the technological control input of the device, the main bus whose power source is connected to the power inputs of the threshold element, the pulse shaper and the chopper, the second input of which is connected to the first additional control output of the program control unit, the second additional control output of which is connected to the pulse input of the pulse shaper, the first output of which is connected to the reset input of the program unit control, the interrupt input of which is connected to the output of the interrupter, which contains the first element NOT and four elements NAND, the first input one of which is connected to the first input of the chopper and through the first element is NOT connected to the first input of the second AND-NOT element, the output of which is connected to the first input of the third AND-NOT element, the output of which is connected to the first input of the fourth AND-NOT element and the output of the chopper, the second input of which is connected to the second input of the first AND-NOT element, the output of which is connected to the second input of the fourth AND-NOT element, the second input of the third AND-NOT element is connected to the output of the fourth AND-NOT element, the third input of which is connected to the second input of the second the AND-NOT element and the third input of the chopper, which is connected to the second output of the pulse shaper, which contains the fifth AND-NOT element, five resistors, the first capacitor, the second NOT element, the third element NOT with an open collector output, the first and second AND elements and controlled a pulse generator, equipped with an output, a control input, a pulse input and a start input, which is connected to the first output of the first capacitor, the first input of the first AND element and the output of the fifth AND element, the first input of which is connected through a second the second element is NOT with the first terminal of the first resistor, the second terminal of which is connected to the second terminal of the first capacitor and the first terminal of the second resistor, the second terminal of which is connected to the start input of the pulse former at a zero level with a delay and the first terminal of the third resistor, the second terminal of which is connected to the input the start of the pulse shaper on the front, the second inputs of the fifth element AND NOT and the first element AND and the first output of the fourth resistor, the second output of which is connected to the output of the third element NOT and ne the first output of the pulse shaper, the second output of which is the output of the first element And, the input of the third element is NOT connected to the output of the pulse generator, the control input of which is connected to the output of the second element And, the first input of which is the first control input of the pulse shaper, the second control input of which is connected to the second input of the second element And and is connected through the fifth resistor to the bus of the main power supply voltage source, the pulse input of the pulse shaper is a pulse input of the gene pulse generator, which contains a pulse envelope detector equipped with an output, an installation input and a pulse input, a sixth AND-NOTH element, a third AND element, a sixth and seventh resistors and a second capacitor, the first output of which is connected to the first input of the sixth AND-NOT element the outputs of the third element And and the generator, the start input of which is the first input of the third element And, the second input of which is connected through the sixth resistor to the second terminal of the second capacitor and the first terminal of the seventh resistor, the second terminal of which It is connected to the output of the detector, the installation input of which is connected to the output of the sixth AND-NOT element, the second input of which is the control input of the generator, the pulse input of which is the pulse input of the detector, and all elements of the chopper and pulse shaper, possibly with the exception of the third element, are NOT CMOS technology elements.
Автору неизвестны технические решения, содержащие признаки, эквивалентные отличительным признакам (введение технологического управляющего входа, порогового элемента, прерывателя и управляемого формирователя импульсов) предлагаемого устройства программного управления, которые (по сравнению с прототипом [9]) позволяют принципиально сократить напрасные потери рабочего времени устройства программного управления (т.е. и М-системы) при каждом «зависании» его прикладной программы или кратковременном возникновении сигнала аварии источника основного напряжения питания за счет перезапуска устройства с помощью формирования импульса сброса как результата аппаратного обнаружения любого из этих событий и исключения тестирования М-системы при идентификации события как кратковременной аварии основного источника напряжения питания.The author is not aware of technical solutions containing features equivalent to distinctive features (introduction of a technological control input, threshold element, chopper, and controlled pulse shaper) of the proposed program control device, which (in comparison with the prototype [9]) can fundamentally reduce the unnecessary loss of working time of the software device control (i.e., M-systems) with each “freeze” of its application program or short-term occurrence of an alarm signal source main supply voltage due to the device restarts by using the pulse shaping hardware reset as the result of detection of any of these events and exceptions testing M-system when identifying events like short accident main power source voltage.
На фиг.1 приведена функциональная схема устройства программного управления в целом с функциональными схемами прерывателя и возможной реализацией порогового элемента, а на фиг.2 и 3 приведены функциональные схемы управляемого формирователя импульсов и блока программного управления соответственно при реализации устройства, в частности с байтовой ШД и 13-разрядной ША с использованием интегральных микросхем (ИС) как импортных (ИС AT89S8252, созданной фирмой «Atmel» по усовершенствованной КМОП технологии, и ПЛИС, например EPM7128ST100-10 фирмы «Altera» в качестве адаптера магистралей), так и отечественных технологии КМОП, например 537РУ17 (или 16) в качестве автономной оперативной памяти и серии 1554 (или 1564) для построения остальных составных частей устройства с учетом того, что ИС 1554 функционируют в диапазоне температур от -45°С до +85°С при напряжении питания от +2 до +6В при постоянном токе по каждому выходу до 24 мА и входном токе по каждому входу от -1 до +1мкА [12, с.15, с.21 табл.3.1]. Кроме того [12, с.16], ИС серии 1554 способны работать с выходным током не менее 75 мА и выходным напряжением не менее 3,85В при Еп=5,5В с сопротивлением нагрузки Zo=50 ОМ.Figure 1 shows the functional diagram of the program control device as a whole with the functional diagrams of the chopper and the possible implementation of the threshold element, and Figures 2 and 3 show the functional diagrams of the controlled pulse shaper and the program control block, respectively, when implementing the device, in particular with byte SD and 13-bit AS with the use of integrated circuits (ICs) as imported (IC AT89S8252, created by Atmel using advanced CMOS technology, and FPGAs, for example EPM7128ST100-10 from Altera as adapter of highways), as well as domestic CMOS technologies, for example 537RU17 (or 16) as autonomous random access memory and a series of 1554 (or 1564) for constructing the remaining components of the device, taking into account the fact that the IS 1554 operate in the temperature range from -45 ° C to + 85 ° C with a supply voltage of +2 to + 6V at a constant current for each output up to 24 mA and an input current for each input from -1 to + 1 μA [12, p.15, p.21 Table 3.1] . In addition [12, p.16], the 1554 series ICs are capable of working with an output current of at least 75 mA and an output voltage of at least 3.85 V at Ep = 5.5 V with a load resistance of Zo = 50 Ohm.
Устройство программного управления в целом содержит (фиг.1) блок 1 программного управления, управляющие входы 2 и выходы 3, кодовый выход 4 адреса и двунаправленную кодовую шину 5 данных системной магистрали, являющиеся соответственно управляющими входами и выходами, кодовым выходом адреса и двунаправленной кодовой шиной данных блока 1, первый 6 и второй 7 дополнительные управляющие выходы блока 1, инверсный вход 8 сброса, инверсный вход 9 аварии основного источника питания, источник 10 коммутируемого напряжения питания, шину 11 источника основного напряжения питания, соединенную с первыми входами питания блока 1 и источника 10 коммутируемого напряжения, шину 12 источника резервного напряжения питания, соединенную с вторым входом питания источника 10 коммутируемого напряжения, выходная шина 13 которого соединена с вторым входом питания блока 1, технологический управляющий вход 14, пороговый элемент 15 со срабатыванием по запуску и отпусканием по уровню напряжения питания, прерыватель 16, снабженный выходом и тремя входами, и управляемый формирователь 17 импульсов, снабженный первым 18 и вторым 19 выходами, двумя управляющими входами, импульсным входом, входом запуска по фронту и входом запуска по нулевому уровню с задержкой, соединенному с входом 8 сброса устройства, вход 9 аварии основного источника питания которого соединен с первым управляющим входом формирователя 17, первым входом прерывателя 16 и входом запуска порогового элемента 15, выход которого соединен с входом запуска по фронту формирователя 17, второй управляющий вход которого соединен с технологическим управляющим входом 14 устройства, шина 11 источника основного напряжения питания которого соединена с входами питания порогового элемента 15, формирователя 17 и прерывателя 16, второй вход которого соединен с первым дополнительным управляющим выходом 6 блока 1, второй дополнительный управляющий выход 7 которого соединен с импульсным входом формирователя 17, первый выход 18 которого соединен с входом сброса блока 1, вход прерывания которого соединен с выходом прерывателя 16, который содержит первый элемент 20 НЕ и четыре элемента 21-24 И-НЕ, первый вход первого 21 из которых соединен с первым входом прерывателя 16 и через первый элемент 20 НЕ связан с первым входом второго элемента 22 И-НЕ, выход которого соединен с первым входом третьего элемента 23 И-НЕ, выход которого соединен с первым входом четвертого элемента 24 И-НЕ и выходом прерывателя 16, второй вход которого соединен с вторым входом первого элемента 21 И-НЕ, выход которого соединен с вторым входом четвертого элемента 24 И-НЕ, второй вход третьего элемента 23 И-НЕ соединен с выходом четвертого элемента 24 И-НЕ, третий вход которого соединен с вторым входом второго элемента 22 И-НЕ и третьим входом прерывателя 16, соединенным с вторым выходом 19 формирователя 17.The program control device as a whole contains (Fig. 1) a program control unit 1, control inputs 2 and outputs 3, a code output 4 of the address and a bi-directional code bus 5 of the system data, which are respectively control inputs and outputs, a code output of the address and a bi-directional code bus block 1 data, first 6 and second 7 additional control outputs of block 1, inverse reset input 8, inverse input 9 of the main power supply failure, source 10 of the switched voltage supply, bus 11 of the main source oh supply voltage connected to the first inputs of the power supply unit 1 and the switching voltage source 10, the bus 12 of the backup voltage source connected to the second power input of the switching voltage source 10, the output bus 13 of which is connected to the second power input of the unit 1, the technological control input 14 , a threshold element 15 with triggering to start and release according to the supply voltage level, a chopper 16 provided with an output and three inputs, and a controlled pulse shaper 17 provided with the first 18 the second 19 outputs, two control inputs, a pulse input, a trigger start input at the front and a zero-start trigger input, with a delay connected to the device reset input 8, the main power supply emergency input 9 of which is connected to the first control input of the driver 17, the first input of the breaker 16 and the trigger input of the threshold element 15, the output of which is connected to the trigger input on the front of the former 17, the second control input of which is connected to the technological control input 14 of the device, the source bus 11 is basically about the supply voltage of which is connected to the power inputs of the threshold element 15, the shaper 17 and the chopper 16, the second input of which is connected to the first additional control output 6 of block 1, the second additional control output 7 of which is connected to the pulse input of the shaper 17, the first output 18 of which is connected to the reset input of block 1, the interrupt input of which is connected to the output of the chopper 16, which contains the first element 20 NOT and four elements 21-24 AND NOT, the first input of the first 21 of which is connected to the first input of the interrupt I am 16 and through the first element 20 is NOT connected to the first input of the second element 22 AND-NOT, the output of which is connected to the first input of the third element 23 AND-NOT, the output of which is connected to the first input of the fourth element 24 AND-NOT and the output of the chopper 16, the second the input of which is connected to the second input of the first element 21 AND-NOT, the output of which is connected to the second input of the fourth element 24 AND-NOT, the second input of the third element 23 AND-NOT connected to the output of the fourth element 24 AND-NOT, the third input of which is connected to the second the input of the second element 22 AND NOT and the third input pr chopper 16 connected to the second output of generator 19, 17.
Управляемый формирователь 17 импульсов содержит (фиг.2) пятый элемент 25 И-НЕ, пять резисторов 26-30, первый конденсатор 31, второй элемент 32 НЕ, третий элемент 33 НЕ с открытым коллекторным выходом, первый 34 и второй 35 элементы И, и управляемый генератор 36 импульсов, снабженный выходом, управляющим входом, импульсным входом и входом запуска, который соединен с первым выводом первого конденсатора 31, первым входом первого элемента 34 И и выходом пятого элемента 25 И-НЕ, первый вход которого связан через второй элемент 32 НЕ с первым выводом первого резистора 26, второй вывод которого соединен с вторым выводом первого конденсатора 31 и первым выводом второго резистора 27, второй вывод которого соединен с входом 8 запуска формирователя 17 по нулевому уровню с задержкой и первым выводом третьего резистора 28, второй вывод которого соединен с входом запуска формирователя 17 по фронту, вторыми входами пятого элемента 25 И-НЕ и первого элемента 34 И и первым выводом четвертого резистора 29, второй вывод которого соединен с выходом третьего элемента 33 НЕ и первым выходом 18 формирователя 17, второй выход 19 которого является выходом первого элемента 34 И, вход третьего элемента 33 НЕ соединен с выходом генератора 36, управляющий вход которого соединен с выходом второго элемента 35 И, первый вход которого является первым управляющим входом 9 формирователя 17, второй управляющий вход 14 которого является вторым входом второго элемента 35 И и связан через пятый резистор 30 с шиной 11 источника основного напряжения питания, импульсный вход 7 формирователя 17 является импульсным входом генератора 36, который содержит детектор 37 огибающей импульсного сигнала, снабженный выходом, входом установки и импульсным входом, шестой элемент 38 И-НЕ, третий элемент 39 И, шестой 40 и седьмой 41 резисторы и второй конденсатор 42, первый вывод которого соединен с первым входом шестого элемента 38 И-НЕ и выходами третьего элемента 39 И и генератора 36, вход запуска которого является первым входом третьего элемента 39 И, второй вход которого через шестой резистор 40 связан с вторым выводом второго конденсатора 42 и первым выводом седьмого резистора 41, второй вывод которого соединен с выходом детектора 37, вход установки которого соединен с выходом шестого элемента 38 И-НЕ, второй вход которого является управляющим входом генератора 36, импульсный вход 7 которого является импульсным входом детектора 37, причем все элементы прерывателя 16 и формирователя 17, возможно за исключением третьего элемента 33 НЕ, являются элементами технологии КМОП.The controlled pulse shaper 17 comprises (FIG. 2) a fifth AND-NOT element 25, five resistors 26-30, a first capacitor 31, a second HE element 32, a third HE element 33 with an open collector output, the first 34 and the second 35 AND elements, and a controllable pulse generator 36 provided with an output, a control input, a pulse input and a start input, which is connected to the first output of the first capacitor 31, the first input of the first element 34 AND and the output of the fifth element 25 AND, the first input of which is connected through the second element 32 NOT with the first conclusion of the first resis ora 26, the second terminal of which is connected to the second terminal of the first capacitor 31 and the first terminal of the second resistor 27, the second terminal of which is connected to the start input 8 of the driver 17 at a zero level with a delay and the first terminal of the third resistor 28, the second terminal of which is connected to the start input of the driver 17 along the front, the second inputs of the fifth element 25 AND-NOT and the first element 34 AND and the first output of the fourth resistor 29, the second output of which is connected to the output of the third element 33 NOT and the first output 18 of the shaper 17, the second output 19 to of which is the output of the first element 34 AND, the input of the third element 33 is NOT connected to the output of the generator 36, the control input of which is connected to the output of the second element 35 AND, the first input of which is the first control input 9 of the shaper 17, the second control input 14 of which is the second input of the second element 35 And and connected through the fifth resistor 30 to the bus 11 of the source of the main supply voltage, the pulse input 7 of the driver 17 is a pulse input of the generator 36, which contains a detector 37 of the envelope of the pulse signal, equipped with an output, installation input and pulse input, the sixth element 38 AND-NOT, the third element 39 AND, the sixth 40 and seventh 41 resistors and a second capacitor 42, the first output of which is connected to the first input of the sixth element 38 AND-NOT and the outputs of the third element 39 And the generator 36, the trigger input of which is the first input of the third element 39 AND, the second input of which is connected through the sixth resistor 40 to the second terminal of the second capacitor 42 and the first terminal of the seventh resistor 41, the second terminal of which is connected to the output of the detector 37, the installation input is It is connected to the output of the sixth element 38 AND-NOT, the second input of which is the control input of the generator 36, the pulse input 7 of which is the pulse input of the detector 37, and all elements of the chopper 16 and the shaper 17, possibly with the exception of the third element 33, are elements of technology CMOS.
Возможный вариант реализации детектора 37 огибающей импульсного сигнала содержит (фиг.2) третий 43 и четвертый 44 конденсаторы, три диода 45-47, восьмой 48, девятый 49 и десятый 50 резисторы, вход установки, связанный через восьмой резистор 48 с анодом первого диода 45, импульсный вход, связанный через последовательно соединенные третий конденсатор 43 и девятый резистор 49 с анодом второго диода 46 и катодом третьего диода 47, анод которого соединен с общей шиной устройства и первыми выводами четвертого конденсатора 44 и десятого резистора 50, вторые выводы которых соединены с катодами первого 45 и второго 46 диодов и выходом детектора 37.A possible implementation of the
В качестве диодов детектора 37 можно использовать, например, диоды типа 2Д522Б, либо три из восьми диодов диодной матрицы 2Д627А.As the diodes of the
Возможный вариант реализации порогового элемента 15 содержит (фиг.1) шесть резисторов с одиннадцатого 51 по шестнадцатый 56, источник 57 положительного опорного напряжения, снабженный двумя выводами, первый транзистор 58 типа n-р-n, второй транзистор 59 типа р-n-р, вход 9 запуска, соединенный с первым выводом резистора 51, второй вывод которого соединен с первыми выводами резисторов 52 и 53 и базой транзистора 58, эмиттер которого соединен с первым выводом резистора 54 и выходом источника 58, являющегося его первым выводом, а второй вывод источника 57 соединен с вторым выводом резистора 52 и общей шиной устройства, вход 11 питания, соединенный с вторым выводом резистора 54, первым выводом резистора 55 и эмиттером транзистора 59, база которого соединена с вторым выводом резистора 55 и первым выводом резистора 56, второй вывод которого соединен с коллектором транзистора 58, и выход, соединенный с вторым выводом резистора 53 и коллектором транзистора 59.A possible implementation of the threshold element 15 contains (Fig. 1) six resistors from the eleventh 51 to the sixteenth 56, a positive voltage source 57 provided with two leads, a first transistor 58 of the type n-p-n, a second transistor 59 of the type p-n-p , a
В качестве источника 57 положительного опорного напряжения можно использовать, например, стабистор (стабисторы - это диоды, предназначенные для работы в стабилизаторах напряжения в качестве термокомпенсирующих элементов) типа 2С107А с напряжением стабилизации Ес≈0,7В при токе стабилизации от 1 до 10мА, причем анод и катод стабистора являются первым и вторым выводами источника 57 соответственно.As a source 57 of positive reference voltage, you can use, for example, a stabilizer (stabilizers are diodes designed to work in voltage stabilizers as thermocompensating elements) of type 2C107A with a stabilization voltage of Ec≈0.7V at a stabilization current of 1 to 10mA, and the anode and the stabilizer cathode are the first and second terminals of the source 57, respectively.
Возможный вариант реализации блока 1, имеющего практически минимальное число сигнальных линий связи МК с другими составными частями блока 1, содержит (фиг.3) приемник 60, первый 61 и второй 62 передатчики, двунаправленный шинный приемопередатчик 63, шесть элементов НЕ с четвертого 64 по девятый 69, МК 70 (ИС AT89S8252 с внутрисистемным программированием через разъем по сигналам MOSI/P1.5, MISO/P1,6, SCK/P1.7 синхронного последовательного порта SPI с помощью сигнала сброса RST [2, с.105]), оперативную память 71 (например, ИС 537РУ 17 емкостью 8Кбайт), адаптер 72 магистралей (выполненный, например, на ПЛИС типа EPM7128ST100-10 фирмы «Atmel»c программированием CPLD через внутрисистемный порт GTAG через разъем с входами TDI, ТМС и ТСК на ПЛИС и выходом TDO от ПЛИС), группу 73 резисторов, содержащую три резистора, кварцевый резонатор 74, пятый 75 и шестой 76 конденсаторы, семнадцатый резистор 77, разъем 78, контакты которого соединены с контактами порта [RST, SPI=(MOSI, MISO, SCK)] программирования МК 70, вход сброса которого через резистор 77 связан с входом сброса адаптера 72 и входом 18 сброса блока 1, управляющие входы 2 которого через передатчик 60 связаны с управляющими входами адаптера 72, разъем 79, контакты которого соединены с контактами порта GTAG=[TDI, ТМС, ТСК, TDO] программирования ПЛИС адаптера 72, байтовую внутреннюю информационную шину 80 данных, соединенную с кодовыми входами/выходами МК 70, памяти 71 и адаптера 72 и связанную через приемопередатчик 63 с двунаправленной кодовой шиной 5 данных, первый 81 управляющий выход МК 70, связанный через элемент 64 с прямым входом сигнала CS6 выбора памяти 71 и выходом 6 блока 1, выход 7 которого через элемент 65 связан с вторым 82 управляющим выходом МК 70, вход генератора которого соединен с первыми выводами резонатора 74 и конденсатора 75, второй вывод которого соединен с общей шиной блока 1 и МК 70 и первым выводом конденсатора 76, второй вывод которого соединен с вторым выводом резонатора 74 и выходом генератора МК 70, выход 83 сигнала ALE83 записи адреса которого соединен с входом записи адреса адаптера 72, входы сигналов WR66 записи и RD67 чтения данных которого через элементы 66 и 67 соединены соответственно с выходами 84 и 85 инверсных сигналов NWR84 записи и NRD85 чтения МК 70, которые соответственно соединены с входами инверсных сигналов записи и разрешения выходов оперативной памяти 71, вход питания которой соединен с входами питания МК 70, элементов 64-69 и входом 13 питания блока 1, вход 11 питания которого соединен с первыми выводами резисторов группы 73 и входами питания приемника 60, передатчиков 61 и 62, приемопередатчика 63 и адаптера 72, управляющие выходы 86 которого через передатчик 61 связаны с управляющими выходами 3 блока 1, кодовый выход 4 адреса которого через передатчик 62 связан с адресным кодовым входом памяти 71 и кодовым выходом 87 адреса адаптера 72, управляющие выходы 88 и 89 которого соответственно соединены с входом сигнала CD88 управления направлением передачи и входом инверсного сигнала NCZ89 разрешения выходов приемопередатчика 63, первый инверсный вход прерывания МК 70 через элемент 68 связан с входом сигнала X16 прерывания блока 1 и вторым выводом первого резистора группы 73, второй вывод второго резистора которой соединен с входом инверсного сигнала NCSN90 выбора памяти 71 и выходом 90 адаптера, выход 91 которого соединен с вторым выводом третьего резистора группы 73 и связан через элемент 69 с вторым инверсным входом прерывания МК 70.A possible implementation of block 1, having a practically minimal number of signal lines of communication between MK and other components of block 1, contains (Fig. 3) a receiver 60, first 61 and second 62 transmitters, a bi-directional bus transceiver 63, six elements NOT from the fourth 64 to the ninth 69, MK 70 (IS AT89S8252 with intrasystem programming via a connector using MOSI / P1.5, MISO / P1.6, SCK / P1.7 synchronous SPI serial ports using an RST reset signal [2, p.105]), operational memory 71 (for example, IS 537RU 17 with a capacity of 8 Kbytes), adapter 72 highways (run for example, on an Atmel FPGA type EPM7128ST100-10 with CPLD programming via the internal GTAG port through a connector with TDI, TMS and TSC inputs on the FPGA and TDO output from the FPGA), a group of 73 resistors containing three resistors, a quartz resonator 74 , fifth 75 and sixth 76 capacitors, seventeenth resistor 77, connector 78, the contacts of which are connected to the contacts of the port [RST, SPI = (MOSI, MISO, SCK)] programming MK 70, the reset input of which through the resistor 77 is connected to the reset input of the adapter 72 and input 18 reset unit 1, the control inputs 2 of which through the transmitter 60 are connected to by the input inputs of adapter 72, connector 79, the contacts of which are connected to the contacts of the GTAG = [TDI, TMC, TSK, TDO] port of FPGA programming of adapter 72, a byte internal data information bus 80 connected to code inputs / outputs MK 70, memory 71 and adapter 72 and connected via a transceiver 63 with a bi-directional data code bus 5, the first 81 control output MK 70, connected through an element 64 with a direct input of the memory selection signal CS6 and output 6 of block 1, the output 7 of which through element 65 is connected to the second 82 control output MK 70, input generator which is connected to the first terminals of the resonator 74 and the capacitor 75, the second terminal of which is connected to the common bus of the block 1 and MK 70 and the first terminal of the capacitor 76, the second terminal of which is connected to the second terminal of the resonator 74 and the output of the oscillator MK 70, the output 83 of the write signal ALE83 which is connected to the input recording address of the adapter 72, the inputs of the signals WR66 write and RD67 read data through elements 66 and 67 are connected respectively to the outputs 84 and 85 of the inverse signals NWR84 write and NRD85 read MK 70, which are respectively connected to the inputs of the recorded signals and permissions of the outputs of the RAM 71, the power input of which is connected to the power inputs of MK 70, elements 64-69 and the power input 13 of unit 1, the power input 11 of which is connected to the first outputs of the group 73 resistors and power inputs of the receiver 60, transmitters 61 and 62, the transceiver 63 and the adapter 72, the control outputs 86 of which are connected through the transmitter 61 to the control outputs 3 of block 1, the address output code 4 of which is connected via the transmitter 62 to the address code input of the memory 71 and the code output 87 of the address of the adapter 72, I control whose outputs 88 and 89 are respectively connected to the input of the directional control signal CD88 and the input of the inverse signal NCZ89 for resolving the outputs of the transceiver 63, the first inverse interrupt input MK 70 through element 68 is connected to the input of interrupt signal X16 of block 1 and the second output of the first resistor of group 73, the second output of the second resistor which is connected to the input of the inverse signal NCSN90 select memory 71 and the output 90 of the adapter, the output 91 of which is connected to the second output of the third resistor of group 73 and is connected through element 69 to the second and population-inverted input MK 70 interrupts.
В минимальном составе адаптер 72 содержит первый и второй байтовые регистры адреса, элемент НЕ, элемент И-НЕ, управляющий дешифратор, содержащий адресные входы, два управляющих входа и шесть управляющих выходов, коммутатор кодов, содержащий байтовые кодовые входы, байтовый кодовый выход с тремя состояниями и вход инверсного сигнала NOEK управления состоянием кодового выхода, соединенного с кодовыми информационными входами регистров адреса и шиной 80 кода Х80(7...0), «К» управляющих входов векторного управляющего сигнала Х60(1...К), содержащего при K=p+q вектор «р» флагов F60(1...р)=Х60(1...р) состояния модулей М-системы и управляемых объектов, и вектор NQ60(1...q)=F60((p+1)...K) инверсных «q» сигналов прерывания от модулей М-системы (где Х60(1...К)=Х2(1...К) - векторный управляющий сигнал на выходах передатчика 60, равный векторному управляющему сигналу Х2(1...К) на управляющих входах 2 блока 1), вход 18 сброса, связанный через элемент НЕ с входами сброса регистров адреса и выходом инверсного сигнала NR86.1 сброса, являющегося первым выходом выходов 86, вход 83 сигнала ALE83 записи адреса, соединенный с входом записи первого регистра адреса, выходы трех старших разрядов «А15, А14 и А13» которого соединены с адресными входами управляющего дешифратора, управляющие входы которого соединены с входами сигналов записи WR66 и чтения RD67, вход сигнала WRG2 записи второго регистра адреса соединен с первым выходом управляющего дешифратора, второй выход которого соединен с входом инверсного сигнала NOEK разрешения кодового выхода коммутатора кодов, первый кодовый вход которого соединен с кодовым выходом второго регистра адреса и выходами восьми старших разрядов А87(12...5) кодового выхода 87 кода адреса, выходы пяти младших разрядов А87(4...0) которого соединены с выходами младших разрядов первого регистра адреса, выходы «k» младших разрядов которого (число «k≤5» определяется соотношением 2k≥[(K+8)/8], где «К» - количество управляющих входов 2 блока 1) соединены с адресными входами коммутатора кодов, остальные кодовые входы которого соединены с разделенными на байты входами векторного входа Х60(1...К), третий выход управляющего дешифратора соединен с вторым управляющим выходом управляющих выходов 86, являющегося выходом инверсного сигнала записи NWR86.2, четвертый выход управляющего дешифратора соединен с выходом 88 адаптера, являющегося выходом как сигнала CD88 управления направлением передачи кода приемопередатчиком 63, так и третьим управляющим выходом управляющих выходов 86, являющегося выходом инверсного сигнала чтения NRD86.3=CD88, шестой и седьмой выходы управляющего дешифратора являются выходами 89 и 90 инверсных сигналов NCZ89 и NCSN90 адаптера 72, являющихся сигналами выбора приемопередатчика 63 и памяти 71 соответственно, а выход 91 адаптера 72 через элемент И-НЕ связан с входами инверсных сигналов NQ60(1...q) прерывания.At a minimum, the
Сопротивление входа RST сброса МК 70 не менее 50 кОм, а сопротивление резистора 77 выбрано равным R77=1,5 кОм, что позволяет через разъем 78 подключать программатор со стандартным уровнем выходного цифрового сигнала RST сброса МК 70 независимо от значения сигнала X18.The resistance of the input RST of the
Приемник 60 (или передатчик 61 (или 62)) содержит буферные усилители на микросхемах типа АП4 и группу резисторов, первые входы которых соединены с шиной 11 напряжения Еп питания, а вторые выводы соединены с информационными входами буферных усилителей и управляющими входами 2 блока 1 (или выходами 86 (или 87) адаптера 72), а выходы буферных усилителей соединены с управляющими входами адаптера 72 (или управляющими выходами 3 (или выходами кодового выхода 4 адреса)) блока 1.The receiver 60 (or transmitter 61 (or 62)) contains buffer amplifiers on microcircuit type AP4 and a group of resistors, the first inputs of which are connected to the
Двунаправленный шинный приемопередатчик 63 содержит первую и вторую группу резисторов, первые выводы резисторов которых соединены с шиной 11 напряжения питания Еп, и двунаправленный байтовый приемопередатчик (микросхему типа АП6), снабженный первыми и вторыми информационными байтовыми входами/выходами с тремя состояниями выходов, входом сигнала CD88 управления направлением передачи данных, соединенным с выходом 88 адаптера 72, и входом инверсного сигнала NCZ89 выбора (управления состоянием выходов), соединенным с выходом 89 адаптера 72, причем первые информационные входы/выходы байтового приемопередатчика соединены с вторыми выводами резисторов первой группы и входами/выходами шины 80 блока 1, входы/выходы шины 5 данных которого соединены с вторыми выводами второй группы резисторов и вторыми информационными входами/выходами байтового приемопередатчика.The
Описание работы устройства ведется с помощью системы обозначений и положений, определенных в следующих пунктах.A description of the operation of the device is carried out using the notation and provisions defined in the following paragraphs.
1. Используется модифицированный язык описания логических функций ABEL, в котором операторы «И», «ИЛИ» и «НЕ» имеют обозначения «&», «#» и «!» (или «N») соответственно, причем !NX=X, где Х - логическая переменная, равная «0» или «1».1. A modified language for describing logical functions ABEL is used, in which the operators “AND”, “OR” and “NOT” are designated “&”, “#” and “!” (Or “N”), respectively, with! NX = X where X is a logical variable equal to "0" or "1".
2. Цифровые сигналы на входах 8, 9 и 14 устройства или формируемые на выходах элемента 15, прерывателя 16, генератора 36, обнаружителя 37, на выходах, обозначенных номерами (например, 6, 7, 18, 19 и т. п.), и выходах логических элементов (например, выходах элементов 23 и 24 прерывателя 16) определим прямым «Xj» или инверсным «NXj» обозначением, где Х может обозначать любое сокращенное обозначение, a j - соответствующий номер, например X66=WR66=(!X84)=WR84 означает сигнал записи, который вырабатывается элементом 66 за счет инверсии инверсного сигнала NWR84 записи, формируемого на выходе 84 МК 70 - см. фиг.3.2. Digital signals at the
Аналогично векторные или кодовые сигналы на входах 2 устройства, выходах приемника 60, выходах 3, 4, 86, 87 и двунаправленных кодовых шинах 5 и 80 обозначим соответственно через Х2(1...К), Х60(1...К), Х3(1...3), А4(0...12), Х86(1...3), А87(0...12) и D5(0...7) и Х80(0...7), где Х может означать сокращенно, например, X=F флажковый сигнал, X=NQ инверсный сигнал прерывания, Х=А адрес, X=D данные и т.п., в частности векторный сигнал Х3(1...3)=Х86(1...3) и содержит инверсные сигналы Х3.1=МR86.1=(!Х18) сброса, X3.2=NWR3.2 записи и X3.3=NRD3.3 чтения, а векторный сигнал Х60(1...К)=Х2(1...К) и разделен на группу Х60(1...p)=F60(1...р) флагов «Fj» и группу X60((p+1)...K)=NQ60(1...q) инверсных сигналов «NQj» прерывания при K=p+q, что было использовано ранее при описании состава и связей между составными частями адаптера 72.Similarly, vector or code signals at the
3. В устройстве каждый входной, выходной или промежуточный цифровой прямой (или инверсный) сигнал, обозначенный согласно п.1 как Xj (или NXj), моделируется напряжением Ej≈0B, если сигнал Xj=0 (или NXj=0), а при Xj=1 (или NXj=l) моделируется напряжением Ej≈Ек для элементов 64-70, МК 70 и памяти 71, а для всех остальных составных частей устройства напряжением Ej≈Еп.3. In the device, each input, output, or intermediate digital direct (or inverse) signal designated in accordance with
4. Обозначим сопротивления резисторов 26-30, 40, 41, 48-56, 77 и емкости конденсаторов 31, 42, 43 и 44 соответственно через R26-R30, R40, R41, R48-R50, R77 и С31, С42, С43 и С44.4. Denote the resistance of the resistors 26-30, 40, 41, 48-56, 77 and the capacitance of the
Резистор 26 (или 40) предназначен для ограничения разрядного тока конденсатора 31 (или 42), протекающего через защитный диод входа элемента 32 НЕ (или защитный диод второго входа элемента 39 И) и резистор 26 (или 40) по началу или окончанию импульса NX25=0 (или NX39=0). Сопротивления этих резисторов выбраны равными R26=R40=300 Ом с учетом схемы защиты от электрического разряда [12, с.20, рис. 3.12] с помощью схемы организации входов и выходов микросхем КР1554 с защитной парой диодов по каждому входу и выходу [14, с.25, рис.3.24].The resistor 26 (or 40) is designed to limit the discharge current of the capacitor 31 (or 42) flowing through the protective diode of the input of the
Резисторы 48 и 49 являются ограничительными и их сопротивления выбраны равными R48=R49=51 Ом.
Резистор 54 служит для задания минимального тока стабилизации источника 57 (стабистора 2С107А) при Еп>2В. Сопротивление резистора 54 выбрано равным Р54=1,5 кОм, а выбор сопротивлений резисторов 29, 51-53, 55 и 56 будет проведен ниже при описании работы элемента 15.Resistor 54 is used to set the minimum stabilization current of source 57 (2C107A stabilistor) at Ep> 2V. The resistance of the resistor 54 is chosen equal to P54 = 1.5 kOhm, and the selection of the resistances of the
5. Входы 8 и 14 являются технологическими и используются только при отладке М-системы от стенда, а в штатном режиме вход 14 открыт и находится в состоянии X14=1 за счет подключения этого входа к напряжению Еп через резистор 30, сопротивление которого выбрано равным К30=2 кОм. При ненажатой на стенде контроля кнопке RESET вход 8 является открытым, а при нажатии кнопки замыкается на общую шину с дребезгом, длительность которого согласно [13, с.117] находится в пределах от 1 мс до 10 мс.5. Inputs 8 and 14 are technological and are used only when debugging the M-system from the stand, and in normal mode, input 14 is open and is in state X14 = 1 due to the connection of this input to voltage Ep through
6. На основании п.1 и 2 и фиг.1 логическое функционирование прерывателя 16 описывается формулами6. Based on
где NAIP9 - инверсный сигнал аварии источника питания на входе 9 устройства, формируемый блоком питания М-системы;where NAIP9 is the inverse alarm signal of the power source at the
NX19=NX34 - инверсный сигнал сброса, формируемый элементомNX19 = NX34 - inverse reset signal generated by the element
34 на выходе 19 формирователя 17 (фиг.2).34 at the
7. С учетом п.1 и 2 и описания состава и связей между составными частями адаптера 72 логическое функционирование управляющего дешифратора адаптера 72 определяется формулами7. Taking into
где А15, А14 и А13 - разрядные цифры («0» или «1») трех старших разрядов первого регистра адреса адаптера 72.where A15, A14 and A13 are the bit digits (“0” or “1”) of the three most significant bits of the first register of the
8. Под фронтом или срезом любого цифрового сигнала (прямого или инверсного) понимается смена логического состояния этого сигнала из «0» в «1» или из «1» в «0» соответственно.8. The front or slice of any digital signal (direct or inverse) is understood as the change in the logical state of this signal from “0” to “1” or from “1” to “0”, respectively.
9. Функционирование устройства осуществляется как по сигналам системной магистрали М-системы, включающим управляющие сигналы (входной инверсный сигнал NX8 сброса и технологический входной управляющий сигнал Х14, поступающие, например, от замыкающей кнопки и переключателя стенда контроля устройства, входной инверсный сигнал NAIPO аварии основного источника питания блока питания М-системы, входные управляющие сигналы как компоненты управляющего вектора Х2(1...К)=60(1...К), содержащего при K=p+q вектор «р» флагов F2(1...p)=Х2(1...р) состояния модулей М-системы и управляемых объектов, и вектор NQ2(1...q)=X2((p+1)...K) инверсных «q» сигналов прерывания от модулей М-системы, выходные управляющие сигналы вектора Х3(1...3)=Х86(1...3), компонентами которого являются три инверсных сигнала (сброса NR3.1=NR86.1=(!X18), записи NWR3.2=NWR86.2 и чтения NRD3.3=NRD86.3=CD88)), выходные сигналы кода А4(12...0)=А87(12...0)=А(12...0) адреса, содержащего две части (младшую А(4...0) и старшую А(12...5), которые определяются соответственно младшими разрядами первого и содержимым второго регистра адреса адаптера 72), и сигналы кода D5(7...0) двунаправленной шины 5 данных, так и по сигналам внутренней магистрали устройства, включающим управляющие сигналы (сброса Х18=Х33, прерывания NQ68=!X16=!X23 и NQ69=!X91=NQ2.1&...&NQ2.q, записи ALE83 адреса в первый регистр адреса адаптера 72, исходные сигналы записи (NWR84 и WR66=WR84) и чтения (NRD85 и RD67=RD85), и формируемые сигналы записи WRG2 (7) и NWR86.2 (10), разрешения NOEK (8) выходов коммутатора кодов адаптера 72, сигналы CS6=X64=!X81 и NCSN90 (9) выбора оперативной памяти 71, сигнал CD88=NRD86.3 (11) управления направлением передачи кода передатчиком 63, сигнал NCZ89 (12) выбора передатчика 63 и контрольный импульсный сигнал Х7=Х65=!Х82 как признак выполнения или «зависания» прикладной программы МК 70), сигналы кода А87(12...0)=А(12...0) адреса и сигналы кода Х80(7...0) информационной шины 80.9. The functioning of the device is carried out both according to the signals of the system trunk of the M-system, including control signals (input inverse signal NX8 of the reset and technological input control signal X14, coming, for example, from the closure button and switch of the device control stand, input inverse signal NAIPO of the main source alarm the power supply of the M-system power supply, the input control signals as components of the control vector X2 (1 ... K) = 60 (1 ... K), containing for K = p + q the vector "p" of the flags F2 (1 ... p) = X2 (1 ... p) of the state of the modules of the M-system s of both controlled objects and the vector NQ2 (1 ... q) = X2 ((p + 1) ... K) of inverse “q” interrupt signals from the modules of the M-system, the output control signals of the vector X3 (1 ... 3) = X86 (1 ... 3), the components of which are three inverse signals (reset NR3.1 = NR86.1 = (! X18), write NWR3.2 = NWR86.2 and read NRD3.3 = NRD86.3 = CD88)), the output signals of the code are A4 (12 ... 0) = A87 (12 ... 0) = A (12 ... 0) of the address containing two parts (the smallest A (4 ... 0) and senior A (12 ... 5), which are determined respectively by the least significant bits of the first and the contents of the second register of the adapter address 72), and the code signals D5 (7 ... 0) of the bidirectional data bus 5, and by to the internal lines of the device, including control signals (reset X18 = X33, interrupts NQ68 =! X16 =! X23 and NQ69 =! X91 = NQ2.1 & ... & NQ2.q, write ALE83 addresses in the first register of the
10. Как сложный цифровой автомат с памятью устройство (при Ек≥2В и определенном соотношениями (2)) может находиться в одном из множества состояний или режимов, одни из которых являются переходными, а остальные следующие четыре - основными:10. As a complex digital automaton with memory, the device (at Ek≥2V and defined by relations (2)) can be in one of many states or modes, some of which are transient, and the remaining four are basic:
- состояние полного выключения (СПВ)- state of complete shutdown (SPV)
- состояние неполного выключения (СНВ)- incomplete shutdown state (START)
- состояние выполнения прикладной программы- execution state of the application program
- состояние «зависания» прикладной программы (СЗПП)- the state of the "freeze" of the application program (NWFP)
гдеWhere
Еп - напряжение питания на шине 11 питания устройства;Ep - voltage on the
XS6=X6 - сигнал, формируемый на выходе 6 блока 1;XS6 = X6 - the signal generated at the
E15(-) - параметр (пороговое напряжение, изменяющееся, например, от 2,1 до 2,9В) элемента 15, определяющий значение Еп, при котором производится скачкообразное переключение сигнала X15 из «1» в «0», переводящее устройство из СНВ (14) в СПВ (13) после переключения МАIР9 из «1» в «0»,E15 (-) - parameter (threshold voltage, changing, for example, from 2.1 to 2.9 V) of element 15, which determines the value of Ep, at which the X15 signal jumps from "1" to "0", transferring the device from START (14) in SPV (13) after switching MAIP9 from "1" to "0",
Tmax - максимальная длительность периода Т7 следования импульсов Х7, являющаяся границей корректного выполнения МК 70 прикладной программы, которая отмечается формированием импульса сброса X18 формирователем 17 при работе его в режиме сторожевого таймера при NAIP9&X14&NX25=1.T max is the maximum duration of the pulse repetition period T7 X7, which is the boundary for the correct execution of the
В процессе функционирования устройства переход его из одного состояния в другое осуществляется по импульсу сброса X18 (длительность этого импульса определена ограничением (1)), или программно МК 70.During the operation of the device, its transition from one state to another is carried out by the reset pulse X18 (the duration of this pulse is determined by restriction (1)), or
С учетом формирования Ек≥2В согласно соотношениям (2) при Ер≥2В и принятой системы обозначений и положений опишем сначала функционирование устройства в целом как конечного цифрового автомата с памятью, а затем работу его составных частей.Taking into account the formation of Ek≥2V according to relations (2) for Ep≥2V and the adopted notation and position system, we first describe the functioning of the device as a whole as a finite state digital machine with memory, and then the operation of its components.
При выключенном блоке питания М-системы устройство находится в исходном состоянии СПВ (13) при Еп=0 В. При включении блока питания М-системы напряжение Еп начинает монотонно увеличиваться и при Еп≈4,5В входной сигнал NAIP9 изменяется из «0» в «1», переключает элемент 15 в состояние X15=1, и устройство оказывается в переходном состоянии один (ПС1)When the power supply of the M-system is turned off, the device is in the initial state of the SPS (13) at Ep = 0 V. When the power supply of the M-system is turned on, the voltage Ep starts to increase monotonously and at Ep≈4.5 V the input signal NAIP9 changes from “0” to "1", switches the element 15 to the state X15 = 1, and the device is in the transition state alone (PS1)
в начале которого по фронту сигнала X15 формирователь 17 генерирует импульс X18=X33=1 сброса блока 1, который формирует выходной инверсный импульс NR3.1=NR86.1=!X18, сбрасывающий в начальное состояние все остальные составные части М-системы. По окончании импульса сброса X18 МК 70 разрешает прерывания по сигналам NQ68=!X16 и NQ69=!X91 и переходит в состояние СВПП (15). Далее под управлением блока 1 инициализируются и тестируются все составные части М-системы, которая затем выполняет свои функции управления и обработки информации в реальном масштабе времени с помощью прикладной программы, содержащейся в РПЗУ МК 70. В состоянии СВПП (15) свои функции управления устройство выполняет в процессе обмена информацией со всеми другими составными частями М-системы по сигналам внешней системной магистрали с помощью выполнения соответствующей прерывающей подпрограммы по каждому инверсному сигналу NQ69=!X91=NQ2.1&...&NQ2.q.at the beginning of which, on the edge of the signal X15, the
Из состояния СВПП (15) устройство может перейти в состояние СНВ (14) или в состояние СЗПП (16).From the SVPP state (15), the device can go into the START state (14) or the NWFP state (16).
Переход устройства из состояния (15) в состояние (14) инициируется изменением сигнала NAIP из «1» в «0», происходящим при выключении блока питания М-системы или появлении аварийного уровня сетевого напряжения. В этом случае устройство оказывается в переходном состоянии два (ПС2)The transition of the device from state (15) to state (14) is initiated by a change in the NAIP signal from “1” to “0”, which occurs when the M-system power supply is turned off or an emergency voltage level appears. In this case, the device is in a transition state of two (PS2)
в котором МК 70 по сигналу NQ68=!X16=!X23=0 наивысшего приоритета выполняет прерывающую подпрограмму. В процессе выполнения этой подпрограммы МК 70 сначала записывает для сохранения во внутреннее ОЗУ и память 71 требуемую информацию о текущем процессе обработки информации и управления, а затем переводит устройство в состояние СНВ (14). Далее из состояния (14) устройство переходит в состояние СПВ (13) при выключении блока питания М-системы или оказывается в переходном состоянии три (ПСЗ)in which
при возникновении сигнала NAIP=0 аварии источника питания при каждом кратковременном (при длительности несколько сотен миллисекунд) аварийном изменении уровня напряжения сети (например, напряжения 27В борт-сети).when a signal occurs, NAIP = 0, a power supply failure occurs during each short-term (with a duration of several hundred milliseconds) emergency change in the voltage level of the network (for example, voltage of 27V on-board network).
При Х14=1 и состоянии (19) формирователь 17 генерирует импульс X18=1 сброса М-системы с выходом МК 70 из режима микропотребления, а по окончании импульса X18 устройство осуществляет переход в СВПП (15), аналогичный переходу из ПС1 (17) за исключением тестирования.With X14 = 1 and state (19),
Переход устройства из СВПП (15) в СЗПП (16) происходит при «зависании» прикладной программы МК 70 из-за внутренних и/или внешних помех. Этот переход можно объяснить сбоями в МК 70 соответствующих КМОП триггеров регистров специальных функций (РСФ), определяющих в каждом машинном такте состояние МК 70, который можно рассматривать как постоянную и оперативную память [9, с.283] и как множество каналов связи, каждый из которых содержит источник сигнала, электрическую линию связи и приемник сигнала, например соответствующий триггер РСФ. В реальных условиях на каждый приемник (триггер РСФ) канала связи могут воздействовать несколько источников помех (внутренних от смежных каналов связи и внешних, например, электромагнитных индустриальных помех) с различными видами (индуктивными, емкостными и резисторными) паразитных связей между каналами [16, с.298-304]. Кроме того, экспериментально доказано, что единичные протоны или нейтроны в состоянии искажать содержимое статической КМОП оперативной памяти [17. с.24] (т.е. памяти типа РСФ). В этой связи при стечении обстоятельств, например благоприятном суммировании в фазе различных помех на входах триггеров РСФ, происходит искажение содержимого РСФ, приводящее к внезапному переходу устройства из СВПП (15) в СЗПП (16). Возврат устройства из СЗПП (16) в СВПП (15) при X14=1 производится автоматически, поскольку в этом случае формирователь 17 как сторожевой таймер обнаруживает событие Т7≥Tmax и генерирует импульс X18=1, сбрасывающий М-систему в начальное состояние с переключением устройства в состояние ПС1 (17). Из ПС1 (17) устройство переходит в СВПП (15) с выполнением инициализации и тестирования всех составных частей М-системы, аналогично описанному ранее переходу ПС1 (17) → СВПП (15) при включении блока питания М-системы.The transition of the device from SVPP (15) to NWFP (16) occurs when the
В режиме отладки при X14=0 функционирование формирователя 17 как сторожевого таймера блокировано. В этом случае переход устройства в СВПП (15) возможен или по функциональному графу (ФГ)In debug mode with X14 = 0, the functioning of the former 17 as a watchdog timer is blocked. In this case, the transition of the device to SVPP (15) is possible either according to the functional graph (FG)
за счет выключения и включения блока питания М-системы, или подачи на вход 8 сигнала NX8=0 длительностью не менее 10 мс, например, от замыкающей кнопки со стенда контроля устройства или М-системы. При X15=1 по каждому нажатию кнопки формирователь 17 вырабатывает импульс X18=1, который устанавливает М-систему в начальное состояние с переключением устройства в ПС1 (17), а затем устройство переходит в СВПП (15) по описанному ранее переходу ПС1 (17) → СВПП (15).by turning the M-system power supply off and on, or by supplying NX8 = 0 signal to input 8 with a duration of at least 10 ms, for example, from a make-up button from the device’s or M-system’s control stand. With X15 = 1, for each keystroke, the
На основании изложенного выше работу устройства в целом в течение длительного времени от включения до выключения блока питания М-системы можно описать, например, следующим функциональным графом (ФГ)Based on the above, the operation of the device as a whole for a long time from turning on and off the power supply of the M-system can be described, for example, by the following functional graph (FG)
С учетом изложенного выше назначение и функционирование составных частей устройства заключается в следующем.In view of the above, the purpose and function of the components of the device is as follows.
Блок 1 программного управления (фиг.3) предназначен для управления функционированием всех составных частей М-системы в процессе информационного взаимодействия с ними с помощью сигналов внутренней и системной магистралей и сохранения оперативной информации М-системы в ОЗУ МК 70 и оперативной памяти 71 как при включенном, так и при выключенном блоке питания М-системы.The program control unit 1 (Fig. 3) is designed to control the functioning of all the components of the M-system in the process of information interaction with them using the signals of the internal and system lines and save the operational information of the M-system in
Сохранение оперативной информации при изменении сигнала NAIP из «1» в «0» осуществляется в блоке 1 за счет обнаружения МК 70 состояния ПС2 (18) и выполнения по сигналу прерывания NQ68=!X16=!X23=0 при Ек>4В прерывающей подпрограммы, переводящей устройство в состояние СНП (14). Последней командой этой прерывающей программы является команда перехода в режим микропотребления (установка в регистре PCON бита PD). В данном режиме приостанавливается выполнение всех функций, поскольку прекращает работать внутренний генератор МК 70. Содержимое внутреннего ОЗУ МК70 сохраняется, содержимое регистров специальных функций теряется, а выход из режима микропотребления осуществляется единственным способом [2, с. 95] - подачей через резистор 77 сигнала X18=1 на вход RST сброса МК 70.Saving of operational information when changing the NAIP signal from “1” to “0” is carried out in
В процессе функционирования устройства блок 1 может находиться (при CS6=X6) в одном из следующих трех основных режимов его работы:In the process of functioning of the device,
РР1 сохранение оперативной информации при CS6=0 и Х7=0,PP1 saving operational information at CS6 = 0 and X7 = 0,
РР2 выполнение прикладной программы при CS6=0 (или 1) и Х7, изменяющимся с периодом Т7<Tmax,PP2 application execution when CS6 = 0 (or 1) and X7, changing with a period of T7 <Tmax,
РР3 «зависание» прикладной программы при CS6=1 (или 1) и Х7, изменяющимся с периодом Т7≥Tmax.PP3 "hang" of the application program with CS6 = 1 (or 1) and X7, changing with a period of T7≥Tmax.
Блок 1 находится в РР2 при состояниях устройства СВПП (15), ПС1 (17) или ПС3 (19) после окончания единичного импульса X18 и ПС2 (18), в РР3 при состоянии СЗПП (16), а во всех остальных случаях в РР1, в котором МК 70 находится в режиме микропотребления, а память 71 - в режиме хранения. Таким образом, в режиме РР1 в оперативной памяти блока 1 (во внутреннем ОЗУ МК 70 и памяти 71) может быть сохранена оперативная информация о функционировании М-системы в целом в предыдущие моменты времени под управлением блока 1 в РР2. В режиме РР2 в зависимости от значений входных сигналов NWR84, NRD85, CS6=X6 и NCSN90, память 71 (ИС 537РУ17) может находиться в одном из четырех режимов работы: хранение при CSM=(CS6&CSN90)=0, запрет выходов при (CSM&NWR84&NRD85)=1, запись при (CSM&WR84&NRD85)=1 и считывание при (CSM&NWR84 &RD85)=1. Приемопередатчик 63 (ИС 1554АП6) по сигналам CD88=NRD86.3 (11) и NCZ89 (12) функционирует так, что при NCZ89=1 его выходы находятся в третьем состоянии, а при NCZ89=0 приемопередатчик 63 при CD88=1 передает код D80(7...0) на кодовую шину 5, а при CD88=0 передает код D5(7...0) на шину 80.
Исходным состоянием блока 1 является режим РР1, а переход блока 1 из РР1 или РР3 в режим РР2 осуществляется по окончании импульса X18.The initial state of
Импульс X18 генерируется формирователем 17 в одном из следующих трех случаев: по фронту сигнала X15 (вырабатывается по фронту сигнала NAEP9 при включении блока питания М-системы); при X15=1 по нулевому уровню сигнала NX8=0; автоматически при (NX8&X14&X15)=1 и обнаружении формирователем 17 «зависания» сигнала Х7=Х65=!Х82 (т.е. обнаружении СЗПП (16) или ПС3 (19)). По каждому импульсу X18=1 сброса блок 1 формирует выходной импульс NR3.1=(!X18)=0 и устанавливается в исходное состояние (шину 80 в третье состояние, выходы 4 в состояние А4(12...0)=(0...0), все остальные выходы в нулевые логические состояния (т.е. X6=CS6=0, Х7=0, NWR3.2=1, NRD3.3=1), а после окончания импульса Х18 блок 1 оказывается в режиме РР2. В начале каждого режима РР2 считывается как флаг сигнал NQ68(t=0)=(!X16), выставляется активный сигнал CS6=X64= (!Х81)=1, при NAIP=1 фиксирующий прерыватель 16 в состоянии X16=0, МК 70 инициализируется с разрешением прерывания по сигналам NQ68 и NQ69 и формирования сигнала Х7 с длительностью периода Т7 его переключения в противоположное состояние, удовлетворяющим с запасом ограничению Т7<Tmax. Это обуславливает перевод устройства в СВПП (15). Далее блок 1 под управлением МК 70 инициализирует функционирование всех остальных составных М-системы и при NQ68(t=0)=0 приступает к выполнению подпрограмм управления работы М-системы в целом, а при NQ68(t=0)=1 блок 1 выполняет подпрограммы контроля и тестирования всех составных частей М-системы, и только после этого приступает к выполнению подпрограмм управления работой М-системы в целом. Все подпрограммы инициализации, контроля и тестирования составных частей М-системы, прерывания по сигналу NQ68=!X16 и подпрограммы управления функционированием М-системы с помощью прерывания по сигналу NQ69=!NX91= NQ2.1&...&NQ2.q осуществляются МК 70 в процессе операций адресного обмена (записи по NWR84=0 или чтения по NRD85=0) по сигналам внутренней и системной магистралей с помощью адаптера 72, функционирование управляющего дешифратора которого полностью описано формулами (7)-(12). Каждая операция адресного обмена осуществляется за два такта так, что МК 70 в первом такте на шину 80 выставляет код А80(7...0) адреса и записывает его по импульсу ALE84 в первый регистр адреса адаптера 72 с интерпретацией в виде фрагментов «А15 А14 А13» и А(4...0), а во втором такте по сигналу NWR84=0 (или NRD85=0) осуществляет запись (или чтение) по адресу А(15...0), байт А(12...5) которого определяется содержимым второго регистра адреса адаптера 72. В этой связи по NWR84=0 или NRD85=0 осуществляется: при (А15#А14#А13)=0 запись от МК 70 кода D80(7...0) во второй регистр адреса адаптера 72 по активному сигналу WRG2 (7) или чтение МК 70 кода D80(7...0) с помощью активного сигнала NOEK (8), где D80(7...0) равно А(12...5) при А(4...0)=(0...0) или является соответствующим байтом векторного входного управляющего сигнала Х2(1...К)=Х60(1..К) при А(4...0)≠(0...0); при [А15#А14#(!А13)]=0=NCSN90 (9) обращение к памяти 71 по адресу А87(12...0)=А(12...0) с записью от МК 70 кода D80(7...0) или чтение из памяти 71 кода D80(7...0) в МК 70; при [А15#(!А14)#А13]=0 и активном сигнале NCZ89 (12) обращение по адресу А4(12...0)=А87(12...0)=А(12...0) к адресуемому устройству (или модулю) М-системы для записи от МК 70 кода D5(7...0)=D80(7...0) по активному сигналу NWR3.2=NWR86.2 (10) или запись в МК 70 кода D80(7...0)=D5(7...0) с помощью активного сигнала NRD3.3=NRD86.3<CD88 (11).The pulse X18 is generated by the
Пороговый элемент 15 предназначен для формирования сигнала X15 с переключением из «0» в «1» по фронту сигнала NAIP9 при переходе устройства из СПВ (13) в ПС1 (17) и переключением из «1» в «0» при переходе устройства из СНВ (14) в СПВ (13) при NAIP9=0 и уменьшении напряжения Еп до порогаThe threshold element 15 is designed to generate the signal X15 with switching from “0” to “1” along the edge of the NAIP9 signal when the device moves from STW (13) to PS1 (17) and switching from “1” to “0” when the device moves from START (14) in the SST (13) with NAIP9 = 0 and a decrease in the voltage Ep to the threshold
где Е15(-) - порог (параметр) элемента 15, значение которого выше нижней границы допустимого рабочего напряжения питания прерывателя 16 и формирователя 17, например Е15(-) принадлежит интервалу от 2,1 до 2,9 В.where E15 (-) is the threshold (parameter) of the element 15, the value of which is higher than the lower limit of the permissible operating voltage of the interrupter 16 and the
С точки зрения схемотехники элемент 15 является триггером Шмитта, состояние которого определяется напряжениемFrom the point of view of circuitry, element 15 is a Schmitt trigger, the state of which is determined by the voltage
гдеWhere
Е58 - напряжение на базе транзистора 58, измеряемое относительно корпуса;E58 - voltage based on transistor 58, measured relative to the housing;
Е58b - напряжение между базой и эмиттером транзистора 58;E58 b is the voltage between the base and emitter of the transistor 58;
Е57≈0,7 В - опорное напряжение, формируемое источником 57.E57≈0.7 V is the reference voltage generated by the source 57.
Элемент 15 находится в состоянии X15=1 при условииElement 15 is in state X15 = 1 under the condition
при котором транзисторы 58 и 59 открыты как ключи.in which transistors 58 and 59 are open as keys.
При переключении сигнала NAIP9 из «1» в «0» при X15=1 и монотонном уменьшении Еп до пороговогоWhen the NAIP9 signal is switched from “1” to “0” at X15 = 1 and the monotonic decrease in Ep to the threshold
напряжение Е58 также достигает пороговогоvoltage E58 also reaches the threshold
дальнейшее уменьшение которого вызывает скачкообразное закрытие транзисторов 58 и 59 и переход элемента 15 в состояние X15=0.a further decrease in which causes an abrupt closure of the transistors 58 and 59 and the transition of the element 15 to the state X15 = 0.
Из соотношений (24)÷(26) и фиг.1 и 2 определяем, что элемент 15 переключается из «0» в «1» при условииFrom the relations (24) ÷ (26) and FIGS. 1 and 2, we determine that element 15 switches from “0” to “1” under the condition
и из «1» в «0» при условииand from “1” to “0” provided
гдеWhere
Е58(+) (или Е58(-)) - пороговое напряжение (см. формулу (23) и соотношение (24) (или (25)) на базе транзистора 58 включения при E9(NAIP=1)≥4 В (или выключения при E9(NAIP=0)≈0 В) элемента 15;E58 (+) (or E58 (-)) is the threshold voltage (see formula (23) and relation (24) (or (25)) based on transistor 58 on when E9 (NAIP = 1) ≥4 V (or off at E9 (NAIP = 0) ≈0 V) of element 15;
J58b - ток базы открытого транзистора 58;J58 b is the base current of the open transistor 58;
R=R53+R29 - сопротивление последовательно соединенных резисторов 53 и 29.R = R53 + R29 - resistance of series-connected
На основании (27) и (28) выбор и расчет сопротивлений резисторов 51÷56 элемента 15 можно произвести следующим образом. Из выражений (27) и (28) при R51=R52 получаемBased on (27) and (28), the selection and calculation of the resistances of resistors 51 ÷ 56 of element 15 can be performed as follows. From expressions (27) and (28) with R51 = R52 we obtain
На основании ограничения для R=R53+R29, например при Е58(+)≈1,3В, E9(NAIP=1)-J58b·R51≈3,6В, из соотношения (29) определяем R29 ограничениемBased on the restriction for R = R53 + R29, for example, at E58 (+) ≈1.3 V, E9 (NAIP = 1) -J58 b · R51≈3.6 V, from relation (29) we determine R29 by the restriction
а на основании ограничения для R51 (30), например при [Е15(-)-J58b·R53]≈2,2 В, Е58(-)≈1,2 В, получаем соотношениеand based on the restriction for R51 (30), for example, at [Е15 (-) - J58 b · R53] ≈ 2.2 V, E58 (-) ≈ 1.2 V, we obtain the relation
для определения сопротивлений резисторов 51, 52 и 53.to determine the resistances of resistors 51, 52 and 53.
На основании соотношения (32) выбираем, например, R53=2 кОМ, R51=R52=4,2 кОм, а затем согласно ограничению (31) выбираем R29=3,6 кОм.Based on relation (32), we choose, for example, R53 = 2 kOhm, R51 = R52 = 4.2 kOhm, and then, according to constraint (31), we select R29 = 3.6 kOhm.
При E58=E58(+)≈1,3B определяем, что транзистор 59 будет открыт при условииWith E58 = E58 (+) ≈1.3B, we determine that the transistor 59 will be open provided that
гдеWhere
Е59э - напряжение между эмиттером и базой открытого транзистора 59;E59 e - voltage between the emitter and the base of the open transistor 59;
J59b - ток базы открытого транзистора 59.J59 b is the base current of the open transistor 59.
Из выражения (33), например при [Еп-J59b-R56-E58(+)]=1B, получаем ограничениеFrom expression (33), for example, with [En-J59 b -R56-E58 (+)] = 1B, we obtain the restriction
для определения сопротивлений резисторов 55 и 56, например, выбираем R56=1 кОМ и определяем R55=1,5 кОм.to determine the resistances of the resistors 55 and 56, for example, select R56 = 1 kΩ and determine R55 = 1.5 kΩ.
Прерыватель 16 предназначен для формирования единичного сигнала Х16=Х23=1 прерывания при кратковременной аварии (примерно до 300 мс) блока питания М-системы, приводящей к функционированию устройства согласно функциональному графу (ФГ)The chopper 16 is designed to generate a single signal X16 = X23 = 1 interruption during a short-term accident (up to about 300 ms) of the power supply of the M-system, leading to the operation of the device according to the functional graph (FG)
с исключением тестирования при переходе от ПСЗ (19) к СВПП (15), что было показано ранее в процессе описания работы устройства согласно ФГ (21).with the exception of testing during the transition from PSZ (19) to SVPP (15), which was shown earlier in the process of describing the operation of the device according to FG (21).
По входным сигналам NAIP9, X6=CS6 и NX19 прерыватель 16 согласно фиг.1 и формул (3)÷(6) функционирует как асинхронный RS триггер с входной логикой так, что при Еп>2В сбрасывается в «0» в СПВ (13) по NX19=NX15=0 или по NX8=0 при X15=1, в СВПП (15) фиксируется в «0» при NAIP9&X6&NX19=1, а в СНВ (14) устанавливается при NAIP9=0 и NX 19=1 независимо от значения Х6.According to the input signals NAIP9, X6 = CS6 and NX19, the chopper 16 according to Fig. 1 and formulas (3) ÷ (6) functions as an asynchronous RS trigger with input logic so that when En> 2V it is reset to “0” in the supervisor (13) by NX19 = NX15 = 0 or by NX8 = 0 at X15 = 1, in SVPP (15) it is fixed at “0” with NAIP9 & X6 & NX19 = 1, and in START (14) it is set at NAIP9 = 0 and
Управляемый формирователь 17 импульсов (фиг.2) предназначен для формирования нормализованных по амплитуде и крутизне фронта выходных импульсов X18 и NX19 длительностью не менее 10 миллисекунд. Эти импульсы формируются как одновременно по каждому из двух событий (по фронту сигнала X15=1 (т.е. при включении блока питания М-системы) и по нулевому уровню сигнала NX8, например, от замыкающей кнопки стенда контроля М-системы (т.е. при нажатии кнопки RESET на стенде контроля)), так и в разные моменты времени, а именно сигнал NX19=0 при X15=0 и Еп>2В, а импульс X18 генерируется в процессе автоматического перехода устройства из СЗПП (16) или ПСЗ (19) в СВПП (15) при разрешении обнаружения (определяется условием NAIP9&X14&NX25=1) пропуска импульса или «зависания» (прекращения изменения) импульсного сигнала Х7.The controlled
Формирование каждого импульса NX18 или NX19 производится с использованием двух интегрирующих (или укорачивающих) цепей RC, подключенных выходами через ограничительные резисторы 26 и 40 к входам соответственно логических элементов 32 и 39, связанных цепями положительных обратных связей через конденсаторы С31 и С42 с выходами элементов 25 и 39 соответственно. В данном случае возникает задача оценки времени срабатывания Тс логического элемента при изменении сигнала на входе соответствующей интегрирующей или укорачивающей цепи при изменении сигнала на входе цепи с «0В» до напряжения Еп или наоборот от Еп до «0В». Это время Тc определяется постоянной времени Т=R·C цепи и порогом срабатывания логического элемента, который для КМОП элемента близок к Еп/2 [14, с.58]. Обозначим по входу элемента 32 (или по второму входу элемента 39) пороги его срабатывания по включению и выключению через Е(+) и Е(-) соответственно, причемEach NX18 or NX19 pulse is generated using two integrating (or shortening) RC circuits connected by outputs through limiting
где dEy - небольшой интервал напряжения от Е(+) до Е(-), в котором элемент 32 (или элемент 39) является инвертирующим (или неинвертирующим) усилителем изменения входного напряжения с коэффициентом усиления много больше единицы.where dEy is a small voltage interval from E (+) to E (-), in which element 32 (or element 39) is an inverting (or non-inverting) amplifier for changing the input voltage with a gain much greater than unity.
Согласно [15, с.67, 68] и учета близости порога (36) или (37) к величине Еп/2 время срабатывания Тс оценивается по формулеAccording to [15, p. 67, 68] and taking into account the proximity of the threshold (36) or (37) to the value of Ep / 2, the response time Tc is estimated by the formula
определяющей для интегрирующей (или укорачивающей) цепи время изменения выходного сигнала цепи от исходного уровня до уровня, составляющего половину от скачкообразного изменения входного сигнала (или активную длительность выходного импульса укорачивающей цепи, измеряемую на уровне, составляющем половину от амплитудного).determining the time for the integrating (or shortening) circuit to change the output signal of the circuit from the initial level to a level that is half of the stepwise change in the input signal (or the active duration of the output pulse of the shortening circuit, measured at a level of half the amplitude).
С учетом соотношений (36) и (37) из фиг.2 следует, что формально генерирование формирователем 17 сигнала NX19 определяется функционированием элементов 25, 32 и 34 согласно формуламTaking into account relations (36) and (37) from figure 2 it follows that formally the generation by the
а сигнала X18 - работой элементов 33, 38 и 39 согласно формуламand signal X18 - by the operation of the
где NX26 (или NX40) цифровой сигнал в точке соединения резисторов 26 и 27 и конденсатора 31 (или резисторов 40 и 41 и конденсатора 42), который моделируется аналоговым напряжением Е26 (или Е40), причем напряжения Е26 и Е40 определяются формуламиwhere NX26 (or NX40) is a digital signal at the junction of
гдеWhere
Е27 (или Е28) - напряжение на резисторе 27 (или 28), измеряемое на первом выводе относительно второго;E27 (or E28) - voltage across the resistor 27 (or 28), measured at the first output relative to the second;
Е31 (или Е42) - напряжение на конденсаторе 31 (или 42), измеряемое на втором выводе относительно первого;E31 (or E42) is the voltage across the capacitor 31 (or 42), measured at the second terminal relative to the first;
Е41 - напряжение на резисторе 41, измеряемое на первом выводе относительно второго;E41 - voltage across the
Е44 - напряжение на конденсаторе 4, измеряемое на втором выводе относительно второго, соединенного с корпусом.E44 - voltage across the capacitor 4, measured at the second terminal relative to the second connected to the housing.
С использованием изложенного выше опишем последовательно работу формирователя 17 при возникновении каждого из следующих трех событий: включении блока питания М-системы, замыкании входа 8 на корпус через кнопку RESET стенда контроля М-системы, обнаружении пропуска импульса или «зависания» импульсного сигнала Х7 при (NAIP9&X14&NX25)=1.Using the foregoing, we will describe sequentially the operation of the
При включении блока питания М-системы напряжение Еп начинает монотонно увеличиваться и при Еп≥2В и NAIP9=X15=0 формирователь 17 оказывается в начальном устойчивом состоянии (НУС) НУС={Е31≈-Еп, Е42≈0 В, Е44≈Еп, NX26=0, NX40=1, X18=0, NX19=0}, (50) а при Еп≈4,5В сигнал NAIP9 изменяется из «0» в «1», устанавливает элемент 15 и по единичным сигналам X15 и X32=!NX26 элемент 25 вырабатывает сигнал NX25=0, который через элементы 39 и 33 проходит на выход 18 как импульс X18=1 сброса блока 1, а через элемент 34 - на выход 19 как импульс NX19=0 сброса прерывателя 16. Таким образом, при включении напряжения Еп по фронту сигнала X15 (т.е. по фронту сигнала NAIP9=1) запускается формирователь 17 для одновременного генерирования импульсов X18=Х33=Х39=1 HNX19=NX34=NX25=0.When you turn on the power supply of the M-system, the voltage Ep starts to increase monotonically and at Ep≥2V and NAIP9 = X15 = 0, the
С учетом ограничения (1) по формуле (39) длительности Т25 и Т39 генерируемых импульсов NX25 и NX39 определим выражениямиGiven the limitations (1) by formula (39), the durations of T25 and T39 of the generated pulses NX25 and NX39 are defined by the expressions
Процесс формирования цифрового сигнала NX25 (или NX39) происходит с помощью изменения напряжения Е31 (или Е42) на конденсаторе 31 (или 42), причем в начальный момент времени «t=0» после каждого переключения сигнала NX25 (или NX39) из «1» в «0» или из «0» в «1» напряжение E31(t=0) (или E42(t=0)) равно напряжению Е31 (или Е42) до переключения сигнала NX25 (или NX39), так как согласно первому закону коммутации [15, с.20] при любом конечном токе заряда или разряда любого конденсатора напряжение на нем скачкообразно измениться не может. С учетом указанного положения далее будет описываться каждое переключение сигнала NX25 или сигнала NX39.The process of generating a digital signal NX25 (or NX39) occurs by changing the voltage E31 (or E42) on the capacitor 31 (or 42), and at the initial time “t = 0” after each switching of the signal NX25 (or NX39) from “1” to “0” or from “0” to “1”, the voltage E31 (t = 0) (or E42 (t = 0)) is equal to the voltage E31 (or E42) before switching the signal NX25 (or NX39), since according to the first law switching [15, p.20] at any final charge or discharge current of any capacitor, the voltage on it cannot change stepwise. Based on this position, each switching of the NX25 signal or the NX39 signal will be described below.
В течение Т25 можно выделить быструю фазу разряда конденсатора 31 от напряжения Е31(t=0)≈-Еп примерно до «0 В» через выход элемента 25 при Е25≈0В, первый защитный диод элемента 32 и резистор 26 примерно в течение времени (3·R26·C31), а затем в течение оставшейся части длительности Т25 происходит медленная фаза монотонного заряда конденсатора 31 от напряжения Е15≈Еп через сопротивление (R28+R27) так, что в конце Т25 напряжение Е26 достигает порогового Е(+), элемент 32 входит в зону dEy (38), в которой последовательное соединение элементов 32 и 25 является неинвертирующим усилителем положительного приращения входного напряжения Е26 с коэффициентом усиления много больше единицы. Это, как в триггере Шмитта, приводит к замыканию положительной обратной связи выходного сигнала элемента 25 через конденсатор 31 и резистор 26 на вход элемента 32 и обуславливает лавинообразное переключение сигнала NX19=NX25 из «0» в «1» и напряжения Е26 от Е26≈Е(+) до Е26≈Е(+)+Еп, а далее происходит, примерно за время [3·R26·C31], разряд конденсатора 31 от напряжения Е31≈Е(+) примерно до «0 В» через резистор 26 и второй защитный диод входа элемента 32, шину напряжения Еп.During T25, it is possible to isolate the fast phase of the discharge of the
В течение Т39≥Т25 происходит монотонный заряд конденсатора 42 от напряжения Е44≈Е38≈Еп через резистор 41 и выход элемента 39 при E39≈0B так, что в конце Т39 напряжение Е40 достигает порогового Е(+) при NX25=1, замыкается петля положительной обратной связи выхода элемента 39 на его второй вход через конденсатор 42 и резистор 40. Это вызывает лавинообразное переключение сигнала NX39 из «0» в «1» и напряжения Е40 от Е40≈Е(+) до Е40≈Е(+)+Еп, а далее примерно в течение времени (3·R40·C42) происходит разряд конденсатора 40 от напряжения Е42≈Е(+) примерно до «0В» через резистор 40, второй защитный диод второго входа элемента 39, шину напряжения Еп.During T39≥T25, the monotonous charge of the
Таким образом, после включения питания и окончания импульса Х18=Х33=Х39 формирователь 17 оказывается (при NAIP9=1, X15=1, X14=0 или при Х14=1 и обнаруженном импульсном сигнале Х7 (условие обнаружения этого сигнала будет определено ниже)) в устойчивом состоянии (УС)Thus, after the power is turned on and the pulse ends X18 = X33 = X39, the
Если устройство находится в УС (53), то при каждом замыкании входа 8 на корпус через кнопку RESET оно работает следующим образом.If the device is in the control unit (53), then with each closure of input 8 to the housing through the RESET button, it works as follows.
Положение кнопки на входе 8 отображается цифровым сигналом NX8 (при разомкнутой кнопке NX8=1, а при замкнутой кнопке NX8=0). При нажатии кнопки конденсатор 31 и резистор 27 образуют укорачивающую цепь (вход цепи подключен к выходу элемента 25 при Е25≈Еп, а выход - через резистор 26 к входу элемента 32) и напряжение Е26 начинает уменьшаться, поскольку конденсатор 31 начинает заряжаться от напряжения Е25≈Еп через резистор 27 и замкнутую кнопку. С учетом соотношений (51) и (52) постоянная времени C31·R27 выбрана такой, что уменьшающееся напряжение Е26 достигает порога Е(-) переключения повторителя (образован последовательным соединением входного и выходного элементов 32 и 25 соответственно) после прекращения дребезга кнопки при нажатии. В момент времени «t» при E26(t)=E(-)≈Еп/2 повторитель входит в зону усиления отрицательного приращения dE26(t)=E26(t)-E(-). Поэтому появившееся отрицательное приращение dE26(t) вызывает усиленное уменьшение напряжения Е25, которое через конденсатор 31 по цепи положительной обратной связи вызывает как в триггере Шмитта скачкообразное изменение напряжения Е25 от Е25≈Еп до Еп≈0В и формирование сигналов X18=1, NX19=0 с переключением формирователя 17 (после разряда конденсатора 31 примерно до «0В» и заряда конденсатора 42 до напряжения Е44≈Е38≈Еп) в устойчивое состояние нажатой кнопки (УСНК)The position of the button at input 8 is displayed by a digital signal NX8 (with the button open, NX8 = 1, and with the button closed, NX8 = 0). When the button is pressed, the
При отпускании кнопки последовательное соединение резисторов 28 и 27 (т.е. резистор с сопротивлением R=R28+R27) и конденсатор 31 образуют интегрирующую цепь (вход этой цепи подключен к напряжению Е15≈Еп, а выход - через резистор 26 к входу повторителя (последовательно соединенным элементам 32 и 25), и напряжение Е26 начинает увеличиваться, поскольку конденсатор 31 начинает заряжаться от напряжения Е15≈Еп через сопротивление R=R28+R27 при Е25≈0В. Так как R>R27, то увеличивающееся напряжение Е26 достигает порога Е(+) переключения повторителя из «0» в «1» после прекращения дребезга кнопки при размыкании. В момент времени t при E26(t)=E(+)≈Еп/2 повторитель (на элементах 32 и 25) входит в зону усиления положительного приращения dE26(t)=E26(t)-E(+) напряжения Е26. Поэтому появившееся положительное приращение dE26(t) вызывает усиленное увеличение напряжения Е25, которое через конденсатор 31 по цепи положительной обратной связи вызывает как в триггере Шмитта скачкообразное переключение напряжения Е25 от Е25≈0В до Е25≈Еп и формирование сигналов X18=0 и NX19=1 с переключением формирователя 17 (после разряда каждого из конденсаторов 31 и 42 примерно до «0 В») в УС (53).When the button is released, the series connection of the
Если формирователь 17 находится в УС (53), то при NX25=1 и X35=(NAIP9&X14)=1, его управляемый генератор 36 находится в режиме сторожевого таймера с наблюдением во времени за поведением импульсов напряжения Е7 сигнала Х7, определенного периодом Т7=Т7.0+Т7.1 так, что в течение Т7.0 (или Т7.1) Е7≈0В (или Е7≈Еп). Поэтому с началом каждого фронта сигнала Х7 в течение времениIf the
по напряжению Е7≈Еп происходит заряд конденсаторов 43 и 44 через сопротивление (R49+Rd) соответственно до напряжений Е43 и Е44, определяемых выражениямиvoltage E7≈Ep there is a charge of
гдеWhere
Rd≈(10÷1000)Ом - дифференциальное сопротивление диода 46;Rd≈ (10 ÷ 1000) Ohm - differential resistance of the
Е44(t=0) - напряжение Е44 в момент фронта импульса Х7;E44 (t = 0) - voltage E44 at the moment of the pulse front X7;
ED46≈0,2B - напряжение на открытом диоде 46 в конце Тз (55).ED46≈0.2V is the voltage at the
С началом каждого спада сигнала на входе 7 (т.е. при Е38≈0В и Е42≈0В) в течение времени Т7.0 происходит разряд конденсатора 43 примерно до 0В, а в течение времени (Т7-Тз) происходят разряд конденсатора 44 от напряжения (57) и изменение (динамическое увеличение и уменьшение) напряжения Е42 конденсатора 42 через сопротивление R41 в зависимости от разности напряжений [E44(t)-E39])≈[E44(t)-Еп] с тенденцией слежения напряжения E40(t) (49) за изменяющимся напряжением E44(t), которое в течение каждого периода Т7 вначале за время Тз (55) увеличивается, а затем в течение (Т7-Тз) уменьшается. Напряжение E40(t) при обнаружении на входе 7 импульсного сигнала Х7 всегда больше порога Е(-), а при E40(t)=E(-) генератор 36 обнаруживает пропадание одного импульса во входной последовательности Х7 (или «зависание»), отмечаемое формированием одного импульса NX39=0 (или переводом генератора 36 в режим автогенератора) с формированием элементом 38 по сигналу NX39=0 единичного сигнала Х38=1 (т.е. напряжения Е38≈Еп) установки детектора 37 через ограничительный резистор 48 и диод 45 в исходное состояние Е44≈Еп обнаружения импульсов сигнала Х7.With the beginning of each decay of the signal at input 7 (i.e., at E38≈0V and E42≈0V), during the time T7.0, the capacitor 43 discharges to approximately 0V, and during the time (T7-Tz) the
С использованием выражений (36)÷(38) сказанное выше (см. выражения (55)÷(57)) описывает функционирование детектора 37 импульсного сигнала Х7 на входе 7, причем условие обнаружения импульсов Х7 определяется соотношениемUsing expressions (36) ÷ (38), the above (see expressions (55) ÷ (57)) describes the operation of the
а условие обнаружения пропадания или «зависания» импульсов Х7 определяется соотношениемand the condition for detecting the disappearance or “freezing” of X7 pulses is determined by the relation
где (Tmax-Тз) - длительность времени обнаружения является сложной функцией (Tmax-Тз)=f[R41, R50, С42, С43, Е(-)] многих переменных и оценивается соотношениемwhere (Tmax-Tz) - the length of the detection time is a complex function (Tmax-Tz) = f [R41, R50, C42, C43, E (-)] of many variables and is estimated by the ratio
где Tmax - максимальная длительность периода Т7, определенная в СВПП (15) и СЗПП (16) как граница корректного выполнения МК 70 прикладной программы.where Tmax is the maximum duration of the T7 period, defined in SVPP (15) and NWFP (16) as the boundary for the correct execution of
Из выражений (52) и (55)÷(60) следует, что устойчивая работа генератора 36 в режиме сторожевого таймера со слежением за импульсным сигналом Х7 может быть обеспечена с запасом выбором значений (Т7-Тз) и С43 на основе соотношенийFrom the expressions (52) and (55) ÷ (60) it follows that the stable operation of the
С учетом сказанного выше при (NAIP9&X14&NX25)=1 работа формирователя 17 в режиме сторожевого таймера (т.е. в режиме генерирования импульса X18=!NX39 в процессе перехода устройства из состояния СЗПП (16) или ПСЗ (19) в состояние СВПП (15)) осуществляется с помощью наблюдения генератором 36 за поведением во времени импульсов Х7.In view of the above, with (NAIP9 & X14 & NX25) = 1, the operation of the
Функционирование генератора 36 во времени, начиная с некоторого момента времени «t» динамического состояния обнаружения импульсов (ДСОИ)The functioning of the
можно описать следующим образом.can be described as follows.
С началом каждого фронта сигнала Х7 в течение времени Тз (55) по напряжению Е7≈Еп происходит заряд конденсаторов 43 и 44 через сопротивление (R49+Rd) до напряжений Е43 (56) и Е44 (57) соответственно. Затем с началом каждого спада сигнала Х7 в течение времени Т7.0 при Е7≈0В происходит разряд конденсатора 43 примерно до «0В», а разряд конденсатора 44 от начального напряжения (57) происходят в течение времени (Т7-Тз). Изменение же напряжения E40(t) происходит непрерывно со слежением за изменениями напряжения Е44>Е(-) в течение как Тз, так и (Т7-Тз). В этой связи в данном режиме текущее значение напряжения E40(t) в зависимости от длительности (Т7-Тз) воспринимается элементом 39 по второму входу при выполнении условия (58) обнаружения импульсов Х7 как цифровой сигнал NX40=1 (т.е. E40(t)>E(-)), а если выполняется условие (59) обнаружения пропуска (или «зависания») импульсов Х7, то в некоторый момент времени напряжение E40(t) уменьшается до порогового напряжения Е(-) и через конденсатор 42 и резистор 40 замыкается петля положительной обратной связи, сигнал NX39 переключается из «1» в «0» и генератор 36 переходит на время Т39 (52) в единичное состояние генерации (ЕСГ)With the beginning of each edge of the X7 signal during the time T3 (55) with respect to the voltage E7 ≈ Ep, the
В течение времени Т39 (52) формирователь 17 вырабатывает единичный сигнал X18=X33=X39=1 сброса, а напряжение E42(t) непрерывно увеличивается за счет заряда конденсатора 42 от напряжения (Е44-Е39)≈Еп через резистор 41, и при t=T39 напряжение E40(t) становится равным Е(+). Дальнейшее увеличение напряжения E40(t) по цепи положительной обратной связи через конденсатор 42 и резистор 40 вызывает переключение сигнала NX39 из «0» в «1» и возврат устройства в ДСОИ (63). Дальнейшее функционирование генератора 36 определится поведением сигнала Х7 как функции времени, а при «зависании» сигнала Х7 (т.е. при неизменном во времени сигнале Х7=0 или Х7=1) генератор 36 переходит в режим автогенератора. Режим автогенератора осуществляется как чередование по кольцу описанных процессов формирования NX39=0 в течение Т39 (52) и NX39=1 в течение (Tmax-Тз) (60), причем (Tmax-Тз)>Т39.During the time T39 (52), the
По каждому импульсу сброса X18=X33=X39=!(NX25&NX40), генерируемому формирователем 17 согласно формулам (44) и (45), М-система устанавливается в исходное состояние, а по окончании этого импульса блок 1 считывает бит X16(t=0) и выполняет подпрограмму инициализации составных частей М-системы. После или в течение инициализации МК 70 должен начать вырабатывать импульсный сигнал Х7 с учетом ограничения (61) для поддержки функционирования генератора 36 в ДСОИ (63) при (NAIP9&X14&NX25)=1. Далее МК 70 при считанном ранее бите X16(t=0)=1 приступает к управлению М-системой согласно прикладной программе сразу, а при X16(t=0)=0 после выполнения подпрограммы тестирования составных частей М-системы.For each reset pulse X18 = X33 = X39 =! (NX25 & NX40) generated by the
Следует отметить, что по прикладной программе, разработанной, например, по методике [3, с.97÷112] с использованием нового подхода [2, с.9÷51], в общем случае М-система с разделением во времени выполняет несколько функций управления. Эти функции обычно реализуются циклически как взаимодействующие квазипараллельные процессы [2, с.18÷34] на временной сетке М-системы с некоторым элементарным интервалом времени, формируемым в МК 70 соответствующим таймер/счетчиком в режиме счета внутренних импульсов. При корректном функционировании предлагаемого устройства период Т7 импульсов Х7, являющийся функцией временной сетки работы М-системы во времени, должен удовлетворять условиям (58) и (61) надежного обнаружения формирователем 17 импульсов Х7.It should be noted that according to the application program developed, for example, according to the methodology [3, p. 97 ÷ 112] using the new approach [2, p. 9 ÷ 51], in the general case, the M-system with time division performs several functions management. These functions are usually implemented cyclically as interacting quasi-parallel processes [2, pp. 18–34] on the time grid of the M-system with a certain elementary time interval, which is formed in
При X14=0 режим сторожевого таймера отключается. Это позволяет в процессе отладки функционировать М-системе от эмулятора МК 70 в пошаговом режиме.With X14 = 0, the watchdog timer mode is disabled. This allows you to operate the M-system from the
Непосредственно из описания видно, что предлагаемое устройство программного управления благодаря его существенным признакам по сравнению с прототипом [9] позволяет принципиально сократить напрасные потери рабочего времени М-системы за счет ее автоматического перезапуска по импульсу сброса, который формируется в процессе аппаратного обнаружения «зависания» прикладной программы или кратковременного возникновения сигнала аварии источника основного напряжения питания и исключения тестирования М-системы (занимающего значительный отрезок времени - от нескольких десятков секунд до нескольких минут) при идентификации события как кратковременной аварии блока питания М-системы.It can be seen directly from the description that the proposed program control device, thanks to its essential features compared to the prototype [9], can fundamentally reduce the unnecessary loss of working time of the M-system due to its automatic restart by the reset pulse, which is formed in the process of hardware detection of application “hang” program or short-term occurrence of an alarm signal of the source of the main supply voltage and the exclusion of testing the M-system (which occupies significant neg A time cutter - from several tens of seconds to several minutes) when identifying an event as a short-term accident of an M-system power supply.
ЛитератураLiterature
1. Ушкар М.Н. Микропроцессорные устройства в радиоэлектронной аппаратуре/ под ред. Б.Ф. Высоцкого - М.: Радио и связь, 1988, - 128.: «Принципы построения микропроцессорных средств», с. (5-12).1. Ushkar M.N. Microprocessor devices in electronic equipment / ed. B.F. Vysotsky - M .: Radio and communications, 1988, - 128 .: "The principles of building microprocessor means", p. (5-12).
2. Бродин В.Б., Калинин А.В. Системы на микроконтроллерах и БИС программируемой логики - М.: Издательство ЭКОМ, 2002 - 400 с. ил.2. Brodin VB, Kalinin A.V. Systems on microcontrollers and LSI programmable logic - M .: Publishing house ECOM, 2002 - 400 p. silt.
3. Сташин В.В. и др. Пректирование цифровых устройств на однокристальных микроконтроллерах/ В.В.Сташин, А.В.Урусов, О.Ф.Мологонцева. - М.: Энергоатомиздат, 1990, - 224 с.3. Stashin V.V. et al. Designing of digital devices on single-chip microcontrollers / V.V. Stashin, A.V. Urusov, O.F. Mologontseva. - M.: Energoatomizdat, 1990, - 224 p.
4. Фрунзе А.В. Микроконтроллеры? Это же просто! Т. 2 - М.: ООО «ИД СКИМЕН», 2002, - 392 с. ил.4. Frunze A.V. Microcontrollers? It's that simple! T. 2 - M .: LLC ID SKIMEN, 2002, - 392 p. silt.
5. А.с. №1091159, G 06 F 9/22. Устройство управления/ Г.Н.Тимонькин, B.C.Харченко, А.В.Захаренко, С.Н.Ткаченко, А.В.Хитров и Н.А.Емельянов. - Опубл. 1984. Бюл. №17.5. A.S. No. 1091159, G 06
6. А.с. №1314341, G 06 F 9/22. Микропрограммное устройство управления/ В.Г.Миронов, А.М.Бойкевич, Л.С.Косов, С.С.Свердлов и Т.А.Лобачева. - Опубл. 1987. Бюл. №20.6. A.S. No. 1314341, G 06
7. A.c. №572850, G 11 C 27/00, G 11 C 29/00. Устройство для сохранения информации в блоке оперативной памяти/ Л.А.Колосков и Л.В.Лемуткин. - Опубл. 1977. Бюл. №34.7. A.c. No. 572850, G 11
8. «Структурная схема энергонезависимого ОЗУ» на рис. 5.15 и «Схема подключения резервного источника напряжения питания с развязывающим транзистором» на рис. 5.16: с.86 и 87 в книге: Применение интегральных микросхем памяти: Справочник/ А.А.Дерюгин, В.В.Цыркин, В.Е.Красовский и др.; Под ред. А.Ю.Гордонова, А.А.Дерюгина. - М.: Радио и связь, 1994-232 с.: ил.8. "The structural diagram of non-volatile RAM" in Fig. 5.15 and “Connection diagram of the backup power supply with a decoupling transistor” in Fig. 5.16: p.86 and 87 in the book: The use of integrated memory chips: Reference / A.A.Deryugin, V.V. Tsyrkin, V.E. Krasovsky and others; Ed. A.Yu. Gordonova, A.A.Deryugina. - M .: Radio and communications, 1994-232 p.: Ill.
9. Прототип.«Энергонезависимая оперативная память» на рис. 6.39: с.282 и 283 в книге: Новиков Ю.В. Основы цифровой схемотехники. Базовые элементы и схемы. Методы проектирования. - М.: Мир, 2001, - 379 с., ил. (Современная схемотехника).9. Prototype. "Non-volatile random access memory" on fig. 6.39: p. 282 and 283 in the book: Novikov Yu.V. Basics of digital circuitry. Basic elements and schemes. Design Methods. - M .: Mir, 2001, - 379 p., Ill. (Modern circuitry).
10. А.с. №1101830, G 06 F 11/22. Устройство для контроля системы электропитания цифровой вычислительной машины/ Г.Г.Угнивенко, В.Г.Бандаков и Ю.П.Ковалев. - Опубл. 1984. Бюл. №25.10. A.S. No. 1101830, G 06
11. А.с. №568973, G 11 С 29/00. Устройство для защиты информации в накопителе/ В.Н.Дейненко, И.И.Итенберг и Н.П.Узберг. - Опубл. 1977. Бюл. №30.11. A.S. No. 568973, G 11
12. И.И.Петровский, А.В.Прибыльский, А.А.Троян, B.C.Чувелев. Логические ИС КР1533, КР1554. Справочник. В двух частях. Часть 1. - ТОО «БИНОМ», 1993, 254 с.12. I.I. Petrovsky, A.V. Pribylsky, A.A. Troyan, B.C. Chuvelev. Logical ICs KR1533, KR1554. Directory. In two parts.
13. Угрюмов Е.П. Цифровая схемотехника. - СПб: БХВ-Петербург, 2001, 528 с. ил.13. Ugryumov EP Digital circuitry. - St. Petersburg: BHV-Petersburg, 2001, 528 s. silt.
14. Бирюков С.А. Цифровые устройства на МОП-интегральных микросхемах. - М.: Радио и связь, 1990, - 128 с. ил.14. Biryukov S.A. Digital devices on MOS integrated circuits. - M .: Radio and communications, 1990, - 128 p. silt.
15. Ерофеев Ю.Н. Импульсные устройства: Учеб. пособие для вузов по спец. «Радиотехника». - М.: Высш. шк., 1989, - 527 с.: ил.15. Erofeev Yu.N. Pulse devices: Textbook. allowance for universities on special. "Radio engineering". - M .: Higher. school., 1989, - 527 pp .: ill.
16. Микроэлектронные устройства автоматики: Учебн. пособие для вузов/ А.А.Сазонов, А.Ю.Лукичев, В.Т.Николаев и др.; Под. ред. А.А.Сазонова. - М.: Энергоатомиздат, 1991, - 384 с.: ил.16. Microelectronic automation devices: Textbook. manual for high schools / A.A.Sazonov, A.Yu. Lukiev, V.T.Nikolaev and others; Under. ed. A.A.Sazonova. - M.: Energoatomizdat, 1991, - 384 p.: Ill.
17. Конопелько В.К., Лосев В.В. Надежное хранение информации в полупроводниковых запоминающих устройствах. - М.: Радио и связь, 1986, - 240 с., ил.17. Konopelko V.K., Losev V.V. Reliable storage of information in semiconductor storage devices. - M .: Radio and communications, 1986, - 240 p., Ill.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU2004106045/09A RU2261470C1 (en) | 2004-03-01 | 2004-03-01 | Programmed control device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU2004106045/09A RU2261470C1 (en) | 2004-03-01 | 2004-03-01 | Programmed control device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| RU2004106045A RU2004106045A (en) | 2005-08-10 |
| RU2261470C1 true RU2261470C1 (en) | 2005-09-27 |
Family
ID=35844755
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| RU2004106045/09A RU2261470C1 (en) | 2004-03-01 | 2004-03-01 | Programmed control device |
Country Status (1)
| Country | Link |
|---|---|
| RU (1) | RU2261470C1 (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2462754C2 (en) * | 2006-12-29 | 2012-09-27 | Майкрософт Корпорейшн | Automatic detection and response to vulnerabilities |
| RU2564626C2 (en) * | 2013-07-18 | 2015-10-10 | Федеральное государственное унитарное предприятие "Научно-производственное объединение автоматики имени академика Н.А. Семихатова" | Highway-modular computer system |
| RU2634196C1 (en) * | 2016-04-19 | 2017-10-24 | Акционерное общество "Концерн воздушно-космической обороны "Алмаз-Антей" | Method for preventing delay in transfer of automated control system data |
| RU2697027C1 (en) * | 2015-10-22 | 2019-08-08 | Кнорр-Бремзе Зюстеме Фюр Нутцфарцойге Гмбх | Circuit unit and monitoring method of microcontroller based on watchdog voltage |
| RU2752761C1 (en) * | 2020-10-08 | 2021-08-02 | Общество с ограниченной ответственностью "ПАРАМЕРУС" | Method for generating control pulses with low jitter level for semiconductor switching devices |
-
2004
- 2004-03-01 RU RU2004106045/09A patent/RU2261470C1/en not_active IP Right Cessation
Non-Patent Citations (1)
| Title |
|---|
| НОВИКОВ Ю.В. Основы цифровой схемотехники. Базовые элементы и схемы. Методы проектирования. - М.: Мир, 2001, с.282-283, рис. 6.39. * |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2462754C2 (en) * | 2006-12-29 | 2012-09-27 | Майкрософт Корпорейшн | Automatic detection and response to vulnerabilities |
| RU2564626C2 (en) * | 2013-07-18 | 2015-10-10 | Федеральное государственное унитарное предприятие "Научно-производственное объединение автоматики имени академика Н.А. Семихатова" | Highway-modular computer system |
| RU2697027C1 (en) * | 2015-10-22 | 2019-08-08 | Кнорр-Бремзе Зюстеме Фюр Нутцфарцойге Гмбх | Circuit unit and monitoring method of microcontroller based on watchdog voltage |
| US10915387B2 (en) | 2015-10-22 | 2021-02-09 | Knorr-Bremse Systeme Fuer Nutzfahrzeuge Gmbh | Circuit assembly and method for monitoring a micro-controller based on a watchdog voltage |
| RU2634196C1 (en) * | 2016-04-19 | 2017-10-24 | Акционерное общество "Концерн воздушно-космической обороны "Алмаз-Антей" | Method for preventing delay in transfer of automated control system data |
| RU2752761C1 (en) * | 2020-10-08 | 2021-08-02 | Общество с ограниченной ответственностью "ПАРАМЕРУС" | Method for generating control pulses with low jitter level for semiconductor switching devices |
Also Published As
| Publication number | Publication date |
|---|---|
| RU2004106045A (en) | 2005-08-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5237699A (en) | Nonvolatile microprocessor with predetermined state on power-down | |
| EP2847681B1 (en) | Device having configurable breakpoint based on interrupt status | |
| US20140035560A1 (en) | Method and apparatus for limiting access to an integrated circuit (ic) | |
| CN101243451B (en) | Method and device for protecting embedded memory | |
| JPS6290022A (en) | Timer circuit | |
| US8176281B2 (en) | Controlling access to an embedded memory of a microcontroller | |
| WO2018058999A1 (en) | Overcurrent point configuration method and apparatus, and overcurrent protection apparatus | |
| CN102354259A (en) | Wake-up reset circuit | |
| US10452095B2 (en) | Dual window watchdog timer | |
| CN105468470A (en) | D-triggering watchdog MCU monitoring circuit and use method thereof | |
| CN107305526B (en) | Debugger for microcontroller | |
| WO2015056043A1 (en) | Method and apparatus for detecting and managing overcurrent events | |
| RU2261470C1 (en) | Programmed control device | |
| CN112596444A (en) | Electronic equipment shutdown control method and system | |
| CN113341780B (en) | Mode selection circuit for low cost integrated circuits such as microcontrollers | |
| US9575535B2 (en) | Integrated circuit and operation method thereof | |
| CN113626274B (en) | Interface for realizing hardware debugging and method for realizing debugging of microcontroller | |
| RU2257003C1 (en) | Controlled pulse shaper | |
| US5964888A (en) | Circuit arrangement for executing a reset | |
| US10289492B2 (en) | System for data retention and method of operating system | |
| CN110620424B (en) | Power supply switching circuit and method for backup power supply domain | |
| WO2009127902A1 (en) | Microcontroller device, microcontroller debugging device, method of debugging a microcontroller device, microcontroller kit. | |
| CN106033243B (en) | Low-power consumption direct-current voltage comparison circuit | |
| CN113127246A (en) | Watchdog circuit, control method and watchdog chip | |
| US20170308307A1 (en) | Control Module for Data Retention and Method of Operating Control Module |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | The patent is invalid due to non-payment of fees |
Effective date: 20110302 |