RU2204196C2 - Digital synthesizer of phase-modulated signal - Google Patents
Digital synthesizer of phase-modulated signal Download PDFInfo
- Publication number
- RU2204196C2 RU2204196C2 RU2001106889/09A RU2001106889A RU2204196C2 RU 2204196 C2 RU2204196 C2 RU 2204196C2 RU 2001106889/09 A RU2001106889/09 A RU 2001106889/09A RU 2001106889 A RU2001106889 A RU 2001106889A RU 2204196 C2 RU2204196 C2 RU 2204196C2
- Authority
- RU
- Russia
- Prior art keywords
- digital
- output
- inputs
- memory
- input
- Prior art date
Links
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
Description
Изобретение относится к электронно-вычислительной технике, предназначено для синтеза сигналов с фазовой и частотной модуляцией и может использоваться в адаптивных системах связи, в радиолокации и системах связи с программной перестройкой рабочей частоты. The invention relates to electronic computer technology, is intended for the synthesis of signals with phase and frequency modulation and can be used in adaptive communication systems, in radar and communication systems with software tuning of the operating frequency.
Известны цифровые синтезаторы частот, содержащие генератор тактовых импульсов, блок задержки, блок постоянного запоминания, счетчик с предварительной установкой, умножитель кодов, цифровой накопитель, преобразователь кодов, цифроаналоговый преобразователь, фильтр нижних частот, регистр памяти [1]. Known digital frequency synthesizers containing a clock pulse generator, a delay unit, a permanent memory unit, a preset counter, a code multiplier, a digital storage device, a code converter, a digital-to-analog converter, a low-pass filter, a memory register [1].
Наиболее близким техническим решением (прототипом) к предлагаемому является цифровой синтезатор частот, содержащий последовательно соединенные генератор тактовых импульсов и блок задержки, последовательно соединенные первый блок постоянного запоминания и счетчик с предварительной установкой, последовательно соединенные второй блок постоянного запоминания, второй регистр памяти, второй цифровой накопитель, первый регистр памяти, первый цифровой накопитель, преобразователь кодов, цифроаналоговый преобразователь, фильтр нижних частот, выход которого является выходом цифрового синтезатора частот, а входами являются адресные входы первого и второго блоков постоянного запоминания [2]. The closest technical solution (prototype) to the proposed one is a digital frequency synthesizer containing a series-connected clock generator and a delay unit, series-connected the first permanent memory unit and a counter with preset, connected in series the second permanent memory unit, the second memory register, the second digital storage device , first memory register, first digital storage, code converter, digital-to-analog converter, lower hour filter from whose output is the output of the digital frequency synthesizer, and inputs are the address inputs of the first and second memory blocks DC [2].
Однако в известных синтезаторах частот нет возможности оперативно изменять фазу синтезированного сигнала. However, in known frequency synthesizers there is no way to quickly change the phase of the synthesized signal.
Изобретение позволяет расширить функциональные возможности цифрового синтезатора, дает возможность оперативной установки необходимого закона фазовой модуляции синтезируемого сигнала. The invention allows to expand the functionality of a digital synthesizer, makes it possible to quickly install the necessary law of phase modulation of the synthesized signal.
Положительный эффект - возможность оперативной установки необходимого закона фазовой модуляции выходного сигнала по сравнению с существующими синтезаторами - достигается за счет того, что в цифровой синтезатор фазомодулированных сигналов, содержащий блок постоянного запоминания, адресные входы которого являются входами синтезатора, первый и второй цифровые накопители, первый и второй регистры памяти, делитель с переменным коэффициентом деления, последовательно соединенные эталонный генератор и блок задержки, выходы которого подключены к тактовым входам первого и второго регистров памяти, делителя с переменным коэффициентом деления, выход которого подключен к входу последовательного переноса первого цифрового накопителя, последовательно соединенные преобразователь кодов, цифроаналоговый преобразователь, фильтр нижних частот, выход которого является аналоговым выходом цифрового синтезатора фазомодулированных сигналов, причем новым является то, что введены ждущий мультивибратор, первый и второй сумматоры, третий регистр памяти, при этом входами цифрового синтезатора фазомодулированных сигналов также являются информационные входы первого, второго и третьего регистров памяти и вход ждущего мультивибратора, выход которого подключен к входам установки первого и второго цифровых накопителей и делителя с переменным коэффициентом деления, последовательно соединены блок постоянного запоминания, первый цифровой накопитель, первый сумматор, второй цифровой накопитель, второй сумматор, преобразователь кодов; выход первого регистра памяти соединен с информационным входом делителя с переменным коэффициентом деления, выход второго регистра памяти соединен с вторым входом первого сумматора, выход третьего регистра памяти соединен с вторым входом второго сумматора, старший выходной разряд суммы последнего подключен к входу управления инверсией преобразователя кодов, а тактовые входы третьего регистра памяти, первого и второго цифровых накопителей и цифроаналогового преобразователя подключены к соответствующим выходам блока задержки. A positive effect - the ability to quickly set the necessary law of phase modulation of the output signal compared to existing synthesizers - is achieved due to the fact that the digital synthesizer of phase-modulated signals contains a permanent storage unit, the address inputs of which are inputs of the synthesizer, the first and second digital drives, the first and second the second memory registers, a divider with a variable division coefficient, a series-connected reference generator and a delay unit, the outputs of which are connected to the clock inputs of the first and second memory registers, a divider with a variable division coefficient, the output of which is connected to the serial transfer input of the first digital storage device, a code converter, a digital-to-analog converter, a low-pass filter, the output of which is an analog output of a digital phase-modulated signal synthesizer, moreover new is that a standby multivibrator, first and second adders, a third memory register are introduced, with digital synthesizer inputs The phase-modulated signal detector is also the information inputs of the first, second and third memory registers and the input of the standby multivibrator, the output of which is connected to the installation inputs of the first and second digital drives and a divider with a variable division ratio, a read-only memory unit, a first digital drive, a first adder are connected in series, a second digital storage device, a second adder, a code converter; the output of the first memory register is connected to the information input of the divider with a variable division coefficient, the output of the second memory register is connected to the second input of the first adder, the output of the third memory register is connected to the second input of the second adder, the highest output bit of the sum of the latter is connected to the inversion control input of the code converter, and the clock inputs of the third memory register, the first and second digital drives and digital-to-analog converter are connected to the corresponding outputs of the delay unit.
Цифровой синтезатор фазомодулированных сигналов (фиг.1) содержит эталонный (опорный) генератор 1, блок задержки 2, ждущий мультивибратор 3, блок постоянного запоминания 4, первый цифровой накопитель 5, первый сумматор 6, второй цифровой накопитель 7, второй сумматор 8, преобразователь кодов 9, цифроаналоговый преобразователь 10, фильтр нижних частот 11, первый регистр памяти 12, делитель с переменным коэффициентом деления 13, второй регистр памяти 14, третий регистр памяти 15. The digital phase-modulated signal synthesizer (Fig. 1) contains a reference (reference)
Цифровой синтезатор фазомодулированных сигналов состоит из последовательно соединенных блока постоянного запоминания 4, первого цифрового накопителя 5, первого сумматора 6, второго цифрового накопителя 7, второго сумматора 8, преобразователя кодов 9, цифроаналогового преобразователя 10, фильтра нижних частот 11, выход которого является аналоговым выходом синтезатора; последовательно соединенных опорного генератора 1 и блока задержки 2, выходы которого подключены соответственно к тактовым входам первого, второго и третьего регистров памяти 12, 14, 15, делителя с переменным коэффициентом деления 13, первого и второго цифровых накопителей 5 и 7, цифроаналогового преобразователь 10; входами синтезатора являются адресные входы блока постоянного запоминания 4, информационные входы первого, второго и третьего регистров памяти 12, 14 и 15, вход ждущего мультивибратора 3, при этом выход ждущего мультивибратора 3 подключен к входам установки первого и второго цифровых накопителей 5 и 7 и делителя с переменным коэффициентом деления 13, выход которого подключен к входу последовательного переноса первого цифрового накопителя 5, а информационные входы - к выходам первого регистра памяти 12, выходы второго регистра памяти 14 подключены к вторым входам первого сумматора 6, выходы третьего регистра памяти 15 подключены к вторым входам второго сумматора 8, старший выходной разряд суммы последнего подключен к входу управления инверсией преобразователя кодов 9. A digital synthesizer of phase-modulated signals consists of series-connected read-only memory 4, a first digital storage 5, a first adder 6, a second digital storage 7, a second adder 8, a code converter 9, a digital-to-analog converter 10, a low-pass filter 11, the output of which is the analog output of the synthesizer ; a series-connected
Цифровой синтезатор фазомодулированных сигналов работает следующим образом. A digital synthesizer of phase-modulated signals operates as follows.
Опорный генератор 1 выдает сигнал тактовой частоты синусоидальной формы, который поступает на вход блока задержки 2, формирующий разнесенные во времени последовательности прямоугольных импульсов формы "меандр" (фиг.2а), поступающие на тактовые входы первого, второго, третьего регистров памяти 12, 14, 15, делителя с переменным коэффициентом деления 13, первого и второго цифровых накопителей 5 и 7, цифроаналогового преобразователя 10 и служащие для синхронизации работы синтезатора и снижения шумов переключения на его выходе. The
Пусть в момент t1 (фиг.2б) приходит импульс запуска на вход ждущего мультивибратора 3, формирующий импульс установки отрицательной полярности (фиг. 2в), поступающий на входы установки первого и второго цифровых накопителей 5 и 7, делителя с переменным коэффициентом деления 13.Let at the moment t 1 (Fig.2b) a start pulse arrives at the input of the waiting multivibrator 3, forming a pulse of a negative polarity setting (Fig. 2c), which arrives at the installation inputs of the first and second digital drives 5 and 7, a divider with a variable division ratio 13.
В момент t2 (фиг.2а, в) происходит запись кодов: Сi - в первый цифровой накопитель 5 в зависимости от кода адреса на входе блока постоянного запоминания 4, Dk - первый регистр памяти 12, Аj - во второй регистр памяти 14, B1 - в третий регистр памяти 15.At time t 2 (Fig. 2a, c), codes are recorded: C i - in the first digital drive 5, depending on the address code at the input of the read-only memory 4, D k - first memory register 12, And j - in the second memory register 14, B 1 - into the third memory register 15.
По окончании импульса установки (фиг.2в) код суммы (Ci+Аj) с выходов первого сумматора 6 поступает на входы второго цифрового накопителя 7, а код Dk записывается в делитель с переменным коэффициентом деления 13 (фиг.2д).At the end of the installation pulse (Fig.2c), the sum code (C i + A j ) from the outputs of the first adder 6 is supplied to the inputs of the second digital storage device 7, and the code D k is recorded in a divider with a variable division factor 13 (Fig.2d).
В момент t3 происходит запись кода суммы с выходов второго цифрового накопителя 7 на первые входы второго сумматора 8, на вторые входы которого поступает код B1 из третьего регистра памяти 15 (фиг.2е).At time t 3 , the sum code is recorded from the outputs of the second digital storage device 7 to the first inputs of the second adder 8, the second inputs of which receive the code B 1 from the third memory register 15 (Fig.2e).
Начиная со следующих тактовых импульсов, результат на выходах первого цифрового накопителя 5 будет изменяться по формуле:
Sl=Ci+T/Dk, (1)
где Т=0,1,2,3,4,... - номер тактового импульса.Starting from the following clock pulses, the result at the outputs of the first digital drive 5 will change according to the formula:
Sl = C i + T / D k , (1)
where T = 0,1,2,3,4, ... is the number of the clock pulse.
На выходах первого сумматора 6 код суммы будет изменяться следующим образом:
S2=Сi+T/Dk+Aj, (2).At the outputs of the first adder 6, the sum code will change as follows:
S2 = C i + T / D k + A j , (2).
Тогда на выходах второго цифрового накопителя 7 результат накопления будет изменяться по формуле:
S3=(Сi+T/Dk+Aj•Т = (Сi+Aj)•Т+Т2/Dk, (3).Then at the outputs of the second digital drive 7, the accumulation result will change according to the formula:
S3 = (C i + T / D k + A j • T = (C i + A j ) • T + T 2 / D k , (3).
На выходах второго сумматора 8 код суммы будет изменяться следующим образом:
S4=(Сi+Аj)•Т+Т2/Dk+Bi, (4).At the outputs of the second adder 8, the sum code will change as follows:
S4 = (C i + A j ) • T + T 2 / D k + B i , (4).
Старший разряд SGN кода суммы S4 поступает на вход управления инверсией преобразователя кодов 9, а остальные разряды кода суммы подключены к информационным входам преобразователя кодов 9. Если SGN=0, то на цифроаналоговый преобразователь 10 поступает прямой двоичный код суммы S4, а если SGN= 1, то - обратный код суммы S4. The high order bit SGN of the sum code S4 is fed to the inverse control input of code converter 9, and the remaining bits of the sum code are connected to the information inputs of code converter 9. If SGN = 0, then the direct binary sum code S4 is sent to digital-to-analog converter 10, and if SGN = 1 , then is the inverse code of the sum S4.
С выхода цифроаналогового преобразователя 10 аналоговый сигнал поступает на фильтр нижних частот 11, который пропускает на выход только первую гармонику синтезированного сигнала. From the output of the digital-to-analog converter 10, the analog signal is fed to a low-pass filter 11, which passes only the first harmonic of the synthesized signal to the output.
Если принять, что
ωн = 2πfн = Ci+Aj - начальная циклическая частота синтезируемого сигнала,
0,5ω′ = πf′ = 1/Dk - скорость изменения циклической частоты сигнала,
φ0 = B1 - начальная фаза сигнала, то на выходе фильтра нижних частот 11 будет сигнал, амплитуда которого будет изменяться по формуле:
u(t) = Umsin(ωнt+0,5ω′t2+φ0), (5)
где Um - амплитуда сигнала.If you accept that
ω n = 2πf n = C i + A j is the initial cyclic frequency of the synthesized signal,
0,5ω ′ = πf ′ = 1 / D k is the rate of change of the cyclic frequency of the signal,
φ 0 = B 1 - the initial phase of the signal, then the output of the low-pass filter 11 will be a signal whose amplitude will vary by the formula:
u (t) = U m sin (ω n t + 0,5ω′t 2 + φ 0 ), (5)
where U m is the signal amplitude.
Если Аj= 0, B1= 0, то на выходе синтезатора будет сформирован сигнал с линейной частотной модуляцией. Изменяя коды Аj, B1 на входах второго и третьего регистров памяти 14 и 15, можно модулировать синтезируемый сигнал соответственно по частоте и фазе.If A j = 0, B 1 = 0, then a signal with linear frequency modulation will be generated at the output of the synthesizer. By changing the codes A j , B 1 at the inputs of the second and third memory registers 14 and 15, it is possible to modulate the synthesized signal in frequency and phase, respectively.
Литература
1. Патент 2143173 Российской Федерации. МКИ Н 03 В 19/00. Цифровой синтезатор частот / Рябов И. В. , Рябов В.И. - Заявл. 04.02.1999. Опубл. 20.12.1999. БИ 35.Literature
1. Patent 2143173 of the Russian Federation. MKI N 03 B 19/00. Digital frequency synthesizer / Ryabov I.V., Ryabov V.I. - Declared. 02/04/1999. Publ. 12/20/1999. BI 35.
2. Патент 2058659 Российской Федерации. МКИ Н 03 В 19/00. Цифровой синтезатор частот / Рябов И. В., Фищенко П.А. - Заявл. 23.09.1993. Опубл 20.04.1996. Бюл. 11. (Прототип). 2. Patent 2058659 of the Russian Federation. MKI N 03 B 19/00. Digital frequency synthesizer / Ryabov I.V., Fischenko P.A. - Declared. 09/23/1993. Publish 04/20/1996. Bull. 11. (Prototype).
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2001106889/09A RU2204196C2 (en) | 2001-03-13 | 2001-03-13 | Digital synthesizer of phase-modulated signal |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2001106889/09A RU2204196C2 (en) | 2001-03-13 | 2001-03-13 | Digital synthesizer of phase-modulated signal |
Publications (2)
Publication Number | Publication Date |
---|---|
RU2001106889A RU2001106889A (en) | 2003-02-10 |
RU2204196C2 true RU2204196C2 (en) | 2003-05-10 |
Family
ID=20247143
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
RU2001106889/09A RU2204196C2 (en) | 2001-03-13 | 2001-03-13 | Digital synthesizer of phase-modulated signal |
Country Status (1)
Country | Link |
---|---|
RU (1) | RU2204196C2 (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2490789C1 (en) * | 2012-07-18 | 2013-08-20 | Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования Поволжский государственный технологический университет | Digital synthesiser of phase-modulated signals |
RU2540796C1 (en) * | 2013-11-07 | 2015-02-10 | Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Поволжский государственный технологический университет" | Digital synthesiser of double-level signals |
RU2566962C1 (en) * | 2014-04-15 | 2015-10-27 | Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Поволжский государственный технологический университет" | Digital computational synthesiser of frequency-modulated signals |
-
2001
- 2001-03-13 RU RU2001106889/09A patent/RU2204196C2/en active
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2490789C1 (en) * | 2012-07-18 | 2013-08-20 | Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования Поволжский государственный технологический университет | Digital synthesiser of phase-modulated signals |
RU2540796C1 (en) * | 2013-11-07 | 2015-02-10 | Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Поволжский государственный технологический университет" | Digital synthesiser of double-level signals |
RU2566962C1 (en) * | 2014-04-15 | 2015-10-27 | Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Поволжский государственный технологический университет" | Digital computational synthesiser of frequency-modulated signals |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3641442A (en) | Digital frequency synthesizer | |
JP4230665B2 (en) | Multistage frequency division | |
US7162000B2 (en) | Delay locked loop synthesizer with multiple outputs and digital modulation | |
JPH03253108A (en) | Direct digital synthesizer and signal generation | |
RU2358384C2 (en) | Digital synthesiser of frequency and phase modulated signals | |
US6066967A (en) | Phase-coherent frequency synthesis with a DDS circuit | |
RU2682847C1 (en) | Digital synthesizer with m-shape law of frequency changes | |
RU2058659C1 (en) | Digital oscillator | |
RU2628216C1 (en) | Direct digital synthesizer with frequency modulation | |
RU2204196C2 (en) | Digital synthesizer of phase-modulated signal | |
RU2536385C1 (en) | Digital synthesiser for generating multi-frequency telegraphy signals | |
US7071787B2 (en) | Method and apparatus for the reduction of phase noise | |
KR960036465A (en) | 4-phase phase modulator | |
RU2423782C1 (en) | Digital synthesiser of multiphase signals | |
RU2294054C1 (en) | Digital quadrature-output computing synthesizer | |
RU2726833C1 (en) | Digital computer synthesizer with suppression of crosstalk | |
RU2718461C1 (en) | Digital computing synthesizer of frequency-modulated signals | |
RU2204197C2 (en) | Digital synthesizer of frequency-modulated signals | |
RU2566962C1 (en) | Digital computational synthesiser of frequency-modulated signals | |
RU2491710C1 (en) | Frequency agile digital computational synthesiser | |
RU2721408C1 (en) | Digital computer synthesizer with fast frequency tuning | |
RU2149503C1 (en) | Digital frequency synthesizer | |
RU2701050C1 (en) | Digital synthesizer of phase-shift keyed signals | |
RU2710280C1 (en) | Digital computing synthesizer for double-frequency signals | |
RU2452085C1 (en) | Digital computing synthesizer for multifrequency telegraphy |