RU2184426C2 - Edge sharpening circuit - Google Patents

Abstract

FIELD: digital displays; digital video signal generation. SUBSTANCE: circuit provides for generating contoured image without tonal distortions of white and black and has facilities that function to process brightness component of digital chrome signals for separating edge component and adding it to output signal. EFFECT: enlarged functional capabilities. 4 cl, 17 dwg

Description

Область техники
Изобретение относится к схеме подчеркивания контуров, в которой из введенного аналогового цветового сигнала формируется цифровой видеосигнал с подчеркнутыми контурами, и которая может применяться в цифровом устройстве отображения (например, устройстве отображения матричного типа), таком как плазменный дисплей (в дальнейшем именуемый сокращенно ПД) и жидкокристаллический дисплей (в дальнейшем именуемый сокращенно ЖКД), для показа цветовых видеосигналов с подчеркнутыми контурами.Technical field
The invention relates to a contour emphasizing circuit in which a digital video signal with underlined contours is generated from an inputted analog color signal, and which can be used in a digital display device (e.g., a matrix type display device), such as a plasma display (hereinafter referred to as abbreviated PD) and a liquid crystal display (hereinafter referred to as the abbreviated LCD), for displaying color video signals with underlined contours.

Предшествующий уровень техники
В обычном устройстве отображения на основе электронно-лучевой трубки (ЭЛТ) для получения высококачественного изображения и обеспечения высокочастотной коррекции применяется подчеркивание контуров. На фиг.1 представлена схема подчеркивания контуров, которая состоит из схемы 10 выделения Y/C, схемы 12 цветовой демодуляции, схемы выделения контуров, схем 16, 18 и 20 регулировки фазы, сумматора 22 и матричной схемы 24.State of the art
In a conventional cathode ray tube (CRT) display device, underlining is used to obtain high-quality images and provide high-frequency correction. Figure 1 presents the circuit underline loops, which consists of a circuit 10 of the allocation of Y / C, circuit 12 color demodulation scheme, the selection of circuits, schemes 16, 18 and 20 of the phase adjustment, adder 22 and matrix circuit 24.

Схема 10 выделения Y/C выделяет сигнал яркости (Y) и сигнал цветности (С) из полного видеосигнала (например, полного цветового телевизионного сигнала), поступившего на вход 26, а схема 12 цветовой демодуляции выделяет сигнал Y, цветоразностный сигнал R-Y и цветоразностный сигнал B-Y из сигналов Y и С. The Y / C extraction circuit 10 extracts a luminance signal (Y) and a color signal (C) from a full video signal (e.g., a full color television signal) received at input 26, and a color demodulation circuit 12 extracts a Y signal, a color difference signal RY, and a color difference signal BY from signals Y and C.

Схема 14 выделения контуров выделяет составляющую Ye контуров, являющуюся высокочастотной составляющей, на основании сумматора 22. The loop allocation circuit 14 extracts the loop component Ye, which is a high frequency component, based on the adder 22.

Матричная схема 24 осуществляет подготовку сигнала посредством добавления составляющей Ye контуров, соответственно, к сигналам R (красный), G (зеленый) и В (синий) на основе сигналов (Y+Ye), суммированных в сумматоре 22, при этом фазы сигналов (R-Y) и (B-Y) подвергаются регулировке в схемах 18 и 20 регулировки фазы. Матричная схема 24 формирует сигналы R+Ye, G+Ye и B+Ye в соответствии с представленными ниже уравнениями (1), (2) и (3). В результате подачи сигналов R+Ye, G+Ye и B+Ye в устройство на основе ЭЛТ с выходов 28r, 28g и 28b данное устройство показывает оконтуренные изображения. The matrix circuit 24 prepares the signal by adding the component Ye of the loops, respectively, to the signals R (red), G (green) and B (blue) based on the signals (Y + Ye) summed in the adder 22, while the phases of the signals (RY ) and (BY) are adjusted in phase adjustment circuits 18 and 20. The matrix circuit 24 generates signals R + Ye, G + Ye and B + Ye in accordance with the equations below (1), (2) and (3). As a result of applying the signals R + Ye, G + Ye and B + Ye to the CRT-based device from the outputs 28r, 28g and 28b, this device shows contoured images.

(R-Y) + (Y+Ye) = R+Ye... (1)
(G-Y) + (Y+Ye) = G+Ye... (2)
(B-Y) + (Y+Ye) = B+Ye... (3),
причем (G-Y) в уравнении (2) получают из приведенного в дальнейшем уравнении (4).(RY) + (Y + Ye) = R + Ye ... (1)
(GY) + (Y + Ye) = G + Ye ... (2)
(BY) + (Y + Ye) = B + Ye ... (3),
moreover, (GY) in equation (2) is obtained from the following equation (4).

Если изображение с визуально выделенными контурами отображается на устройстве отображения матричного типа, работающем на цифровых видеосигналах (например, сигналах R, G, В), таком как ПД и ЖКД, то каждый сигнал (R+Ye), (G+Ye), (B+Ye), полученный на выходах 28r, 28g и 28b, показанных на фиг.1, поступает в устройство отображения после его преобразования в цифровую форму в схеме аналого-цифрового преобразования (АЦП). Однако в этом известном решении, если на вход 26 поступает сигнал с большой амплитудой или в случае "большого" количества подчеркивания контуров (или коэффициента подчеркивания контуров, определение которого здесь не приводится, поскольку это, в конечном счете, одно и то же), то невозможно обеспечить верность работы в динамическом диапазоне схемы АЦП. If the image with visually highlighted contours is displayed on a matrix-type display device operating on digital video signals (for example, R, G, B signals), such as PD and LCD, then each signal (R + Ye), (G + Ye), ( B + Ye) obtained at the outputs 28r, 28g and 28b shown in FIG. 1 is supplied to the display device after it is converted to digital form in an analog-to-digital conversion (ADC) circuit. However, in this known solution, if a signal with a large amplitude is input to input 26 or in the case of a "large" amount of underlining of the contours (or the coefficient of underlining of the contours, the definition of which is not given here, since it is ultimately the same), then it is impossible to ensure correct operation in the dynamic range of the ADC circuit.

Например, если на вход 26 поступает сигнал с большой амплитудой, то при выводе сигнала в динамическом диапазоне схемы АЦП, как показано в левой части фиг.2 (а), с выходов 28r, 28g, 28b отсекаются сигналы, превышающие максимальное значение опорного напряжения преобразования VRT (например, 5 вольт) для этого динамического диапазона, как видно в правой части фиг.2(а), что приводит к градационным искажениям белого, или отсекаются сигналы со значением опорного напряжения преобразования VRT ниже минимального значения (например, 3 вольта) для этого динамического диапазона, что приводит к градационным искажениям черного. For example, if a signal with a large amplitude is input to input 26, then when a signal is output in the dynamic range of the ADC circuit, as shown in the left part of Fig. 2 (a), signals exceeding the maximum value of the conversion reference voltage are cut off from the outputs 28r, 28g, 28b VRT (for example, 5 volts) for this dynamic range, as can be seen on the right side of FIG. 2 (a), which leads to gradation distortion of white, or signals with a VRT conversion reference voltage below the minimum value (for example, 3 volts) are cut off for this dynamically on the range, which leads to a distortion of the black gradation.

В случае "большого" количества подчеркивания контуров схемой 14 выделения контуров отсекаются сигналы выше динамического диапазона схемы АЦП, как показано в левой части фиг.2(b), что вызывает градационные искажения белого, или отсекаются сигналы ниже минимального значения опорного напряжения преобразования VRB, что вызывает градационные искажения черного. In the case of a “large” amount of underlining of the loops, the loop isolating circuit 14 cuts off signals above the dynamic range of the ADC circuit, as shown in the left part of FIG. 2 (b), which causes gradation distortion in white, or cuts off signals below the minimum VRB conversion reference voltage, which causes gradation distortion of black.

Настоящее изобретение нацелено на решение перечисленных выше проблем даже в случае поступления сигналов с большой aмплитудой или при "большом" количестве подчеркивания контуров посредством реализации схемы подчеркивания контуров, которая позволит получать в цифровом устройстве отображения оконтуренное изображение без градационных искажений белого или черного, имеющих место в известной схеме подчеркивания контуров, изображенной на фиг.1. The present invention is aimed at solving the above problems even in the case of signals with a large amplitude or with a "large" amount of underlining by implementing an underlining scheme that allows you to get a contoured image in a digital display device without gradation distortions of white or black that occur in the known the underline circuit shown in figure 1.

Краткое изложение сущности изобретения
Предложенная схема подчеркивания контуров отличается тем, что содержит схему аналого-цифрового преобразования (АЦП), предназначенную для преобразования аналоговых цветовых видеосигналов (например, сигналов R, G, В) в цифровые цветовые видеосигналы, схему формирования сигнала Y, предназначенную для формирования сигнала Y из цифрового цветового видеосигнала, схему выделения контуров, предназначенную для выделения составляющей контуров из сформированного сигнала Y, и сумматор контуров, предназначенный для формирования сигнала с подчеркнутыми контурами путем сложения выделенной составляющей контуров с цифровыми цветовыми видеосигналами, полученными из схемы АЦП.Summary of the invention
The proposed circuit for underlining the circuits is characterized in that it contains an analog-to-digital conversion (ADC) circuit designed to convert analog color video signals (for example, R, G, B signals) to digital color video signals, a signal conditioning circuit Y designed to generate a Y signal from digital color video signal, the circuit allocation circuitry designed to extract the circuit component from the generated signal Y, and the circuit adder, designed to generate a signal with emphasized bubbled contours by adding a contour component extracted from the digital color video signals, obtained from the ADC circuit.

Поскольку сигнал Y формируется после преобразования аналоговых цветовых видеосигналов в цифровой сигнал в схеме АЦП, и составляющая контуров, выделенная из этого сигнала Y, добавляется к цифровым цветовым видеосигналам, полученным из схемы АЦП, составляющая подчеркивания контуров не выйдет за пределы динамического диапазона схемы АЦП, как это имеет место в известном решении. По этой причине, если даже на вход предложенной схемы подчеркивания контуров поступают аналоговые цветовые видеосигналы с большой амплитудой, и даже при "большом" количестве подчеркивания контуров, сигнал, поступивший в цифровое устройство отображения с выхода предложенной схемы подчеркивания контуров, даст оконтуренное изображение без градационных искажений белого или черного. Since the Y signal is formed after converting the analog color video signals to a digital signal in the ADC circuit, and the loop component extracted from this Y signal is added to the digital color video signals obtained from the ADC circuit, the underline loop component will not go beyond the dynamic range of the ADC circuit, as this takes place in a well-known solution. For this reason, even if analog color video signals with a large amplitude are received at the input of the proposed underline circuit, and even with a "large" number of underline contours, the signal received by the digital display device from the output of the proposed underline circuit will produce a contoured image without gradation distortion white or black.

Также для получения видеосигнала с объединенными составляющими вертикальных контуров и горизонтальных контуров и обеспечения возможности показа подчеркнутых контуров изображения в вертикальном направлении и в горизонтальном направлении, схема выделения контуров содержит первую и вторую память строк, схему выделения вертикальных контуров, схему установки частоты подчеркивания контуров, схему выделения горизонтальных контуров и схему синтеза контуров. Also, to obtain a video signal with the combined components of the vertical outlines and horizontal outlines and to enable the display of the underlined outlines of the image in the vertical direction and in the horizontal direction, the outline selection circuit contains the first and second line memory, a vertical outline allocation circuit, an outline underline frequency setting circuit, a selection circuit horizontal circuits and circuit synthesis circuit.

Кроме того, для упрощения конфигурации схемы установки частоты подчеркивания контуров, она содержит четыре соединенных последовательно элемента задержки на 1 точку растра, при этом из второго элемента задержки на 1 точку растра выдается Y сигнал с задержкой на 2 точки, а из четвертого элемента задержки на 1 точку выдается сигнал Y с задержкой на 4 точки. In addition, to simplify the configuration of the circuit for setting the frequency of underlining the contours, it contains four delay elements connected in series to 1 raster point, while from the second delay element to 1 raster point, a Y signal with a delay of 2 points is output, and from the fourth delay element to 1 point Y signal with a delay of 4 points.

Для исключения влияния шумов в схему выделения контуров включен блок кольцевого сердечника для подавления составляющей контуров ниже установленного уровня. To eliminate the influence of noise, an annular core block is included in the loop allocation circuit to suppress the loop component below the set level.

Для увеличения количества подчеркивания контуров предусмотрены регулятор усиления, регулирующий размер составляющей контуров, выделенной в схеме выделения контуров, и схема умножения на коэффициент, выдающая в сумматор контуров выходные сигналы, умноженные на коэффициенты Kr, Kg и Kb, которые меньше 1. To increase the number of underlining circuits, a gain controller is provided that regulates the size of the circuit component selected in the circuit allocation circuit and a multiplier by factor coefficient that outputs output signals multiplied by the coefficients Kr, Kg and Kb, which are less than 1, to the circuit adder.

Краткое описание чертежей
Фиг. 1 изображает функциональную схему известной схемы подчеркивания контуров;
фиг. 2 иллюстрирует проблемы, возникающие в случае, когда сигнал, полученный в схеме по фиг.1, подвергается АЦП и выводится в цифровое устройство отображения, при этом на фиг.2(а) показано возникновение градационных искажений белого и черного при поступлении сигнала большой амплитуды, а на фиг.2 (b) показано возникновение градационных искажений белого и черного при "большом" количестве подчеркивания контуров;
фиг.3 изображает функциональную схему варианта воплощения схемы подчеркивания контуров согласно изобретению;
фиг.4 изображает функциональную схему примерного варианта схемы формирования сигнала Y, показанной на фиг.3;
фиг. 5 изображает функциональную схему примерного варианта схемы выделения контуров, показанной на фиг.3;
фиг. 6 иллюстрирует характеристики блока кольцевого сердечника, показанного на фиг. 5;
фиг. 7 показывает формы сигналов, относящихся к подчеркиванию контуров в горизонтальном направлении, где (а) - форма сигнала

по фиг. 5, (b) - форма сигнала

по фиг. 5, (с) - форма сигнала

по фиг.5, (d) - форма сигнала

по фиг. 5, и (e) - форма сигнала составляющей в горизонтальном направлении на выходе 86r, показанном на фиг.3;
фиг. 8 показывает формы сигналов, относящихся к подчеркиванию контуров в вертикальном направлении, где (а) - форма сигнала

по фиг. 5, (b) - форма сигнала

по фиг. 5, (с) - форма сигнала

по фиг. 5, (d) - форма сигнала

по фиг. 5, и (e) - форма сигнала составляющей в вертикальном направлении на выходе 86r, показанном на фиг.3.Brief Description of the Drawings
FIG. 1 depicts a functional diagram of a known outline underline circuit;
FIG. 2 illustrates the problems that arise when the signal obtained in the circuit of FIG. 1 is subjected to ADC and output to a digital display device, while FIG. 2 (a) shows the occurrence of gradation distortions of white and black when a large amplitude signal is received, and figure 2 (b) shows the occurrence of gradation distortions of white and black with a "large" amount of underlining of the contours;
figure 3 depicts a functional diagram of an embodiment of a circuit underline contours according to the invention;
FIG. 4 is a functional diagram of an exemplary embodiment of a signal conditioning circuit Y shown in FIG. 3;
FIG. 5 depicts a functional diagram of an exemplary embodiment of a circuit allocation circuit shown in FIG. 3;
FIG. 6 illustrates the characteristics of the ring core block shown in FIG. 5;
FIG. 7 shows waveforms related to underlining loops in the horizontal direction, where (a) is the waveform

in FIG. 5, (b) - waveform

in FIG. 5, (c) - waveform

figure 5, (d) - waveform

in FIG. 5, and (e) is the horizontal waveform of the component at the output 86r shown in FIG. 3;
FIG. 8 shows waveforms related to underline contours in the vertical direction, where (a) is the waveform

in FIG. 5, (b) - waveform

in FIG. 5, (c) - waveform

in FIG. 5, (d) - waveform

in FIG. 5, and (e) is a waveform of a component in the vertical direction at the output 86r shown in FIG. 3.

Описание предпочтительного варианта реализации изобретения
В дальнейшем будет представлено подробное описание изобретения со ссылками на прилагаемые чертежи.Description of a preferred embodiment of the invention
In the following, a detailed description of the invention will be presented with reference to the accompanying drawings.

На фиг. 3 показан один из вариантов осуществления изобретения. При этом на фиг.3 использованы следующие обозначения: 30r, 30g и 30b - схемы АЦП, 32 - схема обработки сигналов/регулировки фазы, 34r, 34g и 34b - сумматоры контуров, 36 - схема формирования сигнала Y, 38 - схема выделения контуров, 40 - регулятор усиления составляющей контуров и 42 - схема умножения на коэффициент. In FIG. 3 shows one embodiment of the invention. In this case, in Fig. 3, the following notation is used: 30r, 30g and 30b are ADC circuits, 32 is a signal processing / phase adjustment circuit, 34r, 34g and 34b are circuit adders, 36 is a signal generation circuit Y, 38 is a circuit allocation circuit, 40 - gain control component of the circuits and 42 - multiplication by a coefficient.

В схемах АЦП 30r, 30g и 30b, соответственно, аналоговые сигналы R, G, В, поступившие на входы 44r, 44g и 44b, преобразуются в цифровые сигналы R, G, В с 8-битным разрешением. In the ADC circuits 30r, 30g and 30b, respectively, the analog signals R, G, B received at the inputs 44r, 44g and 44b are converted to digital signals R, G, B with 8-bit resolution.

В схеме 32 обработки сигналов/регулировки фазы выполняется обработка, такая как преобразование числа элементов изображения, гамма-коррекция, и т. п. , над сигналами R, G, В, поступившими из схем АЦП 30r, 30g и 30b, а также регулировка фазы выходного сигнала для коррекции разности фаз. Под преобразованием числа элементов изображения подразумевается обработка в целях преобразования частоты выборок 8-битных сигналов R, G, В для приведения ее в соответствие с числом элементов изображения, отображаемых устройством отображения, а гамма-коррекция означает обработку, направленную на коррекцию световой характеристики устройства отображения. Для регулировки фазы используется элемент задержки на 1 точку растра, например, триггер задержки (D-FF), при этом под регулировкой фазы подразумевается обработка, направленная на регулировку разности задержек между задержкой, необходимой для обработки сигнала, такой как преобразование числа элементов изображения, гамма-коррекция и т. п. , и задержкой, необходимой для обработки сигнала в схеме 36 формирования сигнала Y, схеме 38 выделения контуров, регуляторе 40 усиления и схеме 42 умножения на коэффициент. In the signal processing / phase adjustment circuit 32, processing is performed, such as converting the number of image elements, gamma correction, etc., on the R, G, B signals received from the ADC circuits 30r, 30g, and 30b, as well as phase adjustment output signal for phase difference correction. By converting the number of image elements is meant processing to convert the sampling frequency of 8-bit signals R, G, B to bring it into line with the number of image elements displayed by the display device, and gamma correction means processing aimed at correcting the light characteristics of the display device. To adjust the phase, a delay element by 1 raster point is used, for example, a delay trigger (D-FF), while phase adjustment refers to processing aimed at adjusting the delay difference between the delay necessary for signal processing, such as converting the number of image elements, gamma -correction, etc., and the delay necessary for processing the signal in the Y signal generating circuit 36, the loop allocation circuit 38, the gain control 40 and the coefficient multiplication circuit 42.

Схема 36 формирования сигнала Y вырабатывает сигнал Y (яркости) из цифровых сигналов R, G и B, поступивших из схем АЦП 30r, 30g и 30b. Схема формирования сигнала Y реализуется с применением метода получения приблизительного значения сигнала Y, удовлетворяющего представленному ниже уравнению (6), посредством добавления сдвига бит, проиллюстрированного на фиг. 4. The Y signal generating circuit 36 generates a Y (luminance) signal from the digital signals R, G, and B received from the ADC circuits 30r, 30g, and 30b. The signal Y generating circuit is implemented using the method of obtaining an approximate value of the signal Y satisfying equation (6) below by adding a bit shift illustrated in FIG. 4.

Y = (0,3 • R) + (0,59 • G) + (0,11 • В)... (5)
Y = 0,3125 • R + 0,5625 • G + 0,1250 • В... (6)
Схема 38 выделения контуров выделяет составляющую контуров из сигнала Y, сформированного в схеме 36 формирования сигнала Y. Более детально схема 38 выделения контуров показана на фиг.5.Y = (0.3 • R) + (0.59 • G) + (0.11 • V) ... (5)
Y = 0.3125 • R + 0.5625 • G + 0.1250 • B ... (6)
Circuit extraction circuit 38 extracts the circuit component from signal Y generated in circuit Y of signal generation Y. In more detail, circuit selection circuit 38 is shown in FIG.

На фиг. 5 использованы следующие обозначения: 46 - вход сигнала Y, 48 и 50 - первая и вторая памяти строк, реализованные в форме элементов задержки на 1 строку, 52 - схема выделения вертикальных контуров, 54 - схема установки частоты подчеркивания контуров, 56 - схема выделения горизонтальных контуров, 58 - регулятор усиления составляющей вертикальных контуров, 60 - регулятор усиления составляющей горизонтальных контуров, 62 - схема синтеза контуров, 64 - блок кольцевого сердечника и 66 - регулятор усиления. In FIG. 5 the following notation is used: 46 - signal input Y, 48 and 50 - the first and second memory of the lines, implemented in the form of delay elements for 1 line, 52 - the scheme for selecting vertical contours, 54 - the scheme for setting the frequency of underlining circuits, 56 - the scheme for allocating horizontal contours, 58 - gain control component of the vertical loops, 60 - gain control component of the horizontal loops, 62 - synthesis circuit loops, 64 - block ring core and 66 - gain control.

Первая и вторая памяти 48 и 50 строк формируют из сигнала Y, поступившего на вход 46, сигнал Y, задерживаемый последовательно на 1 строку (1 строку развертки). The first and second memories of 48 and 50 lines are formed from the signal Y received at input 46, the signal Y, delayed sequentially by 1 line (1 scan line).

Схема 52 выделения вертикальных контуров содержит сумматор 68, в котором поступивший на вход 62 сигнал Y складывается с сигналом Y, задержанным на 2 строки, поступившим из второй памяти 50 строк, умножитель 70, в котором выходной сигнал сумматора 68 умножается на коэффициент (1/4), умножитель 72, в котором сигнал Y, задержанный на 1 строку, поступивший из первой памяти строк 48, умножается на коэффициент (1/2), и вычитатель 74, в котором выходной сигнал указанного умножителя 70 вычитается из выходного сигнала умножителя 72. The vertical contour extraction circuit 52 includes an adder 68 in which the signal Y input 62 is added to the Y signal delayed by 2 lines from the second line memory 50, a multiplier 70, in which the output signal of the adder 68 is multiplied by a factor (1/4 ), a multiplier 72, in which a signal Y delayed by 1 line from the first memory of lines 48 is multiplied by a factor (1/2), and a subtractor 74, in which the output of the specified multiplier 70 is subtracted from the output of the multiplier 72.

Схема 54 установки частоты подчеркивания контуров устанавливает частоту подчеркивания контуров на определенную частоту (например, 1/2 частоты выборки Fs) и конкретно имеет 5 отводов, образованных четырьмя элементами D1-D4 задержки на 1 точку растра, которые последовательно задерживают сигнал Y с выхода первой памяти 48 строк на 1 точку растра (1 элемент изображения). Указанные элементы D1-D4 задержки на 1 точку растра представляют собой, например, триггеры задержки (D-FF). Однако схема 54 установки частоты подчеркивания контуров не ограничена вариантом с пятью отводами и может также содержать 7 отводов, состоящих, соответственно, из шести последовательно соединенных элементов D1-D6 задержки на 1 точку растра. The underline frequency setting circuit 54 sets the underline frequency to a specific frequency (for example, 1/2 the sampling frequency Fs) and specifically has 5 taps formed by four delay elements D1-D4 per 1 raster point, which sequentially delay the signal Y from the output of the first memory 48 lines per 1 raster point (1 image element). These delay elements D1-D4 at 1 raster point are, for example, delay triggers (D-FF). However, the circuit 54 for setting the frequency of underlining the contours is not limited to the five-tap option and may also contain 7 taps, consisting respectively of six series-connected delay elements D1-D6 per 1 raster point.

Схема 56 выделения горизонтальных контуров содержит вход для сигнала Y из первой памяти 48 строк, сумматор 76, в котором прибавляется сигнал Y, задержанный на 4 точки растра, из четвертого элемента D4 задержки на 1 точку растра, умножитель 80 для умножения сигнала Y, задержанного на 2 точки растра, из второго элемента D2 задержки на 1 точку растра, на коэффициент (1/2), и вычитатель 82 для вычитания выходного сигнала умножителя 78 из выходного сигнала умножителя 80. Регулятор 58 усиления умножает составляющую вертикальных контуров, выделенную схемой 52 выделения вертикальных контуров, на переменный коэффициент Kv. The horizontal contour extraction circuit 56 contains an input for a signal Y from the first 48-line memory, an adder 76, in which a signal Y is added delayed by 4 raster points from the fourth delay element D4 by 1 raster point, a multiplier 80 is used to multiply the signal Y delayed by 2 raster points, from the second delay element D2, by 1 raster point, by a factor (1/2), and a subtractor 82 for subtracting the output signal of the multiplier 78 from the output signal of the multiplier 80. The gain controller 58 multiplies the component of the vertical circuits highlighted by the circuit 52 ies of vertical contours, by a variable coefficient Kv.

Регулятор 60 усиления умножает составляющую горизонтальных контуров, выделенную схемой 56 выделения горизонтальных контуров, на переменный коэффициент Kh. The gain controller 60 multiplies the horizontal loop component extracted by the horizontal loop extraction circuit 56 by a variable coefficient Kh.

Схема 62 синтеза контуров синтезирует составляющие контуров, полученные соответственно из регуляторов 58 и 60 усиления. Circuit synthesis circuit 62 synthesizes circuit components obtained from gain controllers 58 and 60, respectively.

Блок кольцевого сердечника 64 устраняет шумы и незначительные составляющие контуров из составляющих контуров, полученных из схемы 62 синтеза контуров, и подавляет те составляющие контуров, которые ниже определенного уровня, в этих введенных составляющих. Блок кольцевого сердечника 64 может быть реализован, например, с характеристиками ввода-вывода, показанными на фиг. 6. В частности, если составляющие контуров, введенные из схемы 62 синтеза контуров, положительные и больше 0, то к исходным составляющим прибавляется -δ (δ - положительная постоянная), если они отрицательные и меньше 0, то к исходным составляющим прибавляется +δ, а если результат операции больше -δ и меньше +δ, то выход устанавливается на 0. The ring core unit 64 eliminates noise and minor circuit components from the component circuits obtained from the circuit synthesis circuit 62, and suppresses those circuit components that are below a certain level in these introduced components. The ring core block 64 may be implemented, for example, with the I / O characteristics shown in FIG. 6. In particular, if the circuit components introduced from the circuit synthesis circuit 62 are positive and greater than 0, then -δ (δ is a positive constant) is added to the original components, if they are negative and less than 0, then + δ is added to the original components and if the result of the operation is greater than -δ and less than + δ, then the output is set to 0.

Регулятор 66 усиления выдает на выход 88 результат умножения составляющих контуров, полученных с выхода блока кольцевого сердечника 64, на переменный коэффициент K1. The gain controller 66 outputs 88 the result of multiplying the component loops obtained from the output of the ring core block 64 by a variable coefficient K1.

Регулятор 40 усиления умножает составляющие контуров, полученные из схемы 38 выделения контуров, на переменный коэффициент K2. The gain controller 40 multiplies the loop components obtained from the loop extraction circuit 38 by a variable coefficient K2.

В случае необходимости один из регуляторов 66 и 40 усиления может быть исключен (например, 66). If necessary, one of the gain controllers 66 and 40 may be omitted (e.g., 66).

Схема 42 умножения на коэффициент состоит из умножителей 84r, 84g и 84b, которые вырабатывают составляющие контуров Yer, Yeg и Yeb для R, G, В посредством умножения составляющей контуров, полученной из регулятора усиления 40, на коэффициенты Кr Kg и Kb. Коэффициенты Кr, Kg и Кb установлены на 0,3125, 0,5625 и 0,1250 (хотя эти значения и не являются ограничительными), как и значения коэффициентов для R, G, В, используемые при формировании сигнала Y в схеме 36 формирования сигнала Y. The coefficient multiplier circuit 42 consists of multipliers 84r, 84g and 84b, which produce the circuit components Yer, Yeg and Yeb for R, G, B by multiplying the circuit component obtained from the gain control 40 by the coefficients Kr Kg and Kb. The coefficients Kr, Kg and Kb are set to 0.3125, 0.5625 and 0.1250 (although these values are not restrictive), as well as the values of the coefficients for R, G, B used in generating the Y signal in the signal generating circuit 36 Y.

Сумматоры контуров 34r, 34g и 34b выдают в устройство отображения через выходы 86r, 86g и 86b сумму составляющих контуров Yer, Yeg и Yeb, полученных из умножителей 84r, 84g и 84b в составе схемы 42 умножения на коэффициент, и сигналов R, G, В, которые подверглись обработке и регулировке фазы в схеме 32 обработки сигнала/регулировки фаз. The adders of loops 34r, 34g, and 34b output to the display device through outputs 86r, 86g and 86b the sum of the component loops Yer, Yeg, and Yeb obtained from the multipliers 84r, 84g, and 84b as part of the coefficient multiplier circuit 42 and the signals R, G, B which underwent phase processing and adjustment in the signal processing / phase adjustment circuit 32.

Для лучшего понимания принципа работы устройства поясним сущность работы, которая заключается в следующем. For a better understanding of the principle of operation of the device, we explain the essence of the work, which consists in the following.

(1) Как показано на фиг.3, аналоговые сигналы R, G, В, поступившие на входы 44r, 44g и 44b, преобразуются в 8-битные цифровые сигналы R, G, В в схемах АЦП 30r, 30g и 30b, подвергаются обработке и регулировке фазы в схеме обработки сигналов/регулировки фазы и подаются на другой вход сумматоров 34r, 34g и 34b контуров. (1) As shown in FIG. 3, the analog signals R, G, B received at the inputs 44r, 44g, and 44b are converted to 8-bit digital signals R, G, B in the ADC circuits 30r, 30g, and 30b and are processed and phase adjustment in the signal processing / phase adjustment circuit and are supplied to another input of the circuit adders 34r, 34g and 34b.

(2) Схема 36 формирования сигнала Y формирует сигналы Y из цифровых сигналов R, G, В, поступивших из схем АЦП 30r, 30g и 30b. (2) The Y signal generating circuit 36 generates Y signals from the digital signals R, G, B received from the ADC circuits 30r, 30g and 30b.

Например, схема 36 формирования сигнала Y вырабатывает сигналы Y из цифровых сигналов R, G, В путем добавления сдвига бит с помощью схемы, показанной на фиг.4. For example, Y signal conditioning circuit 36 generates Y signals from digital signals R, G, B by adding a bit offset using the circuit shown in FIG. 4.

(3) Схема 38 выделения контуров выделяет из сигналов Y составляющие контуров, состоящие из составляющей горизонтальных контуров и составляющей вертикальных контуров. Функция выделения составляющих контуров, выполняемая этой схемой выделения контуров, поясняется ниже со ссылкой на фиг.5. (3) The loop extraction circuit 38 extracts the loop components from the Y signals, consisting of the horizontal loop component and the vertical loop component. The function of extracting component circuits performed by this circuit allocation circuit is explained below with reference to figure 5.

(3а) Функция выделения составляющих горизонтальных контуров поясняется со ссылкой на фиг.1. (3a) The function of extracting the components of the horizontal contours is explained with reference to FIG.

Вертикальные пунктирные линии S1, S2, S3, S4, S5 на фиг.7 показывают точки выборки каждого элемента изображения последовательно в горизонтальном направлении вдоль линий развертки, включающих элементы изображения обрабатываемого объекта. The vertical dashed lines S1, S2, S3, S4, S5 in Fig. 7 show the sampling points of each image element sequentially in the horizontal direction along the scan lines including image elements of the processed object.

Если сигнал Y из второго элемента D2 задержки на 1 точку в схеме 54 установки частоты подчеркивания контуров имеет форму, показанную на фиг. 7(а), то сигнал на выходе умножителя 80 схемы 56 выделения горизонтальных контуров имеет форму, изображенную на фиг. 7 (b) и подается на сторону "плюс" вычитателя 82. If the signal Y from the second 1-point delay element D2 in the underline frequency setting circuit 54 has the form shown in FIG. 7 (a), the signal at the output of the multiplier 80 of the horizontal circuit extraction circuit 56 has the shape shown in FIG. 7 (b) and is served on the plus side of the subtractor 82.

Сигнал Y из первой памяти 48 строк и сигнал Y из четвертого элемента D4 задержки на 1 точку в составе схемы 54 установки напряжения подчеркивания контуров складываются в сумматоре 76 схемы 56 выделения горизонтальных контуров, умножаются на 1/4 в умножитель 78 и сигнал подается на сторону "минус" вычитателя в виде сигнала, показанного на фиг.7(с). Y сигналы, обработанные вычитателем 82, умножаются на коэффициент Kh в регуляторе усиления и подаются на другой вход схемы 62 синтеза контуров в виде сигнала, показанного на фиг.7. The Y signal from the first 48-line memory and the Y signal from the fourth 1-point delay element D4 as part of the underline undervoltage voltage setting circuit 54 are added to the adder 76 of the horizontal circuit allocation circuit 56, multiplied by 1/4 to the multiplier 78, and the signal is supplied to the side " minus the subtractor in the form of the signal shown in Fig. 7 (c). The Y signals processed by the subtractor 82 are multiplied by the coefficient Kh in the gain controller and supplied to the other input of the loop synthesis circuit 62 in the form of the signal shown in FIG. 7.

(3b) Далее описываются функции выделения составляющей вертикальных контуров со ссылкой на фиг.8. (3b) The following describes the selection function of the component of the vertical contours with reference to Fig.

Вертикальные пунктирные линии S1, S2, S3 на фиг.8 означают элементы изображения на трех линиях развертки: линии развертки, содержащей элементы изображения в объекте обработки, и линиях развертки спереди и сзади, и показывают точки выборки трех элементов изображения в вертикальном направлении, включающем элементы изображения в обрабатываемом объекте. The vertical dashed lines S1, S2, S3 in Fig. 8 indicate image elements on three scan lines: a scan line containing image elements in the processing object, and scan lines front and rear, and show sample points of three image elements in a vertical direction including elements images in the processed object.

Если сигнал Y, задержанный на 1 строку в первой памяти 48 строк, имеет форму сигнала

показанную на фиг.8(а), то из умножителя 72 схемы 52 выделения вертикальных контуров выходит сигнал

такой формы, как показано на фиг.8(b), и подается на сторону "плюс" вычитателя 74.If the signal Y, delayed by 1 line in the first memory of 48 lines, has the form of a signal

shown in Fig. 8 (a), a signal emerges from the multiplier 72 of the vertical contour extraction circuit 52

such a shape as shown in FIG. 8 (b), and is supplied to the plus side of the subtractor 74.

Сигнал Y на входе 46 суммируется с сигналом Y, задержанным на 2 строки, из второй памяти 50 строк в сумматоре 68 схемы 52 выделения вертикальных контуров, умножается на 1/4 в умножителе, и в форме сигнала

показанного на фиг. 8 (с), подается на сторону "минус" вычитателя 74. Сигналы

и

после обработки в вычитателе 74 умножаются на коэффициент Kv в регуляторе 58 усиления и подаются на вход схемы 62 синтеза контуров как сигнал

показанный на фиг.8(d).The signal Y at input 46 is added to the signal Y, delayed by 2 lines, from the second memory of 50 lines in the adder 68 of the circuit 52 for selecting the vertical contours, multiplied by 1/4 in the multiplier, and in the form of a signal

shown in FIG. 8 (s), fed to the minus side of the subtractor 74. Signals

and

after processing in the subtractor 74 are multiplied by the coefficient Kv in the gain controller 58 and supplied to the input of the circuit synthesis circuit 62 as a signal

shown in Fig. 8 (d).

(3с) Сигнал (4), представляющий составляющую горизонтальных контуров, из регулятора 60 усиления и сигнал

представляющий составляющую вертикальных контуров, из регулятора 58 усиления синтезируются в схеме 62 синтеза контуров, блок кольцевого сердечника 64 подавляет те составляющие контуров, уровень которых ниже некоторого установленного уровня, исключает влияния шумов, уровень сигнала регулируется посредством умножения на коэффициент K1 в регуляторе усиления, и сигнал выдается на выход 88.(3c) A signal (4) representing a component of the horizontal loops from the gain controller 60 and a signal

representing the component of the vertical circuits from the gain controller 58 are synthesized in the circuit synthesis circuit 62, the ring core block 64 suppresses those circuit components whose level is below a certain level, eliminates the influence of noise, the signal level is adjusted by multiplying by the coefficient K1 in the gain controller, and the signal output 88.

(4) Составляющие контуров с выхода 88 подвергаются регулировке уровня посредством умножения на коэффициент K2 в регуляторе 40 усиления, умножения на коэффициенты Kr, Kg и Kb в сумматорах 84r, 84g и 84b схемы 42 умножения на коэффициент, в результате чего они становятся составляющими контуров Yer, Yeg, Yeb для R, G, В и подаются на вход соответствующих сумматоров 34r, 34g, 34b контуров. Это позволяет осуществлять большое количество подчеркивания контуров посредством обработки больших сигналов R, G, В и регулировки фазы в схеме 32 обработки сигналов/регулировки фазы, добавления составляющих контуров Yer, Yeg, Yeb для R, G, В, полученных из умножителей 84r, 84g, 84b схемы 42 умножения на коэффициент, в сумматорах 34r, 34g, 34b и выдачи через выходы 86r, 86g, 86b в устройство отображения, которое показывает оконтуренные изображения. (4) The components of the circuits from the output 88 are subjected to level control by multiplying by the coefficient K2 in the gain controller 40, multiplying by the coefficients Kr, Kg and Kb in the adders 84r, 84g and 84b of the multiplier circuit 42 by the coefficient, as a result of which they become the components of the Yer circuits , Yeg, Yeb for R, G, B and are fed to the input of the respective circuit adders 34r, 34g, 34b. This allows a large amount of underlining of the contours by processing large signals R, G, B and phase adjustment in the signal processing / phase control circuit 32, adding component circuits Yer, Yeg, Yeb for R, G, B obtained from the multipliers 84r, 84g, 84b of the coefficient multiplier circuit 42, in adders 34r, 34g, 34b and outputting through outputs 86r, 86g, 86b to a display device that shows contoured images.

При этом составляющие в горизонтальном направлении сигналов (R+Yeg) на выходе 86r имеют вид, показанный на фиг.7(е), а составляющие в вертикальном направлении, имеют вид, показанный на фиг. 8(e). Rh и Rv, показанные штрихпунктиром на фиг.7(е) и 8(е), представляют составляющие в горизонтальном направлении и составляющие в вертикальном направлении сигналов R на выходе схемы 32 обработки сигналов/регулировки фазы. In this case, the components in the horizontal direction of the signals (R + Yeg) at the output 86r have the form shown in FIG. 7 (e), and the components in the vertical direction have the form shown in FIG. 8 (e). Rh and Rv, shown with a dash dot in FIGS. 7 (e) and 8 (e), represent the components in the horizontal direction and the components in the vertical direction of the signals R at the output of the signal processing / phase adjustment circuit 32.

Аналогичным образом, составляющие в горизонтальном направлении и составляющие в вертикальном направлении сигналов (G+Yeg) и (B+Yeb) на выходах 86g и 86r становятся подобными составляющим в горизонтальном направлении и составляющим в вертикальном направлении сигналов (R+Yer) на выходе 86r. Similarly, the horizontal components and the vertical components of the signals (G + Yeg) and (B + Yeb) at the outputs 86g and 86r become similar components in the horizontal direction and the vertical components of the (R + Yer) signals at the output 86r.

(5) Как уже отмечалось выше, поскольку сигнал Y формируется после преобразования аналоговых сигналов R, G, В в цифровые сигналы R, G, В в схемах АЦП 30r, 30g и 30b, и к исходным цифровым сигналам R, G, В прибавляются составляющие контуров, выделенные из сигнала Y, составляющие подчеркивания контуров не выходят за пределы динамических диапазонов схем аналого-цифрового преобразования, как это имеет место в известном решении, показанном на фиг. 1. По этой причине, даже если аналоговые сигналы R, G, В на входе предложенной схемы подчеркивания контуров являются сигналами с большой амплитудой/ или даже при "большом" количестве подчеркивания контуров, в изображении, формируемом устройством отображения (например, устройством отображения с ПД точечно-матричного типа), работающем на цифровых сигналах R, G, В, не возникает градационных искажений ни белого, ни черного. (5) As noted above, since the Y signal is formed after the conversion of the analog signals R, G, B into digital signals R, G, B in the ADC circuits 30r, 30g and 30b, and components are added to the original digital signals R, G, B loops extracted from signal Y, the components of underlining loops do not go beyond the dynamic ranges of the analog-to-digital conversion circuits, as is the case with the known solution shown in FIG. 1. For this reason, even if the analog signals R, G, B at the input of the proposed underline circuit are signals with a large amplitude / or even with a "large" amount of underline contours in the image formed by the display device (for example, a display device with PD dot-matrix type), working on digital signals R, G, B, there is no gradation distortion of either white or black.

В варианте, показанном на фиг.3, можно увеличить количество подчеркивания контуров для R, G, В посредством умножения составляющих контуров, выделенных схемой выделения контуров 38, на коэффициенты Кr, Kg и Kb меньше 1 (Kr+Kg+Kb = 1) в регуляторе 40 усиления, и включения схемы 42 умножения на коэффициент перед сумматорами 34r, 34g и 34b контуров. Однако это не является ограничительным признаком изобретения, и можно обойтись без регулятора 40 усиления и схемы 42 умножения на коэффициент, и подавать выходной сигнал схемы 38 выделения контуров непосредственно в сумматоры 34r, 34g и 34b контуров. In the embodiment shown in FIG. 3, it is possible to increase the number of underline contours for R, G, B by multiplying the component contours selected by the contour selection circuit 38 by coefficients Kr, Kg and Kb less than 1 (Kr + Kg + Kb = 1) in the gain controller 40, and turning on the coefficient multiplication circuit 42 in front of the loop adders 34r, 34g and 34b. However, this is not a limiting feature of the invention, and it is possible to dispense with the gain control 40 and the coefficient multiplier circuit 42, and provide the output of the loop extraction circuit 38 directly to the loop adders 34r, 34g and 34b.

В вариантах осуществления изобретения, показанных на фиг.3 и 5, в схеме 38 выделения контуров предусмотрен блок кольцевого сердечника, который подавляет составляющие, уровень которых ниже определенного уровня, на выходе схемы синтеза контуров 62, чтобы исключить влияния шумов, однако это также не является ограничительным признаком изобретения, и можно обойтись без блока 64 кольцевого сердечника. In the embodiments of the invention shown in FIGS. 3 and 5, an annular core block is provided in the circuit 38 for isolating the loops, which suppresses components whose level is below a certain level at the output of the loop synthesis circuit 62 to eliminate the effects of noise, but this is also not restrictive feature of the invention, and you can do without block 64 of the annular core.

В вариантах, показанных на фиг.3 и 5, схема 38 выделения контуров состоит из первой и второй памяти 48 и 50 строк, схемы 52 выделения вертикальных контуров, схемы 54 установки частоты подчеркивания контуров, схемы 56 выделения горизонтальных контуров, регуляторов 58 и 60 усиления и схемы 62 синтеза контуров, которая синтезирует составляющие вертикальных и горизонтальных контуров, однако это также не ограничивает изобретение, и схема 38 выделения контуров может состоять из, по меньшей мере, схемы 54 установки частоты подчеркивания контуров и схемы 65 выделения горизонтальных контуров и выдавать составляющие горизонтальных контуров. In the variants shown in FIGS. 3 and 5, the circuit 38 is composed of the first and second memory 48 and 50 lines, circuit 52 for selecting vertical circuits, circuit 54 for setting the frequency of underlining circuits, circuit 56 for selecting horizontal circuits, gain controllers 58 and 60 and a circuit synthesis circuit 62 that synthesizes the components of the vertical and horizontal circuits, however, this also does not limit the invention, and the circuit extraction circuit 38 may consist of at least a circuit emphasis frequency setting circuit 54 and an output circuit 65 creating horizontal contours and output components of horizontal contours.

Промышленная применимость
Как уже было сказано выше, схема подчеркивания контуров согласно изобретению может использоваться для получения высококачественного изображения с визуально выделенными контурами из введенных аналоговых цветовых сигналов в устройстве отображения (например, матричного типа), работающем на цифровых цветовых видеосигналах, например, ПД, ЖКД и т.п.Industrial applicability
As mentioned above, the underline circuit according to the invention can be used to obtain a high-quality image with visually highlighted contours from the input analog color signals in a display device (e.g., matrix type) operating on digital color video signals, e.g., PD, LCD, etc. P.

Claims (4)

1. Схема подчеркивания контуров в устройстве отображения с управлением подчеркиванием контуров изображений посредством цифрового видеосигнала, отличающаяся тем, что содержит аналого-цифровой преобразователь (АЦП), предназначенный для преобразования аналоговых цветовых видеосигналов в цифровые цветовые видеосигналы, схему обработки сигналов, предназначенную для обработки сигналов, такой, как преобразование числа элементов изображения, на выходном сигнале схемы АЦП, схему формирования сигнала Y (яркости), предназначенную для формирования сигнала Y из выходного сигнала упомянутой схемы АЦП, схему выделения контуров, предназначенную для выделения составляющих контуров из сигнала Y, сформированного упомянутой схемой формирования сигнала Y, и сумматор контуров для формирования цифровых цветовых видеосигналов с подчеркнутыми контурами посредством сложения составляющих контуров, выделенных схемой выделения контуров, с выходным сигналом упомянутой схемы обработки сигналов, при этом схема выделения контуров состоит из первой и второй памятей строк, которые последовательно задерживают сигнал Y, формируемый схемой формирования сигнала Y, на одну строку, схему выделения вертикальных контуров, выделяющую составляющую вертикальных контуров на основании сигнала Y, формируемого упомянутой схемой формирования сигнала Y, и сигнала Y, задержанного упомянутыми первой и второй памятями строк соответственно, схему установки частоты подчеркивания контуров, предназначенную для формирования двух видов сигналов Y, задержанных для установки частоты подчеркивания контуров, состоящих из сигнала Y, задержанного на n точек растра, из n-го элемента задержки на 1 точку растра и сигнала Y, задержанного на 2n точек растра, из второго элемента задержки на 1 точку растра, при этом, по меньшей мере, больше четырех элементов задержки на одну точку растра соединены последовательно, на основе сигнала Y, задержанного в упомянутой первой памяти строк, схему выделения горизонтальных контуров, предназначенную для выделения составляющей горизонтальных контуров из сигнала Y, сформированного первой памятью строк, и двух видов сигналов Y, сформированных схемой установки частоты подчеркивания контуров, и схему синтеза контуров для синтеза составляющих контуров, сформированных соответственно схемой выделения вертикальных контуров и схемой выделения горизонтальных контуров. 1. An underline circuit in a display device with underline contour control by means of a digital video signal, characterized in that it contains an analog-to-digital converter (ADC) for converting analog color video signals to digital color video signals, a signal processing circuit for processing signals, such as the conversion of the number of image elements on the output signal of the ADC circuit, the signal generation circuit Y (brightness), intended for forming signal Y from the output signal of the above-mentioned ADC circuitry, a circuit allocation circuitry for extracting component circuits from a signal Y generated by said circuitry for generating a Y signal, and a circuit adder for generating digital color video signals with underlined circuits by adding together circuitry components selected by the circuitry circuit , with the output signal of the aforementioned signal processing circuit, wherein the circuit allocation circuit consists of the first and second memory lines, which are but the signal Y generated by the signal generation circuit Y is delayed by one line, the vertical contour extraction circuit extracting a component of the vertical circuits based on the signal Y generated by the signal generation circuit Y and the signal Y delayed by the first and second line memories respectively, the circuit setting the frequency of underlining loops, designed to generate two types of signals Y, delayed to set the frequency of underlining loops, consisting of a signal Y, delayed by n points raster, from the nth delay element by 1 raster point and the signal Y, delayed by 2n raster points, from the second delay element by 1 raster point, at least more than four delay elements by one raster point are connected in series, based on a signal Y delayed in said first row memory, a horizontal loop extraction circuit for extracting a component of horizontal circuits from a signal Y formed by the first row memory and two kinds of signals Y formed by a frequency setting circuit n dcherkivaniya contours and contour synthesis circuit for synthesizing constituent circuits formed respectively vertical contour extracting circuit and horizontal contour extracting circuit. 2. Схема подчеркивания контуров по п. 1, отличающаяся тем, что схема установки частоты подчеркивания контуров содержит соединенные последовательно четыре элемента задержки на одну точку растра и выполнена с возможностью выдачи сигнала Y, задержанного на 2 точки растра, из второго элемента задержки на 1 точку растра и сигнала Y, задержанного на 4 точки растра, с выхода четвертого элемента задержки на 1 точку растра. 2. The circuit underline circuits according to claim 1, characterized in that the circuit for setting the frequency of underline circuits contains four delay elements connected in series to one raster point and is configured to output a signal Y delayed by 2 raster points from the second delay element by 1 point the raster and the signal Y, delayed by 4 points of the raster, from the output of the fourth delay element to 1 point of the raster. 3. Схема подчеркивания контуров по п. 1 или 2, отличающаяся тем, что в схему выделения контуров, на основании ввода выделенных составляющих контуров, включен блок кольцевого сердечника для подавления тех составляющих контуров, которые ниже определенного уровня, во введенных составляющих контуров. 3. The circuit for underlining circuits according to claim 1 or 2, characterized in that in the circuit for selecting circuits, based on the input of the selected component circuits, a ring core unit is included to suppress those component circuits that are below a certain level in the introduced component circuits. 4. Схема подчеркивания контуров по любому из п. 1, 2 или 3, отличающаяся тем, что схема АЦП выполнена с возможностью преобразования аналоговых сигналов R, G, В в цифровые сигналы R, G, В, схема формирования сигнала Y выполнена с возможностью формирования сигналов Y посредством сложения значений, полученных при умножении цифровых сигналов R, G, В, выработанных схемой АЦП соответственно на Кr, Kg и Kb, между схемой выделения контуров и сумматором контуров предусмотрен регулятор усиления составляющей контуров, предназначенный для регулировки размера составляющих контуров, выделенных схемой выделения контуров, посредством умножения составляющих контуров на коэффициенты Kr, Kg и Kb меньше 1, на которые умножались сигналы R, G, В в схеме формирования сигнала Y, на выходные сигналы регулятора усиления составляющих контуров и на выходе сумматора контуров предусмотрена схема умножения на коэффициент. 4. The underline circuit according to any one of p. 1, 2 or 3, characterized in that the ADC circuit is configured to convert analog signals R, G, B into digital signals R, G, B, the signal conditioning circuit Y is configured to generate Y signals by adding the values obtained by multiplying the digital signals R, G, B generated by the ADC circuitry by Kr, Kg, and Kb, respectively, between the circuit allocation circuitry and the circuit adder, a gain control component is provided for adjusting the circuit component size of the circuits selected by the circuit for isolating circuits by multiplying the component circuits by coefficients Kr, Kg and Kb less than 1, by which the signals R, G, B in the signal generation circuit Y were multiplied by the output signals of the gain control of the component circuits and at the output of the circuit adder coefficient multiplication scheme.

Images