RU2159958C1

RU2159958C1 - Device for processing of color images

Info

Publication number: RU2159958C1
Application number: RU99120367A
Authority: RU
Inventors: С.С. Садыков; Ю.А. Кропотов; Д.Е. Володин; О.Е. Карасев
Original assignee: Садыков Султан Садыкович; Кропотов Юрий Анатольевич; Володин Дмитрий Евгеньевич; Карасев Олег Евгеньевич
Priority date: 1999-09-21
Filing date: 1999-09-21
Publication date: 2000-11-27

Abstract

FIELD: computer engineering. SUBSTANCE: device has device control unit, synchronization unit, units for generation of vicinity and aperture, normal value calculator, unit for calculation of local variations of desired signal, unit for calculation of alpha coefficient, units for calculation of mean square error estimators, unit for calculation of beta coefficient, unit for calculation of filter expression values, unit for searching minimal filter value and output unit. Each unit has disclosed structure. EFFECT: implementation of adaptive hybrid filtration of color images. 13 dwg

Description

Изобретение относится к автоматике и вычислительной технике и может быть использовано в системах цифровой обработки изображений. The invention relates to automation and computer technology and can be used in digital image processing systems.

В ходе проведенного патентного поиска авторами не были найдены аналоги предлагаемого устройства, однако отдельные составляющие его блоков были взяты из перечисленных ниже изобретений. During the patent search, the authors did not find analogues of the proposed device, however, the individual components of its blocks were taken from the following inventions.

Известно "Устройство для обработки изображений объектов", авторы В.В. Грицык, А.Ю. Луцык и Р.М. Паленичка, описанное в патенте SU N 1226500, кл. G 06 K 9/36, опубликованное в 1986 году, в котором реализуется возможность выделения локальной окрестности текущего элемента изображения требуемой формы и определение медианы последовательности элементов изображения, принадлежащих выделенной окрестности. Для этого служат телевизионный датчик, аналого-цифровой преобразователь, группа регистров сдвига, генератор импульсов, группа элементов И, первый и второй регистры, блок управления, коммутатор и блок сортировки кодов. It is known "Device for processing images of objects", the authors V.V. Gritsyk, A.Yu. Lutsyk and R.M. Palenichka described in patent SU N 1226500, class. G 06 K 9/36, published in 1986, which implements the ability to highlight a local neighborhood of the current image element of the desired shape and determine the median of the sequence of image elements belonging to the selected neighborhood. To do this, use a television sensor, an analog-to-digital converter, a group of shift registers, a pulse generator, a group of AND elements, first and second registers, a control unit, a switch, and a code sorting unit.

Известно "Устройство для обработки изображений объектов", авторы А.Е. Батюк, В. В. Грицык, А.Ю. Луцык и Р.М. Паленичка, описанное в патенте SU N 1295427, кл. G 06 K 9/36, опубликованное в 1987 году, являющееся продолжением описанного выше изобретения. В данном устройстве локальное медианное значение также определяется путем сортировки кодов элементов изображения в блоке сортировки кодов. Отличие от предыдущего изобретения заключается в выделении текущего элемента изображения, определении модуля разности между локальным медианным значением и этим элементом и сравнении этой разности с постоянным порогом посредством компаратора. В зависимости от результата сравнения на выход второго коммутатора поступает или медианное значение, или текущий элемент изображения. It is known "Device for processing images of objects", authors A.E. Batyuk, V.V. Gritsyk, A.Yu. Lutsyk and R.M. Palenichka described in patent SU N 1295427, class. G 06 K 9/36, published in 1987, which is a continuation of the invention described above. In this device, the local median value is also determined by sorting the codes of image elements in the code sorting unit. The difference from the previous invention is to highlight the current image element, determine the modulus of the difference between the local median value and this element, and compare this difference with a constant threshold by means of a comparator. Depending on the comparison result, either the median value or the current image element is output to the output of the second switch.

В заявке Л. В. Петрова, М.В. Гукасовой и Г.В. Сакварелидзе "Устройство обработки изображений" N 1621058, кл. G 06 K 9/36, опубликованной в 1991 году и являющейся продолжением вышеописанных заявок, с целью упрощения устройства из блока сортировки исключаются компараторы и элементы задержки, а выполнение функций обеспечивается введением блоков памяти, выполненных в виде ПЗУ. In the application of L.V. Petrov, M.V. Gukasova and G.V. Sakvarelidze "Image Processing Device" N 1621058, class. G 06 K 9/36, published in 1991 and which is a continuation of the above-described applications, in order to simplify the device, comparators and delay elements are excluded from the sorting unit, and the execution of functions is ensured by the introduction of memory blocks made in the form of ROMs.

Цель изобретения - реализация адаптивной гибридной фильтрации цветных изображений. The purpose of the invention is the implementation of adaptive hybrid filtering of color images.

Как известно, многоспектральные изображения, получаемые со спутников, или стандартные цветные изображения в телевизионных системах имеют несколько отдельных составляющих, каждая из которых несет определенную информацию о разных частях спектра сигнала изображения. Такие сигналы называются векторными [1]. Сигналы, имеющие только одну составляющую, называются скалярными. В общем случае векторный сигнал имеет Z (Z ≥ 1) составляющих S₁(t), S₂(t), . .., S_Z(t), и математически его можно записать как

Большинство изображений представляется функциями двух пространственных переменных

где S(i,j) - яркость изображения в точке с координатами (i, j). Многоспектральное изображение - векторно-значная функция с компонентами (S₁, S₂, ..., S_Z). Для него выражение (1) будет иметь вид

где

K и L - размеры изображения

по горизонтали и вертикали.As you know, multispectral images obtained from satellites or standard color images in television systems have several separate components, each of which carries certain information about different parts of the spectrum of the image signal. Such signals are called vector [1]. Signals having only one component are called scalar. In the general case, the vector signal has Z (Z ≥ 1) components S ₁ (t), S ₂ (t),. .., S _Z (t), and mathematically it can be written as

Most images are represented by functions of two spatial variables.

where S (i, j) is the brightness of the image at the point with coordinates (i, j). A multispectral image is a vector-valued function with components (S ₁ , S ₂ , ..., S _Z ). For him, expression (1) will have the form

Where

K and L - image sizes

horizontally and vertically.

Цветное изображение - частный случай многоспектрального изображения [2], компоненты которого представляют собой значения яркостей в каждой из трех цветовых плоскостей пространства RGB, т.е. A color image is a special case of a multispectral image [2], the components of which are the brightness values in each of the three color planes of the RGB space, i.e.

Изображения в процессе регистрации и передачи по каналам связи обычно искажаются случайными помехами. Если неискаженный сигнал с выхода датчика подать непосредственно на вход монитора, то даже и в этом случае воспроизводимое изображение будет иметь некоторую зернистость, структура которой изменяется случайным образом. Обычно вклад шума учитывается как аддитивный случайный процесс, некоррелированный с изображением [3]. Практически можно считать, что источники изображения вырабатывают гауссов шум. Каналы передачи аналоговой информации вносят шум, который обычно можно также считать гауссовым [4] . Таким образом, процесса формирования изображения математически можно представить в виде

где

неискаженное шумом цветное изображение,

аддитивный шум - гауссов процесс с нулевым средним, дисперсией σ

\binom{2}{N}

и отсутствием корреляции между компонентами.

Images during registration and transmission over communication channels are usually distorted by random noise. If the undistorted signal from the sensor output is applied directly to the monitor input, then even in this case the reproduced image will have some graininess, the structure of which changes randomly. Usually, the noise contribution is taken into account as an additive random process uncorrelated with the image [3]. In practice, it can be assumed that image sources generate Gaussian noise. The analog information transmission channels introduce noise, which can usually also be considered Gaussian [4]. Thus, the image formation process can be mathematically represented as

Where

color image undistorted by noise,

additive noise - Gaussian process with zero mean, variance σ

\binom{2}{N}

and lack of correlation between components.

На практике изображения часто бывают искажены также помехами локального (импульсного) типа. С учетом этого процесс формирования изображения примет вид

где

импульсный шум, имеющий большую или меньшую амплитуду относительно соседних точек по крайней мере в одной из компонент.In practice, images are often also distorted by local (impulse) type interference. With this in mind, the imaging process will take the form

Where

impulse noise having a greater or lesser amplitude with respect to neighboring points in at least one of the components.

Естественный подход к обработке цветного изображения

заключается в создании фильтра для скалярного сигнала и применении его для каждой из составляющих S_R(i, j), S_G(i, j), S_B(i,j) отдельно. Такой подход имеет ряд недостатков. Составляющие цветного изображения в реальных случаях обычно коррелированы. И если каждая составляющая обрабатывается независимо, то эта корреляция не используется. Раздельная обработка сигналов векторного типа может привести к искажениям [1, 5].A natural approach to color image processing

consists in creating a filter for a scalar signal and applying it for each of the components S _R (i, j), S _G (i, j), S _B (i, j) separately. This approach has several disadvantages. The components of a color image in real cases are usually correlated. And if each component is processed independently, then this correlation is not used. Separate processing of vector-type signals can lead to distortions [1, 5].

Для устранения помех импульсного типа в обработке изображений эффективно используется медианная фильтрация, сохраняющая резкие перепады (границы, контура) [6] . Она осуществляется путем движения некоторой апертуры вдоль дискретного изображения и замены значения центрального элемента окрестности медианным значением, определяемым по элементам апертуры. При обобщении медианной процедуры на случай векторных сигналов на векторную медианную процедуру накладываются следующие требования [1]:
1) векторная медианная процедура должна обладать теми же свойствами, что и в скалярном случае, т.е. обладать нулевой импульсной характеристикой и хорошей способностью сглаживания робастой информации при сохранении резких фронтов сигнала;
2) векторная медианная процедура должна давать величину, которая сводится к скалярной медианной величине при единичной размерности вектора;
3) выходной сигнал векторного медианного фильтра должен совпадать с одним их входных векторов.To eliminate impulse-type interference in image processing, median filtering is effectively used, preserving sharp changes (borders, contours) [6]. It is carried out by moving a certain aperture along a discrete image and replacing the value of the central element of the neighborhood with the median value determined by the elements of the aperture. When generalizing the median procedure to the case of vector signals, the following requirements are imposed on the vector median procedure [1]:
1) the vector median procedure should have the same properties as in the scalar case, i.e. have zero impulse response and good ability to smooth robust information while maintaining sharp edges of the signal;
2) the vector median procedure should give a value that reduces to a scalar median value for a unit dimension of the vector;
3) the output signal of the vector median filter must coincide with one of their input vectors.

Определение. Векторной медианной величиной BM для

называется такая величина

что

Здесь

эвклидова норма.Definition The vector median value of BM for

this quantity is called

what

Here

Euclidean norm.

На практике наиболее распространена норма в пространстве L₂ [7]. С учетом этого получим определение векторной медианной величины с использованием нормы в L₂.In practice, the most common norm in the space L ₂ [7]. With this in mind, we obtain the definition of the vector median value using the norm in L ₂ .

Определение. Векторной медианной величиной

в пространстве L₂ для

называется такая величина

что

Здесь

норма в пространстве L₂.Definition Vector median

in the space L ₂ for

this quantity is called

what

Here

norm in the space L ₂ .

В общем случае норма в пространстве L₂ определяется формулой [9]

а расстояние между элементами f и g - формулой

т. е. в нашем случае, используя квадрат расстояния и заменяя знак интеграла на сумму по трем цветовым плоскостям в выражении (4), имеем

Простейшим методом устранения аддитивного шума в обработке изображений является арифметическое усреднение, при котором осуществляется замена значения каждого элемента средним значением, найденным по его окрестности [6].In the general case, the norm in the space L ₂ is determined by the formula [9]

and the distance between the elements f and g is the formula

i.e., in our case, using the square of the distance and replacing the sign of the integral with the sum over the three color planes in expression (4), we have

The simplest method for eliminating additive noise in image processing is arithmetic averaging, in which the value of each element is replaced with the average value found in its vicinity [6].

В предлагаемом устройстве используется алгоритм адаптивной гибридной фильтрации цветных изображений [8], который учитывает взаимную корреляцию составляющих цветного изображения и, используя комбинацию векторной медианной процедуры и метода арифметического усреднения, позволяет эффективно устранять как аддитивный, так и импульсный шумы. The proposed device uses an adaptive hybrid filtering filter for color images [8], which takes into account the cross-correlation of the components of the color image and, using a combination of the vector median procedure and the arithmetic averaging method, can effectively eliminate both additive and impulse noise.

Выражение адаптивного гибридного фильтра имеет вид

где W - окрестность элемента изображения размером 3х3;
0≤α≤1, 0≤β≤1 - весовые коэффициенты, адаптивно меняющие свои значения в соответствии с локальной активностью полезного и шумового сигналов;
(u,v) - центр окрестности элемента изображения;

элемент изображения, принадлежащий окрестности;

центральный элемент окрестности;

вектор средней яркости, определяемый по элементам изображения, принадлежащим апертуре;

вектор медианной яркости, определяемый по элементам изображения, принадлежащим апертуре.The adaptive hybrid filter expression has the form

where W is the neighborhood of a 3x3 image element;
0≤α≤1, 0≤β≤1 - weighting factors, adaptively changing their values in accordance with the local activity of the useful and noise signals;
(u, v) is the center of the neighborhood of the image element;

image element belonging to the neighborhood;

central element of the neighborhood;

vector of average brightness, determined by the image elements belonging to the aperture;

vector of median brightness, determined by the image elements belonging to the aperture.

Здесь элемент изображения является одномерным вектором, состоящим из трех компонентов, соответствующих значениям яркости в красной, зеленой и синей цветовых плоскостях пространства RGB. Here, the image element is a one-dimensional vector consisting of three components corresponding to brightness values in the red, green, and blue color planes of the RGB space.

Определение весовых коэффициентов α и β осуществляется по следующему алгоритму. The determination of the weighting coefficients α and β is carried out according to the following algorithm.

1. Вычисление α.

где

Считается, что дисперсии σ

\binom{2}{N}

,σ

\binom{2}{NR}

,σ

\binom{2}{NG}

,σ

\binom{2}{NB}

шумового сигнала известны априорно.1. The calculation of α.

Where

It is believed that variances σ

\binom{2}{N}

, σ

\binom{2}{Nr}

, σ

\binom{2}{NG}

, σ

\binom{2}{NB}

noise signal are known a priori.

2. Вычисление β.
2.1. При найденном α вычисляем оценки ε_j среднеквадратичной ошибки, полагая, что β = 0;1, по формуле
ε_J= β²X $\binom{2}{L,I}$ -2β((α+1)σ $\binom{2}{S,I}$ -ασ $\binom{2}{N,I}$ )+2σ $\binom{2}{S,I}$ -σ $\binom{2}{N,I}$ , (14)

где J = 1,...,6;
I = 1,...3 - число цветовых плоскостей изображения;

2.2. Определяем составляющую цветного изображения, для которой оценка ε_J среднеквадратичной ошибки максимальна, т.е. ε_I= max{ε_J}.
2.3. Для максимальной оценки среднеквадратичной ошибки вычисляем

(18)
где I = 1,...,3 - число цветовых плоскостей изображения.2. The calculation of β.
2.1. Given α, we calculate the estimates ε _{j of the} mean square error, assuming that β = 0; 1, by the formula
ε _J = β ² X

\binom{2}{L, i}

-2β ((α + 1) σ

\binom{2}{S i}

-ασ

\binom{2}{N, I}

) + 2σ

\binom{2}{S i}

-σ

\binom{2}{N, I}

, (fourteen)

where J = 1, ..., 6;
I = 1, ... 3 - the number of color planes of the image;

2.2. We determine the component of the color image for which the estimate ε _{J of the} mean square error is maximum, i.e. ε _I = max {ε _J }.
2.3. To maximize the mean square error, we calculate

(18)
where I = 1, ..., 3 is the number of color planes of the image.

2.4. Вычисление значения β в диапазоне 0≤β≤1

На фиг. 1 представлена блок-схема устройства обработки цветных изображений, на фиг. 2 - блок управления устройством, на фиг. 3 - первый, второй и третий блоки формирования окрестности и апертуры, на фиг. 4 - первый, второй и третий блоки вычисления норм, на фиг. 5 - блок вычисления локальных дисперсий полезного сигнала, на фиг. 6 - блок вычисления коэффициента α, на фиг. 7 - первый, второй и третий блоки вычисления оценок среднеквадратичной ошибки, на фиг. 8 - блок нахождения максимальной оценки среднеквадратичной ошибки, на фиг. 9 - блок вычисления коэффициента β, на фиг. 10 - блок вычисления значений выражения фильтра, на фиг. 11 - блок нахождения минимального значения выражения фильтра, на фиг. 12 - выходной блок устройства, на фиг. 13 - пояснения к определению окрестности и апертуры.2.4. The calculation of the value of β in the range 0≤β≤1

In FIG. 1 is a block diagram of a color image processing apparatus; FIG. 2 - control unit of the device, in FIG. 3 - first, second and third blocks of the formation of the neighborhood and aperture, in FIG. 4 - first, second and third units of calculation of norms; in FIG. 5 is a block for calculating local dispersions of a useful signal; FIG. 6 is a block for calculating the coefficient α, in FIG. 7 - the first, second and third blocks for calculating the estimates of the mean square error, in FIG. 8 is a block for finding a maximum estimate of the mean square error; FIG. 9 is a block for calculating the coefficient β, in FIG. 10 is a block for calculating values of a filter expression, in FIG. 11 is a block for finding the minimum value of the filter expression, in FIG. 12 - output unit of the device, in FIG. 13 - explanations for determining the surroundings and aperture.

Устройство обработки цветных изображений содержит блок 1 управления устройством; блок 2 синхронизации; первый, второй и третий блоки 3 формирования окрестности и апертуры; первый, второй и третий блоки 4 вычисления норм; блок 5 вычисления локальных дисперсий полезного сигнала; регистр 6; блок 7 вычисления коэффициента α; первый, второй и третий блоки 8 вычисления оценок среднеквадратичной ошибки; блок 9 нахождения максимальной оценки среднеквадратичной ошибки; блок 10 вычисления значений выражения фильтра; блок 11 вычисления коэффициента β; блок 12 нахождения минимального значения выражения фильтра; выходной блок 13 устройства; установочный вход 14 кода маски; установочный вход 15 управления коммутаторами; установочный вход 16 сигнала записи; установочный вход 17 дисперсии σ $\binom{2}{N}$ ; установочный вход 18 дисперсии σ $\binom{2}{NR}$ ; установочный вход 19 дисперсии σ $\binom{2}{NG}$ ; установочный вход 20 дисперсии σ $\binom{2}{NB}$ ; установочный вход 21 числа для нулевых элементов кода маски; группу выходов 22 устройства.The color image processing device comprises a device control unit 1; block 2 synchronization; the first, second and third blocks 3 of the formation of the neighborhood and aperture; the first, second and third blocks 4 of the calculation of the norms; unit 5 for calculating local dispersions of the useful signal; register 6; block 7 calculating the coefficient α; the first, second, and third blocks 8 of computing estimates of the mean square error; block 9 finding the maximum estimate of the mean square error; block 10 calculating the values of the filter expression; block 11 calculating the coefficient β; block 12 finding the minimum value of the filter expression; output unit 13 of the device; installation input 14 mask code; installation input 15 switch management; installation input 16 of the recording signal; setting input 17 dispersion σ $\binom{2}{N}$ ; setting input 18 of variance σ $\binom{2}{Nr}$ ; installation input 19 dispersion σ $\binom{2}{NG}$ ; setting input 20 dispersion σ $\binom{2}{NB}$ ; installation input 21 numbers for zero elements of the mask code; group of outputs 22 of the device.

Блок 1 управления устройством (фиг. 2) содержит датчик сигналов изображения 23; дискриминатор 24; первый 25, второй 28, третий 29, четвертый 32 элементы задержки; первый - четвертый элементы развязки 26; генератор импульсов 27; регистр сдвига 30; первый 31, второй 34, третий 35 регистры; счетчик 33. The device control unit 1 (Fig. 2) comprises an image signal sensor 23; discriminator 24; first 25, second 28, third 29, fourth 32 delay elements; first - fourth elements of the junction 26; pulse generator 27; shift register 30; first 31, second 34, third 35 registers; counter 33.

Блок 2 синхронизации (фиг. 3-11) содержит первый 47, второй 53, третий 54, четвертый 57, пятый 60, шестой 77, седьмой 79, восьмой 87, девятый 95, десятый 99, одиннадцатый 103, двенадцатый 105, тринадцатый 107, четырнадцатый 109, пятнадцатый 116, шестнадцатый 119, семнадцатый 123, восемнадцатый 127, девятнадцатый 139, двадцатый 145, двадцать первый 150, двадцать второй 154, двадцать третий 156, двадцать четвертый 172, двадцать пятый 176, двадцать шестой 179, двадцать седьмой 184, двадцать восьмой 188, двадцать девятый 190, тридцатый 199, тридцать первый 203, тридцать второй 208, тридцать третий 212, тридцать четвертый 219, тридцать пятый 223 элементы задержки; первую 78, вторую 80, третью 88, четвертую 90, пятую 204, шестую 209, седьмую 213 группы элементов И; первую 174, вторую 192, третью 221 группы элементов задержки; группу элементов развязки 215. Block 2 synchronization (Fig. 3-11) contains the first 47, second 53, third 54, fourth 57, fifth 60, sixth 77, seventh 79, eighth 87, ninth 95, tenth 99, eleventh 103, twelfth 105, thirteenth 107, fourteenth 109, fifteenth 116, sixteenth 119, seventeenth 123, eighteenth 127, nineteenth 139, twentieth 145, twenty first 150, twenty second 154, twenty third 156, twenty fourth 172, twenty fifth 176, twenty sixth 179, twenty seventh 184, twenty eighth 188, twenty-ninth 190, thirty thirty 199, thirty first 203, thirty second 208, thirty third 212, t Thirty-fourth 219, thirty-fifth 223 elements of delay; the first 78, the second 80, the third 88, the fourth 90, the fifth 204, the sixth 209, the seventh 213 groups of elements And; the first 174, second 192, third 221 groups of delay elements; junction group 215.

Первый, второй и третий блоки 3 формирования окрестности и апертуры (фиг. 3) содержат группу регистров сдвига 45; группу элементов И 46; блок сортировки кодов 48; сумматор 49; первый 50, второй 51, третий 52, четвертый 58, пятый 59 регистры; коммутатор 55; блок деления 56. The first, second and third blocks 3 of the formation of the neighborhood and aperture (Fig. 3) contain a group of shift registers 45; a group of elements And 46; block sorting codes 48; adder 49; first 50, second 51, third 52, fourth 58, fifth 59 registers; switch 55; division block 56.

Первый, второй и третий блоки 4 вычисления норм (фиг. 4) содержат первую 81, вторую 82, третью 83 группы блоков вычитания; первую 84, вторую 85, третью 86 группы квадраторов; группу сумматоров 89; группу регистров 91. The first, second and third blocks 4 calculation of norms (Fig. 4) contain the first 81, second 82, third 83 groups of blocks of subtraction; the first 84, the second 85, the third 86 groups of quadrators; adder group 89; group of registers 91.

Блок 5 вычисления локальных дисперсий полезного сигнала (фиг. 5) содержит первую 96, вторую 97, третью 98 группы блоков вычитания; первую 100, вторую 101, третью 102 группы квадраторов; первую 104 и вторую 106 группы сумматоров; группу блоков деления 108; группу регистров 110. Block 5 calculating the local dispersions of the useful signal (Fig. 5) contains the first 96, second 97, third 98 groups of subtraction blocks; first 100, second 101, third 102 groups of quadrators; the first 104 and second 106 adder groups; division block group 108; group of registers 110.

Блок 7 вычисления коэффициента α (фиг. 6) содержит блок деления 117; компаратор 118; первый 120, второй 124, третий 130 блоки вычитания; первый 121 и второй 129 элементы задержки; элемент И 122; первый 125 и второй 128 регистры; блок умножения 126. Кроме того, на чертеже также показаны первый установочный вход 131 и второй установочный вход 132. Block 7 calculating the coefficient α (Fig. 6) contains a division block 117; comparator 118; first 120, second 124, third 130 subtraction blocks; the first 121 and second 129 delay elements; element AND 122; first 125 and second 128 registers; a multiplication unit 126. In addition, the first installation input 131 and the second installation input 132 are also shown in the drawing.

Первый, второй и третий блоки 8 вычисления оценок среднеквадратичной ошибки (фиг. 7) содержат первый 138 и второй 157 регистры; первый 140, второй 141, третий 142, четвертый 143, пятый 144 блоки умножения; первый 146, второй 152, третий 153 элементы задержки; первый 147, второй 148 и третий 149 блоки вычитания; первый 151 и второй 158 сумматоры; квадратор 155. Кроме того, на чертеже также показан второй установочный вход 132. The first, second and third blocks 8 of computing the estimates of the mean square error (Fig. 7) contain the first 138 and second 157 registers; first 140, second 141, third 142, fourth 143, fifth 144 blocks of multiplication; first 146, second 152, third 153 delay elements; first 147, second 148 and third 149 subtraction blocks; first 151 and second 158 adders; quadrator 155. In addition, the second installation input 132 is also shown in the drawing.

Блок 9 нахождения максимальной оценки среднеквадратичной ошибки (фиг. 8) содержит группу компараторов 173; группу блоков памяти 175. Block 9 for finding the maximum estimate of the mean square error (Fig. 8) contains a group of comparators 173; a group of memory units 175.

Блок 11 вычисления коэффициента β (фиг. 9) содержит сумматор 180; первый 181, второй 182, третий 183 коммутаторы; элемент задержки 185; первый 186 и второй 187 блоки умножения; блок вычитания 189; блок деления 191; первый 193 и второй 194 компараторы. Кроме того, на чертеже также показаны первый установочный вход 131 и третий установочный вход 195. Block 11 calculating the coefficient β (Fig. 9) contains an adder 180; the first 181, the second 182, the third 183 switches; delay element 185; the first 186 and second 187 multiplication blocks; subtraction unit 189; division block 191; first 193 and second 194 comparators. In addition, the first installation input 131 and the third installation input 195 are also shown in the drawing.

Блок 10 вычисления значений выражения фильтра (фиг. 10) содержит первую 198, вторую 210, третью 214 группы элементов развязки; блок вычитания 200; первый 201 и второй 202 блоки умножения; первую 205, вторую 206, третью 207 группы блоков умножения; группу сумматоров 211; группу регистров 216. Кроме того, на чертеже также показан первый установочный вход 131. Block 10 calculating the values of the filter expression (Fig. 10) contains the first 198, second 210, third 214 groups of isolation elements; subtraction unit 200; the first 201 and second 202 multiplication blocks; the first 205, the second 206, the third 207 of the group of multiplication blocks; adder group 211; a group of registers 216. In addition, the first installation input 131 is also shown in the drawing.

Блок 12 нахождения минимального значения выражения фильтра (фиг. 11) содержит группу компараторов 220; группу блоков памяти 222. Block 12 of finding the minimum value of the filter expression (Fig. 11) contains a group of comparators 220; a group of memory blocks 222.

Выходной блок 13 устройства (фиг. 12) содержит первый 226, второй 227, третий 228 регистры; первый 229, второй 230, третий 231 коммутаторы. The output unit 13 of the device (Fig. 12) contains the first 226, second 227, third 228 registers; the first 229, the second 230, the third 231 switches.

Устройство обработки цветных изображений (фиг. 1) работает следующим образом. The device for processing color images (Fig. 1) works as follows.

Перед началом адаптивной гибридной фильтрации обрабатываемого цветного изображения (в дальнейшем - изображение) через установочный вход 14 кода маски в блок 1 управления устройством осуществляется запись кода маски, который определяет форму апертуры в окрестности текущего элемента изображения. Если элемент изображения из окрестности текущего элемента изображения (в дальнейшем - элемент окрестности) входит в апертуру (в дальнейшем - элемент апертуры), то соответствующий ему разряд кода маски равен "1". В противном случае этот разряд кода маски равен "0". Форма апертуры адаптивного гибридного фильтра может быть выбрана прямоугольной, линейной (горизонтальной и вертикальной), крестообразной и ромбовидной формы. Через установочный вход 15 управления коммутаторами в блок 1 управления устройством осуществляется запись двоичного кода номера информационных входов коммутаторов 55 первого, второго и третьего блоков 3 формирования окрестности и апертуры (фиг. 3). Через установочный вход 17 в регистр 6 (фиг. 1) осуществляется запись двоичного кода числового значения (в дальнейшем - значение) дисперсии σ $\binom{2}{N}$ шумового сигнала, присутствующего на изображении. Через установочные входы 18, 19, 20 в первый, второй и третий блоки 8 вычисления оценок среднеквадратичной ошибки соответственно осуществляется запись значений дисперсий σ $\binom{2}{NR}$ ,σ $\binom{2}{NG}$ ,σ $\binom{2}{NB}$ шумового сигнала, присутствующего соответственно в красной, зеленой и синей цветовых плоскостях изображения. Через установочный вход 21 числа для нулевых элементов кода маски осуществляется запись двоичного кода числа, превышающего максимальное значение яркости элемента изображения на единицу. Запись в регистры соответствующих блоков через указанные выше установочные входы осуществляется под воздействием управляющего сигнала, поступающего на установочный вход 16 сигнала записи. Блок 1 управления устройством формирует три цифровых сигнала, соответствующих значениям яркости элементов изображения, которые затем поступают на первый, второй и третий блоки 3 формирования окрестности и апертуры. На блок 2 синхронизации с блока 1 поступает сигнал, управляющий синхронизацией работы всех блоков устройства. При поступлении управляющего сигнала с блока 2 одновременно на первый, второй и третий блоки 3 в последних осуществляется формирование окрестности текущего элемента изображения размером 3х3 элементов (фиг. 13) и апертуры в ней, выделение центрального элемента окрестности, являющегося текущим элементом изображения, а также для элементов апертуры - вычисление значений компонентов векторов средней и медианной яркостей. Значения яркости
элементов апертуры с первого, второго и третьего блоков 3 поступают соответственно на первый, второй и третий блоки 4 вычисления норм. На первый блок 4 с первого - третьего блоков 3 также поступают значения компонентов вектора медианной яркости. На второй блок 4 с первого - третьего блоков 3 также поступают значения компонентов вектора средней яркости. На третий блок 4 с первого - третьего блоков 3 также поступают значения яркости центрального элемента окрестности. Значения яркости элементов окрестности и значения компонентов вектора средней яркости с первого - третьего блоков 3 одновременно подаются на блок 5 вычисления локальных дисперсий полезного сигнала, на который с блока 1 поступают данные о количестве единиц в коде маски. Работа первого - третьего блоков 4 и блока 5 начинается под воздействием управляющего сигнала с блока 2 синхронизации. В первом, втором и третьем блоках 4 вычисляются значения норм в соответствии с выражениями (5) - (7). В блоке 5 по элементам окрестности вычисляются значения локальных дисперсий σ $\binom{2}{S}$ ,σ $\binom{2}{SR}$ ,σ $\binom{2}{SG}$ ,σ $\binom{2}{SB}$ полезного сигнала в соответствии с выражениями (10) - (13). Здесь σ $\binom{2}{S}$ - локальная дисперсия полезного сигнала для пространства RGB и σ $\binom{2}{SR}$ ,σ $\binom{2}{SG}$ ,σ $\binom{2}{SB}$ - локальные дисперсии полезного сигнала для каждой цветовой плоскости отдельно. Управляющий сигнал с блока 2 синхронизации разрешает запись значения дисперсии σ $\binom{2}{N}$ шумового сигнала из регистра 6 в блок 7 вычисления коэффициента α. Под воздействием этого же управляющего сигнала значение локальной дисперсии σ $\binom{2}{S}$ полезного сигнала поступает с блока 5 в блок 7. Вычисление коэффициента α в блоке 7 осуществляется по формуле (9). На первый, второй и третий блоки 8 вычисления оценок среднеквадратичной ошибки подается следующая информация: с первого, второго и третьего блоков 3 - значения компонентов векторов медианной и средней яркостей и значения яркости центрального элемента окрестности, с блока 7 - значения коэффициента α и величин (1-α),2α и (2α-1), с блока 5 - значения локальных дисперсий σ $\binom{2}{SR}$ ,σ $\binom{2}{SG}$ ,σ $\binom{2}{SB}$ полезного сигнала. Работа блоков 8 начинается после подачи на них управляющего сигнала с блока 2 синхронизации. В процессе вычисления оценок ε_J среднеквадратичной ошибки в соответствии с выражениями (15), (16) в блоках 8 определяются значения величин X_LR ², X_LG ², X_LB ² по формуле (17). В блок 9 нахождения максимальной оценки среднеквадратичной ошибки с первого, второго и третьего блоков 8 подаются шесть значений оценок ε_J среднеквадратичной ошибки. Работа блока 9 начинается под воздействием управляющего сигнала с блока 2 синхронизации. Определяемый в блоке 9 номер максимальной оценки ε_I среднеквадратичной ошибки используется в блоке 11 для вычисления коэффициента β. В блок 11 поступает следующая информация: с первого, второго и третьего блоков 8 - значения величин X_LR ², X_LG ², X_LB ² и дисперсий σ $\binom{2}{NR}$ ,σ $\binom{2}{NG}$ ,σ $\binom{2}{NB}$ шумового сигнала, с блока 7 - значение коэффициента α, с блока 9 - номер максимальной оценки ε₁ среднеквадратичной ошибки, с блока 5 - значения локальных дисперсий σ $\binom{2}{SR}$ ,σ $\binom{2}{SG}$ ,σ $\binom{2}{SB}$ полезного сигнала. В блоке 11 вычисляется значение коэффициента β в соответствии с выражением (19) при подаче на него управляющего сигнала с блока 2 синхронизации. В блок 10 вычисления значений выражения фильтра поступает следующая информация: с блока 11 - значение коэффициента β, с блока 7 - значение коэффициента α и величины (1-α), а также с первого, второго и третьего блоков 4 - значения норм (5) - (7). В блоке 10 осуществляется вычисление значений Y(k), где k - число элементов апертуры, в соответствии с выражением (8). В общем случае k = 9. Работа блока 10 начинается при подаче на него управляющего сигнала с блока 2 синхронизации. В блок 12 нахождения минимального значения выражения фильтра с блока 10 поступают значения Y(k). В блоке 12 определяется номер минимального значения выражения фильтра Y_MIN(k), по которому в блоке 13 выбираются значения яркости элемента апертуры. Значения яркости этого элемента поступают на группу выходов 22 устройства. Одновременно с подачей управляющего сигнала на блок 12 с блока 2 синхронизации этот же сигнал поступает на блок 1 управления устройством для формирования окрестности очередного элемента изображения и блок 13 для перезаписи в его регистр значений яркости элементов текущей апертуры.Before the adaptive hybrid filtering of the processed color image (hereinafter referred to as the image) begins, the mask code is written to the device control unit 1 through the installation code 14 of the mask code, which determines the shape of the aperture in the vicinity of the current image element. If an image element from the vicinity of the current image element (hereinafter referred to as the neighborhood element) enters the aperture (hereinafter referred to as the aperture element), then the corresponding digit of the mask code is "1". Otherwise, this bit of the mask code is "0". The adaptive hybrid filter aperture shape can be selected in a rectangular, linear (horizontal and vertical), cruciform and rhomboid shapes. Through the installation input 15 of the switch control to the device control unit 1, the binary code of the number of information inputs of the switches 55 of the first, second, and third neighborhood and aperture formation blocks 3 is recorded (Fig. 3). Through the installation input 17 in the register 6 (Fig. 1) is written binary code of a numerical value (hereinafter - the value) of the variance σ $\binom{2}{N}$ noise signal present in the image. Through the installation inputs 18, 19, 20 into the first, second and third blocks 8 of calculating the estimates of the mean square error, respectively, the variance σ is recorded $\binom{2}{Nr}$ , σ $\binom{2}{NG}$ , σ $\binom{2}{NB}$ noise signal present respectively in the red, green and blue color planes of the image. Through the installation input 21 of the number for the zero elements of the mask code, the binary code of the number is recorded, which exceeds the maximum brightness value of the image element by one. Writing to the registers of the respective blocks through the above installation inputs is performed under the influence of a control signal supplied to the installation input 16 of the recording signal. The device control unit 1 generates three digital signals corresponding to the brightness values of the image elements, which then enter the first, second, and third neighborhood and aperture forming units 3. To block 2 synchronization from block 1 receives a signal that controls the synchronization of the operation of all blocks of the device. Upon receipt of a control signal from block 2 simultaneously to the first, second, and third blocks 3, the latter form a neighborhood of the current image element of 3x3 elements (Fig. 13) and an aperture in it, select the central element of the neighborhood, which is the current image element, and also aperture elements - calculation of the values of the components of the vectors of average and median brightness. Brightness values
aperture elements from the first, second and third blocks 3 are received respectively on the first, second and third blocks 4 of the calculation of the norms. The first block 4 from the first to third blocks 3 also receives the values of the components of the vector of median brightness. The second block 4 from the first to third blocks 3 also receives the values of the components of the vector of medium brightness. The third block 4 from the first to third blocks 3 also receives the brightness values of the central element of the neighborhood. The brightness values of the neighborhood elements and the values of the components of the vector of average brightness from the first to third blocks 3 are simultaneously fed to block 5 for calculating the local dispersions of the useful signal, to which block 1 receives data on the number of units in the mask code. The work of the first - third blocks 4 and block 5 begins under the influence of a control signal from block 2 synchronization. In the first, second and third blocks 4, the norms are calculated in accordance with the expressions (5) - (7). In block 5, the values of local variances σ $\binom{2}{S}$ , σ $\binom{2}{Sr}$ , σ $\binom{2}{SG}$ , σ $\binom{2}{SB}$ useful signal in accordance with expressions (10) - (13). Where σ $\binom{2}{S}$ - local dispersion of the useful signal for the space RGB and σ $\binom{2}{Sr}$ , σ $\binom{2}{SG}$ , σ $\binom{2}{SB}$ - local dispersion of the useful signal for each color plane separately. The control signal from block 2 synchronization allows the recording of the variance σ $\binom{2}{N}$ noise signal from register 6 to block 7 calculating the coefficient α. Under the influence of the same control signal, the value of the local dispersion σ $\binom{2}{S}$ of the useful signal comes from block 5 to block 7. The calculation of the coefficient α in block 7 is carried out according to the formula (9). The first information is supplied to the first, second, and third blocks 8 for computing the estimates of the mean square error: from the first, second, and third blocks 3 — the values of the components of the vectors of the median and average brightness and the brightness values of the central element of the neighborhood; from block 7 — the values of the coefficient α and the quantities (1 -α), 2α and (2α-1), from block 5, the values of local variances σ $\binom{2}{Sr}$ , σ $\binom{2}{SG}$ , σ $\binom{2}{SB}$ useful signal. The operation of blocks 8 begins after the supply of a control signal to them from block 2 synchronization. In the process of calculating the estimates ε _{J of the} mean square error in accordance with expressions (15), (16) in blocks 8, the values of the quantities X _LR ² , X _LG ² , X _LB ^{2 are} determined by the formula (17). In block 9 for finding the maximum estimate of the mean square error from the first, second, and third blocks 8, six values of estimates ε _{J of the} mean square error are supplied. The operation of block 9 begins under the influence of a control signal from block 2 synchronization. The number of the maximum estimate ε _{I of the} mean square error determined in block 9 is used in block 11 to calculate the coefficient β. Block 11 receives the following information: from the first, second, and third blocks 8, the values of X _LR ² , X _LG ² , X _LB ^2, and variances σ $\binom{2}{Nr}$ , σ $\binom{2}{NG}$ , σ $\binom{2}{NB}$ noise signal, from block 7, the coefficient α, from block 9, the number of the maximum estimate ε _{1 of the} standard error, and from block 5, the values of local variances σ $\binom{2}{Sr}$ , σ $\binom{2}{SG}$ , σ $\binom{2}{SB}$ useful signal. In block 11, the value of the coefficient β is calculated in accordance with expression (19) when a control signal is supplied to it from synchronization block 2. The following information is received in block 10 for calculating the values of the filter expression: from block 11, the value of coefficient β, from block 7, the value of coefficient α and magnitude (1-α), and also from the first, second, and third blocks 4, the values of norms (5) - (7). In block 10, the values of Y (k) are calculated, where k is the number of elements of the aperture, in accordance with expression (8). In the general case, k = 9. The operation of block 10 begins when a control signal is supplied to it from synchronization block 2. In block 12 of finding the minimum value of the filter expression from block 10, the values Y (k) are received. In block 12, the number of the minimum value of the filter expression Y _MIN (k) is determined by which the brightness values of the aperture element are selected in block 13. The brightness values of this element go to the group of outputs 22 of the device. Simultaneously with supplying a control signal to block 12 from synchronization block 2, the same signal is sent to device control block 1 to form a neighborhood of the next image element and block 13 to overwrite the brightness values of the elements of the current aperture in its register.

Устройство обработки цветных изображений работает следующим образом. A device for processing color images works as follows.

Перед началом адаптивной гибридной фильтрации обрабатываемого изображения через установочный вход 14 кода маски (фиг. 2) на информационные входы регистра сдвига 30 и первого регистра 31 подается код маски. Если элемент изображения входит в окрестность текущего элемента изображения, то соответствующий ему разряд кода, записанного в первом регистре 31, равен "1". В противном случае этот разряд кода маски равен "0". Запись кода маски в регистр сдвига 30 и первый регистр 31 осуществляется при подаче на второй управляющий вход регистра сдвига 30 и управляющий вход первого регистра 31 сигнала с установочного входа 16 сигнала записи. С выхода первого регистра 31 код маски через группу выходов 41 блока 1 параллельно поступает на каждый из блоков 3. Через установочный вход 15 управления коммутаторами во второй регистр 34 осуществляется запись двоичного кода того номера информационных входов коммутаторов 55 первого - третьего блоков 3 (фиг. 3), на которые поступают значения компонентов вектора медианной яркости. Номер информационных входов коммутаторов 55 зависит от содержимого первого регистра 31. С выхода второго регистра 34 код номера информационных входов коммутаторов 55 первого - третьего блоков 3 через выход 43 блока 1 параллельно поступает на первый - третий блоки 3. Обрабатываемое изображение в процессе его строчного сканирования датчиком сигналов изображения 23, например цветной телевизионной камерой, поступает на информационный вход дискриминатора 24, преобразующего аналоговый сигнал в три цифровых сигнала, соответствующих значениям яркости элементов изображения в красной, зеленой и синей цветовых плоскостях пространства RGB. С первого, второго, третьего выходов дискриминатора 24 значения яркости элементов изображения поступают в цифровой форме на выходы 36, 37, 38 блока 1 соответственно. Тактовые импульсы с генератора импульсов 27 поступают на синхронизирующий вход датчика сигналов изображения 23, на управляющий вход дискриминатора 24, на входы первого 25 и второго 28 элементов задержки. Время задержки в первом элементе задержки 25 равно времени обработки данных в дискриминаторе 24. С выхода первого элемента задержки 25 тактовые импульсы поступают на выход 39 блока 1. Время задержки во втором элементе задержки 28 равно времени формирования первой окрестности в группах регистров сдвига 45 и группах элементов И 46 первого - третьего блоков 3 (фиг. 3). С выхода второго элемента задержки 28 тактовый импульс поступает на выход 42 блока 1 и на вход отключения генератора импульсов 27. Код маски поступает на информационный вход регистра сдвига 30, который преобразует параллельный код маски в последовательный. На первый управляющий вход регистра сдвига 30 поступают тактовые импульсы с генератора импульсов 27. С первого выхода регистра сдвига 30 на вход четвертого элемента задержки 32 поступает сигнал, свидетельствующий об окончании преобразования параллельного кода маски в последовательный. Время задержки в четвертом элементе задержки 32 равно времени подсчета числа единиц в коде маски счетчиком 33. С второго выхода регистра сдвига 30 на вход счетчика 33 поступает последовательный код маски. Сигналы с выходов четвертого элемента задержки 32 и счетчика 33 одновременно поступают на управляющий и информационный входы третьего регистра 35 соответственно. Данные о количестве единиц в коде маски с выхода третьего регистра 35 поступают на выход 44 блока 1. Before the adaptive hybrid filtering of the processed image begins, the mask code is supplied to the information inputs of the shift register 30 and the first register 31 through the installation input 14 of the mask code (Fig. 2). If the image element is in the vicinity of the current image element, then the corresponding bit of the code recorded in the first register 31 is equal to "1". Otherwise, this bit of the mask code is "0". The mask code is recorded in the shift register 30 and the first register 31 when the shift register 30 and the control input of the first signal register 31 are input to the second control input from the setup input 16 of the write signal. From the output of the first register 31, the mask code through the group of outputs 41 of block 1 is simultaneously sent to each of the blocks 3. Through the installation input 15 of the switch control, the binary code of the number of information inputs of the switches 55 of the first and third blocks 3 is recorded in the second register 34 (Fig. 3 ), to which the values of the components of the vector of median brightness arrive. The number of information inputs of the switches 55 depends on the contents of the first register 31. From the output of the second register 34, the code number of the information inputs of the switches 55 of the first and third blocks 3 through the output 43 of the block 1 is simultaneously sent to the first and third blocks 3. The processed image during its horizontal scanning by the sensor image signals 23, for example, a color television camera, is fed to the information input of the discriminator 24, which converts the analog signal into three digital signals corresponding to the brightness values image elements in the red, green and blue color space RGB planes. From the first, second, third outputs of the discriminator 24, the brightness values of the image elements are transmitted in digital form to the outputs 36, 37, 38 of block 1, respectively. Clock pulses from the pulse generator 27 are fed to the clock input of the image signal sensor 23, to the control input of the discriminator 24, to the inputs of the first 25 and second 28 delay elements. The delay time in the first delay element 25 is equal to the data processing time in the discriminator 24. From the output of the first delay element 25, the clock pulses are sent to the output 39 of block 1. The delay time in the second delay element 28 is equal to the formation time of the first neighborhood in the shift register groups 45 and element groups And 46 of the first - third blocks 3 (Fig. 3). From the output of the second delay element 28, the clock pulse is fed to the output 42 of block 1 and to the shutdown input of the pulse generator 27. The mask code is fed to the information input of the shift register 30, which converts the parallel mask code into a serial one. At the first control input of the shift register 30, clock pulses are received from the pulse generator 27. From the first output of the shift register 30, a signal is received at the input of the fourth delay element 32, which indicates the end of the conversion of the parallel mask code to serial. The delay time in the fourth delay element 32 is equal to the counting time of the number of units in the mask code by the counter 33. From the second output of the shift register 30, a sequential mask code is received at the input of the counter 33. The signals from the outputs of the fourth delay element 32 and counter 33 are simultaneously supplied to the control and information inputs of the third register 35, respectively. Data on the number of units in the mask code from the output of the third register 35 goes to the output of 44 block 1.

При поступлении тактовых импульсов с входов 39 первого, второго и третьего блоков 3 (фиг. 3) на входы управления сдвигом групп регистров сдвига 45 первого - третьего блоков 3 в последних осуществляется последовательный сдвиг элементов изображения для формирования окрестности текущего элемента изображения размером 3х3 элементов (фиг. 13). Значения яркости элементов окрестности с выходов регистров сдвига групп регистров сдвига 45 первого - третьего блоков 3 параллельно поступают на вторые входы элементов И групп элементов И 46 первого - третьего блоков 3, на первые входы которых одновременно поступает код маски с групп входов 41 первого - третьего блоков 3. С выходов регистров сдвига групп регистров сдвига 45 значения яркости элементов окрестности также поступают на информационные входы вторых регистров 51 первого - третьего блоков 3. С выходов элементов И групп элементов И 46 значения яркости элементов апертуры параллельно поступают на входы блоков сортировки кодов 48, сумматоров 49 и первых регистров 50 первого - третьего блоков 3. Блоки сортировки кодов 48 осуществляют параллельно-последовательную сортировку значений яркости элементов апертуры. В результате их параллельной попарной перестановки на выходах блоков сортировки кодов 48 формируются отсортированные в порядке возрастания или убывания значения яркости элементов апертуры. С выходов блоков сортировки кодов 48 отсортированные значения яркости элементов апертуры поступают на соответствующие информационные входы коммутаторов 55 первого - третьего блоков 3, на первые управляющие входы которых через входы 43 первого - третьего блоков 3 поступает двоичный код номера информационного входа, а с входов 42 первого - третьего блоков 3 через первый элемент задержки 47 блока 2 на вторые управляющие входы подается сигнал, разрешающий их работу. С выхода первого элемента задержки 47 управляющий сигнал также поступает на вход третьего элемента задержки 54 блока 2 синхронизации. Время задержки в первом элементе задержки 47 равно времени работы блоков сортировки кодов 48 первого - третьего блоков 3. Upon receipt of clock pulses from the inputs 39 of the first, second and third blocks 3 (Fig. 3) to the inputs of the shift control of the shift register groups 45 of the first - third blocks 3, the last elements are sequentially shifted to form a neighborhood of the current image element with a size of 3x3 elements (Fig. . 13). The brightness values of the neighborhood elements from the outputs of the shift registers of the groups of shift registers 45 of the first to third blocks 3 are simultaneously sent to the second inputs of the elements AND of the groups of elements AND 46 of the first and third blocks 3, the first inputs of which simultaneously receive the mask code from the groups of inputs 41 of the first and third blocks 3. From the outputs of the shift registers of the groups of shift registers 45, the brightness values of the neighborhood elements also go to the information inputs of the second registers 51 of the first and third blocks 3. From the outputs of the elements AND groups of elements And 46 The brightness values of the aperture elements are simultaneously fed to the inputs of the codes sorting units 48, the adders 49 and the first registers 50 of the first and third blocks 3. The codes sorting units 48 carry out parallel-sequential sorting of the brightness values of the aperture elements. As a result of their parallel pairwise rearrangement at the outputs of the sorting blocks of codes 48, the brightness values of the aperture elements sorted in ascending or descending order are formed. From the outputs of the codes sorting units 48, the sorted brightness values of the aperture elements are sent to the corresponding information inputs of the switches 55 of the first and third blocks 3, the first control inputs of which through the inputs 43 of the first and third blocks 3 receive the binary code of the information input number, and from the inputs 42 of the first the third blocks 3 through the first delay element 47 of block 2 to the second control inputs a signal is issued allowing them to work. From the output of the first delay element 47, the control signal also enters the input of the third delay element 54 of the synchronization unit 2. The delay time in the first delay element 47 is equal to the operating time of the sorting blocks of codes 48 of the first to third blocks 3.

Коммутаторы 55 и второй регистр 34 блока 1 (фиг. 2) используются для определения значений компонентов вектора медианной яркости, которые с выходов коммутаторов 55 первого - третьего блоков 3 записываются через информационные входы в четвертые регистры 58, на управляющие входы которых поступает сигнал разрешения записи с выхода третьего элемента задержки 54 блока 2. Время задержки в третьем элементе задержки 54 равно времени работы коммутаторов 55 первого - третьего блоков 3. Сумматоры 49 в первом - третьем блоках 3 осуществляют сложение значений яркости элементов апертуры. Работа сумматоров 49 начинается при подаче на их управляющие входы сигнала с входов 42 первого - третьего блоков 3. Значения сумм с выходов сумматоров 49 поступают на входы делимого блоков деления 56 первого - третьего блоков 3, на входы делителя которых подается значение количества элементов апертуры с входов 44 первого - третьего блоков 3. Работа блоков деления 56 начинается при подаче на их управляющие входы сигнала с входов 42 первого - третьего блоков 3 через второй элемент задержки 53 блока 2. Время задержки во втором элементе задержки 53 равно времени работы сумматоров 49 первого - третьего блоков 3. С выхода второго элемента задержки 53 управляющий сигнал поступает на вход четвертого элемента задержки 57 блока 2 синхронизации. Результаты деления, являющиеся значениями компонентов вектора средней яркости, с выходов блоков деления 56 записываются через информационные входы в пятые регистры 59 по сигналу, поступающему на их управляющие входы с выхода четвертого элемента задержки 57 блока 2. Время задержки в четвертом элементе задержки 57 равно времени работы блоков деления 56 первого - третьего блоков 3. С выхода четвертого элемента задержки 57 управляющий сигнал поступает на вход пятого элемента задержки 60 блока 2 синхронизации. В первые регистры 50 через информационные входы записываются значения яркости элементов апертуры. На управляющие входы первых регистров 50 с входов 42 первого - третьего блоков 3 подается сигнал разрешения записи. С выходов первых регистров 50 первого - третьего блоков 3 значения яркости элементов апертуры параллельно поступают на группы выходов 67 - 69 первого - третьего блоков 3 соответственно. В третьи регистры 52 первого - третьего блоков 3 через информационные входы записываются значения яркости центрального элемента окрестности. На управляющие входы третьих регистров 52 с входов 42 первого - третьего блоков 3 подается сигнал разрешения записи. С выходов третьих регистров 52 первого - третьего блоков 3 значения яркости центрального элемента окрестности поступают на выходы 73 - 75 первого - третьего блоков 3. С выходов четвертых 58 и пятых 59 регистров первого - третьего блоков 3 значения компонентов векторов медианной и средней яркостей соответственно поступают на выходы 61 - 63 и 64 - 66 первого - третьего блоков 3. Управляющий сигнал с выхода пятого элемента задержки 60 поступает на выход 76 блока 2 синхронизации. Время задержки в пятом элементе задержки 60 выбирается таким образом, чтобы управляющий сигнал с выхода 76 блока 2 поступал одновременно с информационными сигналами с выходов 61 - 63 и 64 - 66 первого - третьего блоков 3. The switches 55 and the second register 34 of block 1 (Fig. 2) are used to determine the values of the components of the median brightness vector, which are written from the outputs of the switches 55 of the first and third blocks 3 through information inputs to the fourth registers 58, to the control inputs of which a recording permission signal is received from the output of the third delay element 54 of the block 2. The delay time in the third delay element 54 is equal to the operating time of the switches 55 of the first and third blocks 3. The adders 49 in the first and third blocks 3 add the values brightly sti elements of the aperture. The operation of the adders 49 begins when a signal is fed to their control inputs from the inputs 42 of the first to third blocks 3. The values of the sums from the outputs of the adders 49 go to the inputs of the divisible division blocks 56 of the first and third blocks 3, to the inputs of the divider of which the value of the number of aperture elements from the inputs 44 of the first - third blocks 3. The operation of the division blocks 56 starts when a signal is fed to their control inputs from the inputs 42 of the first - third blocks 3 through the second delay element 53 of block 2. The delay time in the second delay element 53 is equal to change the operation of the adders 49 of the first to third blocks 3. From the output of the second delay element 53, the control signal is input to the fourth delay element 57 of the synchronization block 2. The division results, which are the values of the components of the medium-brightness vector, from the outputs of the division blocks 56 are recorded through the information inputs to the fifth registers 59 by the signal supplied to their control inputs from the output of the fourth delay element 57 of block 2. The delay time in the fourth delay element 57 is equal to the operating time division blocks 56 of the first to third blocks 3. From the output of the fourth delay element 57, the control signal is input to the fifth delay element 60 of the synchronization unit 2. In the first registers 50, through the information inputs, the brightness values of the aperture elements are recorded. To the control inputs of the first registers 50 from the inputs 42 of the first to third blocks 3, a write enable signal is supplied. From the outputs of the first registers 50 of the first - third blocks 3, the brightness values of the aperture elements are simultaneously sent to the output groups 67 - 69 of the first - third blocks 3, respectively. In the third registers 52 of the first - third blocks 3 through the information inputs are recorded brightness values of the central element of the neighborhood. To the control inputs of the third registers 52 from the inputs 42 of the first to third blocks 3, a write enable signal is supplied. From the outputs of the third registers 52 of the first - third blocks 3, the brightness values of the central element of the neighborhood go to the outputs 73 - 75 of the first - third blocks 3. From the outputs of the fourth 58 and fifth 59 registers of the first - third blocks 3, the values of the components of the vectors of median and average brightness respectively outputs 61 - 63 and 64 - 66 of the first - third blocks 3. The control signal from the output of the fifth delay element 60 is fed to the output 76 of the synchronization block 2. The delay time in the fifth delay element 60 is selected so that the control signal from the output 76 of block 2 arrives simultaneously with the information signals from the outputs 61 - 63 and 64 - 66 of the first and third blocks 3.

Управляющий сигнал с входа 76 блока 2 синхронизации (фиг. 4) поступает на вход шестого элемента задержки 77 и на первые входы элементов И первой группы элементов И 78 блока 2. На вторые входы элементов И первой группы элементов И 78 с группы входов 41 блока 2 поступает код маски. На выходах элементов И первой 78, второй 80, третьей 88, четвертой 90 групп элементов И блока 2 синхронизации формируются управляющие сигналы в соответствии с кодом маски. Управляющий сигнал с выхода шестого элемента задержки 77 блока 2 синхронизации поступает на вход седьмого элемента задержки 79 и на первые входы элементов И второй группы элементов И 80. На вторые входы элементов И второй группы элементов И 80 с группы входов 41 блока 2 поступает код маски. Управляющий сигнал с выхода седьмого элемента задержки 79 блока 2 синхронизации поступает на вход восьмого элемента задержки 87 и на первые входы элементов И третьей группы элементов И 88. На вторые входы элементов И третьей группы элементов И 88 с группы входов 41 блока 2 поступает код маски. Управляющий сигнал с выхода восьмого элемента задержки 87 блока 2 синхронизации поступает на первые входы элементов И четвертой группы элементов И 90. На вторые входы элементов И четвертой группы элементов И 90 с группы входов 41 блока 2 поступает код маски. На первые информационные входы блоков вычитания первой группы блоков вычитания 81 первого блока 4 с входа 61 поступает значение первого компонента вектора медианной яркости. На первые информационные входы блоков вычитания первой группы блоков вычитания 81 второго блока 4 с входа 64 поступает значение первого компонента вектора средней яркости. На первые информационные входы блоков вычитания первой группы блоков вычитания 81 третьего блока 4 с входа 73 поступает значение первого компонента центрального элемента окрестности. На первые информационные входы блоков вычитания второй группы блоков вычитания 82 первого блока 4 с входа 62 поступает значение второго компонента вектора медианной яркости. На первые информационные входы блоков вычитания второй группы блоков вычитания 82 второго блока 4 с входа 65 поступает значение второго компонента вектора средней яркости. На первые информационные входы блоков вычитания второй группы блоков вычитания 82 третьего блока 4 с входа 74 поступает значение второго компонента центрального элемента окрестности. На первые информационные входы блоков вычитания третьей группы блоков вычитания 83 первого блока 4 с входа 63 поступает значение третьего компонента вектора медианной яркости. На первые информационные входы блоков вычитания третьей группы блоков вычитания 83 второго блока 4 с входа 66 поступает значение третьего компонента вектора средней яркости. На первые информационные входы блоков вычитания третьей группы блоков вычитания 83 третьего блока 4 с входа 75 поступает значение третьего компонента центрального элемента окрестности. На вторые информационные входы блоков вычитания первой 81, второй 82, третьей 83 групп блоков вычитания первого - третьего блоков 4 с групп входов 67, 68, 69 соответственно параллельно поступают значения яркости элементов апертуры. Работа первой 81, второй 82, третьей 83 групп блоков вычитания начинается при подаче на их управляющие входы сигналов с выходов элементов И первой группы элементов И 78 блока 2 синхронизации. Время задержки в шестом элементе задержки 77 равно времени работы блоков вычитания первой 81, второй 82, третьей 83 групп блоков вычитания первого - третьего блоков 4. С выходов блоков вычитания первой 81, второй 82, третьей 83 групп блоков вычитания первого - третьего блоков 4 значения разностей S_R(i, j)-S_MR(u, v), S_G(i,j)-S_MG(u,v), S_B(i,j)-S_MB(u,v), S_R(i,j)-S_AR(u,v), S_G(i,j)-S_AG(u,v), S_B(i,j)-S_AB(u,v), S_R(i,j)-S_R(u,v), S_G(i, j)-S_G(u, v), S_B(i, j)-S_B(u,v) параллельно поступают на информационные входы квадраторов первой 84, второй 85, третьей 86 групп квадраторов первого - третьего блоков 4 соответственно. Работа первой 84, второй 85, третьей 86 групп квадраторов начинается при подаче на их управляющие входы сигналов с выходов элементов И второй группы элементов И 80 блока 2. Время задержки в седьмом элементе задержки 79 равно времени работы первой 84, второй 85, третьей 86 квадраторов групп квадраторов первого - третьего блоков 4. Выходы квадраторов первой 84, второй 85, третьей 86 групп квадраторов первого - третьего блоков 4 являются соответственно первыми, вторыми и третьими информационными входами сумматоров групп сумматоров 89 первого - третьего блоков 4. Работа сумматоров групп сумматоров 89 первого - третьего блоков 4 начинается при подаче на их управляющие входы сигналов с выходов элементов И третьей группы элементов И 88 блока 2. Время задержки в восьмом элементе задержки 87 равно времени работы сумматоров групп сумматоров 89 первого - третьего блоков 4. Значения норм (5) - (7) с выходов сумматоров групп сумматоров 89 первого - третьего блоков 4 параллельно поступают на информационные входы регистров групп регистров 91 первого - третьего блоков 4, с выходов которых: для первого блока 4 - на группу выходов 92, для второго блока 4 - на группу выходов 93 и для третьего блока 4 - на группу выходов 94. Запись в регистры групп регистров 91 осуществляется после подачи на их управляющие входы сигналов с выходов элементов И четвертой группы элементов И 90 блока 2 синхронизации.The control signal from the input 76 of the synchronization unit 2 (Fig. 4) is input to the sixth delay element 77 and to the first inputs of the elements And the first group of elements AND 78 of the block 2. At the second inputs of the elements And the first group of elements And 78 from the group of inputs 41 of the block 2 the mask code arrives. At the outputs of the elements And the first 78, second 80, third 88, fourth 90 groups of elements And block 2 synchronization control signals are generated in accordance with the mask code. The control signal from the output of the sixth delay element 77 of the synchronization unit 2 is fed to the input of the seventh delay element 79 and to the first inputs of the AND elements of the second group of elements AND 80. The mask code is supplied to the second inputs of the And elements of the second group of elements AND 80 from the group of inputs 41 of the block 2. The control signal from the output of the seventh delay element 79 of the synchronization unit 2 is fed to the input of the eighth delay element 87 and to the first inputs of the AND elements of the third group of elements AND 88. The mask code is supplied to the second inputs of the And elements of the third group of elements AND 88 from the group of inputs 41 of the block 2. The control signal from the output of the eighth delay element 87 of the synchronization unit 2 is supplied to the first inputs of the AND elements of the fourth group of AND elements 90. The mask code is supplied to the second inputs of the And elements of the fourth group of AND 90 elements from the group of inputs 41 of the block 2. At the first information inputs of the subtraction blocks of the first group of subtraction blocks 81 of the first block 4, the value of the first component of the median brightness vector is received from input 61. At the first information inputs of the subtraction blocks of the first group of subtraction blocks 81 of the second block 4, the value of the first component of the medium-brightness vector is received from input 64. At the first information inputs of the subtraction blocks of the first group of subtraction blocks 81 of the third block 4, the value of the first component of the central element of the neighborhood enters from input 73. At the first information inputs of the subtraction blocks of the second group of subtraction blocks 82 of the first block 4, the value of the second component of the median brightness vector is supplied from input 62. At the first information inputs of the subtraction blocks of the second group of subtraction blocks 82 of the second block 4, from the input 65, the value of the second component of the medium-brightness vector is received. At the first information inputs of the subtraction blocks of the second group of subtraction blocks 82 of the third block 4, the value of the second component of the central element of the neighborhood enters from input 74. At the first information inputs of the subtraction blocks of the third group of subtraction blocks 83 of the first block 4, the value of the third component of the median brightness vector is received from input 63. The first information inputs of the subtraction blocks of the third group of subtraction blocks 83 of the second block 4 from the input 66 receives the value of the third component of the medium brightness vector. At the first information inputs of the subtraction blocks of the third group of subtraction blocks 83 of the third block 4, the value of the third component of the central element of the neighborhood comes from input 75. The second information inputs of the subtraction blocks of the first 81, second 82, and third 83 groups of subtraction blocks of the first and third blocks 4 from the groups of inputs 67, 68, 69, respectively, simultaneously receive the brightness values of the aperture elements. The work of the first 81, second 82, third 83 groups of blocks of subtraction begins when a signal is fed to their control inputs from the outputs of the elements AND of the first group of elements AND 78 of the synchronization block 2. The delay time in the sixth delay element 77 is equal to the operating time of the subtraction blocks of the first 81, second 82, third 83 groups of subtraction blocks of the first - third blocks 4. From the outputs of the subtraction blocks of the first 81, second 82, third 83 groups of subtraction blocks of the first - third blocks 4 values differences S _R (i, j) -S _MR (u, v), S _G (i, j) -S _MG (u, v), S _B (i, j) -S _MB (u, v), S _R (i, j) -S _AR (u, v), S _G (i, j) -S _AG (u, v), S _B (i, j) -S _AB (u, v), S _R ( i, j) -S _R (u, v), S _G (i, j) -S _G (u, v), S _B (i, j) -S _B (u, v) are simultaneously fed to the information inputs of the quad first 84, second 85, third 86 groups of quadrators of the first to third blocks 4, respectively. The work of the first 84, second 85, third 86 groups of quadrators begins when the signals from the outputs of the elements And the second group of elements And 80 of block 2 are fed to their control inputs. The delay time in the seventh delay element 79 is equal to the time of the first 84, second 85, third 86 quadrators quadrator groups of the first to third blocks 4. The quadrator outputs of the first 84, second 85, third 86 quadrator groups of the first to third blocks 4 are respectively the first, second and third information inputs of the adders of the adder groups 89 of the first to third block at 4. The operation of the adders of the adder groups 89 of the first to third blocks 4 begins when signals from the outputs of the elements of the third group of elements AND 88 of the block 2 are fed to their control inputs. The delay time in the eighth delay element 87 is equal to the operation time of the adders of the adder groups 89 of the first and third blocks 4. The values of the norms (5) - (7) from the outputs of the adders of the adder groups 89 of the first to third blocks 4 are simultaneously sent to the information inputs of the registers of the register groups 91 of the first and third blocks 4, the outputs of which: for the first block 4 - to the group Exit 92, the second unit 4 - to a group of outputs 93 and to the third unit 4 - to a group of output registers 94. Write registers 91 groups is performed after the control signals at their inputs and output elements of the fourth group of AND gates 90 block 2 synchronization.

Управляющий сигнал с входа 76 блока 2 (фиг. 5) поступает на управляющие входы блоков вычитания первой 96, второй 97, третьей 98 групп блоков вычитания блока 5 и на вход девятого элемента задержки 95 блока 2 синхронизации. На первые информационные входы блоков вычитания первой группы блоков вычитания 96 с входа 64 поступает значение первого компонента вектора средней яркости. На первые информационные входы блоков вычитания второй группы блоков вычитания 97 с входа 65 поступает значение второго компонента вектора средней яркости. На первые информационные входы блоков вычитания третьей группы блоков вычитания 98 с входа 66 поступает значение третьего компонента вектора средней яркости. На вторые информационные входы блоков вычитания первой 96, второй 97, третьей 98 групп блоков вычитания блока 5 с групп входов 70, 71, 72 соответственно параллельно поступают значения яркости элементов окрестности. Работа блоков вычитания первой 96, второй 97, третьей 98 групп блоков вычитания начинается после подачи на их управляющие входы сигнала с входа 76 блока 2 синхронизации. Управляющий сигнал с выхода девятого элемента задержки 95 блока 2 поступает на вход десятого элемента задержки 99 блока 2. Время задержки в девятом элементе задержки 95 равно времени работы блоков вычитания первой 96, второй 97, третьей 98 групп блоков вычитания блока 5. Значения разностей S_R(i,j)-S_AR(u,v), S_G(i,j)-S_AG(u,v), S_B(i,j)-S_AB(u, v) с выходов блоков вычитания первой 96, второй 97, третьей 98 групп блоков вычитания параллельно поступают на информационные входы квадраторов первой 100, второй 101, третьей 102 групп квадраторов. Работа первой 100, второй 101, третьей 102 групп квадраторов начинается при подаче на их управляющие входы сигнала с выхода девятого элемента задержки 95 блока 2. Выходы квадраторов первой 100, второй 101, третьей 102 групп квадраторов являются первыми, вторыми и третьими информационными входами сумматоров первой группы сумматоров 104, работа которых начинается при подаче на их управляющие входы сигнала с выхода десятого элемента задержки 99 блока 2. Время задержки в десятом элементе задержки 99 равно времени работы первой 100, второй 101, третьей 102 групп квадраторов блока 5. Управляющий сигнал с выхода десятого элемента задержки 99 поступает на вход одиннадцатого элемента задержки 103 блока 2 синхронизации. С выходов квадраторов первой 100, второй 101, третьей 102 групп квадраторов значения (S_R(i,j)-S_AR(u,v))², (S_G(i, j)-S_AG(u, v))², (S_B(i,j)-S_AB(u,v))² подаются на информационные входы сумматоров первой группы сумматоров 104, а на информационные входы первого, третьего и четвертого сумматоров второй группы сумматоров 106 с выходов квадраторов первой 100, второй 101, третьей 102 групп квадраторов значения (S_R(i,j)-S_AR(u,v))², (S_B(i,j)-S_AB(u,v))², (S_G(i,j)-S_AG(u,v))². Работа первой группы сумматоров 104 начинается под воздействием управляющего сигнала с выхода десятого элемента задержки 99 блока 2. Значения

с выходов сумматоров первой группы сумматоров 104 поступают на информационные входы второго сумматора второй группы сумматоров 106. Работа второй группы сумматоров 106 начинается при подаче на их управляющие входы сигнала с выхода одиннадцатого элемента задержки 103 блока 2 синхронизации. Время задержки в одиннадцатом элементе задержки 103 равно времени работы первой группы сумматоров 104 блока 5. Управляющий сигнал с выхода одиннадцатого элемента задержки 103 поступает на вход двенадцатого элемента задержки 105 блока 2 синхронизации. С выходов первого, третьего и четвертого сумматоров второй группы сумматоров 106 значения сумм

соответственно поступают на входы делимого первого, третьего и четвертого блоков деления группы блоков деления 108. С выхода второго сумматора второй группы сумматоров 106 значение суммы

поступает на вход делимого второго блока деления группы блоков деления 108. На входы делителя блоков деления группы блоков деления 108 с входа 44 блока 5 подается число единиц в коде маски. Работа группы блоков деления 108 начинается при подаче на их управляющие входы сигнала с выхода двенадцатого элемента задержки 105 блока 2 синхронизации. Время задержки в двенадцатом элементе задержки 105 равно времени работы второй группы сумматоров 106 блока 5. Управляющий сигнал с выхода двенадцатого элемента задержки 105 поступает на вход тринадцатого элемента задержки 107 блока 2 синхронизации. Результаты деления, являющиеся дисперсиями σ

\binom{2}{SR}

,σ

\binom{2}{S}

,σ

\binom{2}{SB}

,σ

\binom{2}{SG/}

полезного сигнала в пределах окрестности текущего элемента изображения, с выходов блоков деления группы блоков деления 108 поступают на информационные входы регистров группы регистров 110, с выходов которых - на выходы 112, 113, 114, 115 блока 5. Запись в регистры осуществляется по управляющему сигналу с выхода тринадцатого элемента задержки 107 блока 2. Время задержки в тринадцатом элементе задержки 107 равно времени работы группы блоков деления 108 блока 5. Управляющий сигнал с выхода тринадцатого элемента задержки 107 поступает на вход четырнадцатого элемента задержки 109 блока 2 синхронизации, с выхода которого - на выход 111 блока 2. Время задержки в четырнадцатом элементе задержки 109 равно времени передачи информации с входов регистров группы регистров 110 на выходы 112 - 115 блока 5.The control signal from the input 76 of block 2 (Fig. 5) is fed to the control inputs of the subtraction blocks of the first 96, second 97, third 98 groups of subtraction blocks of block 5 and the input of the ninth delay element 95 of block 2 of synchronization. At the first information inputs of the subtraction blocks of the first group of subtraction blocks 96, input 64 receives the value of the first component of the medium brightness vector. The first information inputs of the subtraction blocks of the second group of subtraction blocks 97 from the input 65 receives the value of the second component of the medium brightness vector. At the first information inputs of the subtraction blocks of the third group of subtraction blocks 98, input 66 receives the value of the third component of the medium brightness vector. The second information inputs of the subtraction blocks of the first 96, second 97, and third 98 groups of subtraction blocks of block 5 from the

input groups

70, 71, 72, respectively, simultaneously receive the brightness values of the neighborhood elements. The operation of the subtraction blocks of the first 96, second 97, third 98 groups of subtraction blocks begins after a signal is fed to their control inputs from input 76 of synchronization block 2. The control signal from the output of the ninth delay element 95 of block 2 is input to the tenth delay element 99 of block 2. The delay time in the ninth delay element 95 is equal to the operating time of the subtraction blocks of the first 96, second 97, and third 98 groups of subtraction blocks of block 5. Difference values S _R (i, j) -S _AR (u, v), S _G (i, j) -S _AG (u, v), S _B (i, j) -S _AB (u, v) from the outputs of the first subtraction blocks 96, the second 97, the third 98 groups of subtraction blocks are simultaneously fed to the information inputs of the squares of the first 100, the second 101, and the third 102 groups of quadrators. The work of the first 100, second 101, third 102 groups of quadrators begins when a signal is fed to their control inputs from the output of the ninth delay element 95 of block 2. The outputs of the first 100, second 101, third 102 groups of quadrators are the first, second and third information inputs of the adders of the first groups of adders 104, the operation of which begins when a signal is fed to their control inputs from the output of the tenth delay element 99 of block 2. The delay time in the tenth delay element 99 is equal to the operating time of the first 100, second 101, and third 102 groups unit 5, control signal from the output of the tenth delay element 99 is fed to the input of the eleventh delay element 103 of the synchronization block 2. From the outputs of the quadrants of the first 100, second 101, and third 102 groups of quadrators, the values (S _R (i, j) -S _AR (u, v)) ² , (S _G (i, j) -S _AG (u, v)) ² , (S _B (i, j) -S _AB (u, v)) ² are fed to the information inputs of the adders of the first group of adders 104, and to the information inputs of the first, third and fourth adders of the second group of adders 106 from the outputs of the squares of the first 100, second 101, third 102 groups of quadrators of the value (S _R (i, j) -S _AR (u, v)) ² , (S _B (i, j) -S _AB (u, v)) ² , (S _G ( i, j) -S _AG (u, v)) ² . The work of the first group of adders 104 begins under the influence of a control signal from the output of the tenth delay element 99 of block 2. Values

from the outputs of the adders of the first group of adders 104 go to the information inputs of the second adder of the second group of adders 106. The work of the second group of adders 106 starts when a signal is sent to their control inputs from the output of the eleventh delay element 103 of synchronization unit 2. The delay time in the eleventh delay element 103 is equal to the operating time of the first group of adders 104 of block 5. The control signal from the output of the eleventh delay element 103 is input to the twelfth delay element 105 of the synchronization block 2. From the outputs of the first, third and fourth adders of the second group of adders 106 values of the sums

respectively, the inputs of the dividend first, third and fourth blocks of division of the group of blocks of division 108. From the output of the second adder of the second group of adders 106, the value of the sum

arrives at the input of the divisible second division block of the group of division blocks 108. The number of units in the mask code is supplied to the inputs of the divider of division blocks of the group of division blocks 108 from the input 44 of block 5. The work of the group of division blocks 108 begins when a signal is fed to their control inputs from the output of the twelfth delay element 105 of the synchronization block 2. The delay time in the twelfth delay element 105 is equal to the operating time of the second group of adders 106 of the block 5. The control signal from the output of the twelfth delay element 105 is fed to the input of the thirteenth delay element 107 of the synchronization block 2. Fission results, which are variances of σ

\binom{2}{Sr}

, σ

\binom{2}{S}

, σ

\binom{2}{SB}

, σ

\binom{2}{SG /}

of the useful signal within the vicinity of the current image element, from the outputs of the division blocks, the groups of division blocks 108 go to the information inputs of the registers of the group of registers 110, the outputs of which go to the

outputs

112, 113, 114, 115 of the block 5. Recording to the registers is performed by the control signal from the output of the thirteenth delay element 107 of block 2. The delay time in the thirteenth delay element 107 is equal to the operating time of the group of division blocks 108 of block 5. The control signal from the output of the thirteenth delay element 107 is input to the fourteenth lementa delay unit 109 2 sync, the output of which - to the output 111 of delay block 2. The time in the fourteenth delay element 109 is equal to the transmission time information from the input group of registers registers 110 to outputs 112 - 115 unit 5.

Управляющий сигнал с входа 111 блока 2 синхронизации (фиг. 6) поступает на управляющие входы блока деления 117 блока 7, компаратора 118 блока 7 и вход пятнадцатого элемента задержки 116 блока 2. На вход делителя блока деления 117 и первый информационный вход компаратора 118 с входа 113 блока 7 поступает значение локальной дисперсии σ $\binom{2}{S}$ полезного сигнала. На вход делимого блока деления 117 и второй информационный вход компаратора 118 с выхода регистра 6 поступает значение дисперсии σ $\binom{2}{N}$ шумового сигнала. В предлагаемом устройстве все компараторы имеют три выхода. При подаче на их информационные входы двух сравниваемых чисел и на управляющие входы сигнала разрешения операции сравнения на первый выход выдается меньшее из сравниваемых чисел, на второй - флаг операции сравнения и на третий - большее из сравниваемых чисел. Выходной сигнал, соответствующий флагу операции сравнения, имеет уровень логической единицы, если на первый информационный вход подано большее число, а на второй - меньшее. Во всех остальных случаях (большее число подается на второй информационный вход, а меньшее - на первый; оба входных числа равны между собой) выходной сигнал, соответствующий флагу операции сравнения, имеет уровень логического нуля. Результат деления σ $\binom{2}{N}$ /σ $\binom{2}{S}$ с выхода блока деления 117 поступает на второй информационный вход первого блока вычитания 120, на первый информационный вход которого с первого установочного входа 131 поступает сигнал, соответствующий двоичному коду единицы. Сигналы, подаваемые на установочные входы внутри блоков предлагаемого устройства, поддерживаются на заданном уровне до конца его работы. Работа первого блока вычитания 120 начинается после подачи на его управляющий вход сигнала с выхода пятнадцатого элемента задержки 116 блока 2. Время задержки в пятнадцатом элементе задержки 116 равно времени работы блока деления 117 или компаратора 118. Управляющий сигнал с выхода пятнадцатого элемента задержки 116 поступает на вход шестнадцатого элемента задержки 119 блока 2 синхронизации. Сигнал, соответствующий флагу операции сравнения, с выхода компаратора 118 поступает на вход первого элемента задержки 121 блока 7, с выхода которого - на второй вход элемента И 122. На первый вход элемента И 122 с выхода первого блока вычитания 120 поступает значение разности 1-σ $\binom{2}{N}$ /σ $\binom{2}{S}$ . Время задержки в первом элементе задержки 121 блока 7 равно времени работы первого блока вычитания 120. С выхода элемента И 122 значение коэффициента α поступает на второй информационный вход второго блока вычитания 124, на информационный вход первого регистра 125 и на первый информационный вход блока умножения 126. На первый информационный вход второго блока вычитания 124 с первого установочного входа 131 подается сигнал, соответствующий двоичному коду единицы. Во втором блоке вычитания 124 осуществляется вычисление значения разности 1-α. На второй информационный вход блока умножения 126 с второго установочного входа 132 подается сигнал, соответствующий двоичному коду двойки. В блоке умножения 126 вычисляется произведение 2α. Работа второго блока вычитания 124 и блока умножения 126, а также запись значения коэффициента α в первый регистр 125 осуществляется под воздействием управляющего сигнала с выхода шестнадцатого элемента задержки 119 блока 2 синхронизации. Время задержки в шестнадцатом элементе задержки 119 равно времени работы первого блока вычитания 120 и элемента И 122. Управляющий сигнал с выхода шестнадцатого элемента задержки 119 поступает на вход семнадцатого элемента задержки 123 блока 2 синхронизации. С выхода второго блока вычитания 124 значение 1-α поступает на информационный вход второго регистра 128, с выхода которого - на выход 134 блока 7. С выхода первого регистра 125 значение коэффициента α поступает на выход 135 блока 7. С выхода блока умножения 126 значение произведения 2α подается на вход второго элемента задержки 129 блока 7 и на первый информационный вход третьего блока вычитания 130. С выхода второго элемента задержки 129 блока 7 значение 2α поступает на выход 136 блока 7. На второй информационный вход третьего блока вычитания 130 с первого установочного входа 131 подается сигнал, соответствующий двоичному коду единицы. В третьем блоке вычитания 130 вычисляется разность 2α-1. Запись информации во второй регистр 128 и работа третьего блока вычитания 130 начинается при подаче на их управляющие входы сигнала с выхода семнадцатого элемента 123 задержки блока 2 синхронизации. Время задержки в семнадцатом элементе задержки 123 равно времени работы второго блока вычитания 124 или блока умножения 126. Управляющий сигнал с выхода семнадцатого элемента задержки 123 поступает на вход восемнадцатого элемента задержки 127 блока 2 синхронизации. Значение 2α-1 с выхода 14 третьего блока вычитания 130 поступает на выход 137 блока 7. На выход 133 блока 2 поступает управляющий сигнал с выхода восемнадцатого элемента задержки 127, время задержки которого равно времени формирования информации на выходах 134, 136, 137 блока 7. Время задержки во втором элементе задержки 129 блока 7 равно времени задержки в восемнадцатом элементе задержки 127 блока 2 синхронизации.The control signal from the input 111 of the synchronization unit 2 (Fig. 6) is supplied to the control inputs of the division unit 117 of the block 7, the comparator 118 of the block 7 and the input of the fifteenth delay element 116 of the block 2. To the input of the divider of the division unit 117 and the first information input of the comparator 118 from the input 113 block 7 receives the value of the local variance σ $\binom{2}{S}$ useful signal. The input of the divisible division unit 117 and the second information input of the comparator 118 from the output of the register 6 receives the variance σ $\binom{2}{N}$ noise signal. In the proposed device, all comparators have three outputs. When two compared numbers are fed to their information inputs and to the control inputs of the enable signal for the comparison operation, the lower of the compared numbers is issued to the first output, the comparison operation flag to the second and the larger of the compared numbers to the third. The output signal corresponding to the flag of the comparison operation has a logic level if a larger number is supplied to the first information input and a smaller number to the second. In all other cases (the larger number is fed to the second information input, and the smaller to the first; both input numbers are equal to each other), the output signal corresponding to the flag of the comparison operation has a logic zero level. Division result σ $\binom{2}{N}$ / σ $\binom{2}{S}$ from the output of the division unit 117, it enters the second information input of the first subtraction unit 120, the first information input of which from the first installation input 131 receives a signal corresponding to the binary code of the unit. The signals supplied to the installation inputs inside the blocks of the proposed device are maintained at a given level until the end of its operation. The operation of the first subtraction unit 120 begins after a signal is fed to its control input from the output of the fifteenth delay element 116 of block 2. The delay time in the fifteenth delay element 116 is equal to the operation time of the division unit 117 or comparator 118. The control signal from the output of the fifteenth delay element 116 is input sixteenth delay element 119 block 2 synchronization. The signal corresponding to the flag of the comparison operation, from the output of the comparator 118 is fed to the input of the first delay element 121 of block 7, the output of which is to the second input of the element And 122. The value of the difference 1-σ is received at the first input of the element And 122 from the output of the first subtraction block 120 $\binom{2}{N}$ / σ $\binom{2}{S}$ . The delay time in the first delay element 121 of block 7 is equal to the operating time of the first subtraction block 120. From the output of element And 122, the coefficient α goes to the second information input of the second subtraction block 124, to the information input of the first register 125 and to the first information input of the multiplication block 126. A signal corresponding to the binary code of the unit is supplied to the first information input of the second subtraction block 124 from the first installation input 131. In the second subtraction unit 124, a difference value of 1-α is calculated. At the second information input of the multiplication unit 126, a signal corresponding to the binary code of two is supplied from the second installation input 132. In the multiplication block 126, the product 2α is calculated. The operation of the second subtraction block 124 and the multiplication block 126, as well as the value of the coefficient α are recorded in the first register 125 under the influence of a control signal from the output of the sixteenth delay element 119 of the synchronization block 2. The delay time in the sixteenth delay element 119 is equal to the operating time of the first subtraction unit 120 and the And element 122. The control signal from the output of the sixteenth delay element 119 is input to the seventeenth delay element 123 of the synchronization unit 2. From the output of the second subtraction block 124, the value 1-α goes to the information input of the second register 128, the output of which goes to the output 134 of block 7. From the output of the first register 125, the coefficient α goes to the output 135 of block 7. From the output of the multiplication block 126, the product value 2α is fed to the input of the second delay element 129 of block 7 and to the first information input of the third subtraction block 130. From the output of the second delay element 129 of block 7, the value 2α is output to the output 136 of block 7. The second information input of the third subtraction block 130 from the first input signal 131, a signal corresponding to the binary code of the unit is supplied. In the third subtraction unit 130, the difference 2α-1 is calculated. The recording of information in the second register 128 and the operation of the third subtraction unit 130 begins when a signal is fed to their control inputs from the output of the seventeenth delay element 123 of the synchronization block 2. The delay time in the seventeenth delay element 123 is equal to the operating time of the second subtraction block 124 or the multiplication block 126. The control signal from the output of the seventeenth delay element 123 is input to the eighteenth delay element 127 of the synchronization block 2. The value 2α-1 from the output 14 of the third subtraction unit 130 is sent to the output 137 of the block 7. The output 133 of the block 2 receives a control signal from the output of the eighteenth delay element 127, the delay time of which is equal to the time of information generation at the outputs 134, 136, 137 of the block 7. The delay time in the second delay element 129 of block 7 is equal to the delay time in the eighteenth delay element 127 of synchronization block 2.

В первых регистрах 138 первого, второго и третьего блоков 8 (фиг. 7) соответственно хранятся значения дисперсий σ $\binom{2}{NR}$ ,σ $\binom{2}{NG}$ ,σ $\binom{2}{NB}$ шумового сигнала, записанные с установочных входов 18, 19, 20 по управляющему сигналу с установочного входа 16 сигнала записи. С выходов первых регистров 138 первого - третьего блоков 8 значения дисперсий σ $\binom{2}{NR}$ ,σ $\binom{2}{NG}$ ,σ $\binom{2}{NB}$ поступают соответственно на выходы 169, 170, 171 первого, второго, третьего блоков 8. Работа первого - пятого блоков умножения 140 - 144 начинается при подаче на их управляющие входы сигнала с входа 133 блока 2, который также подается на вход девятнадцатого элемента задержки 139 блока 2. На первый информационный вход первого блока умножения 140 первого блока 8 с входа 64 подается значение первого компонента вектора средней яркости. На первый информационный вход первого блока умножения 140 второго блока 8 с входа 65 подается значение второго компонента вектора средней яркости. На первый информационный вход первого блока умножения 140 третьего блока 8 с входа 66 подается значение третьего компонента вектора средней яркости. На вторые информационные входы первых блоков умножения 140 первого - третьего блоков 8 подается значение разности 1-α с входов 134 первого - третьего блоков 8. На второй информационный вход второго блока умножения 141 с входа 73 первого блока 8 подается значение первого компонента центрального элемента окрестности. На второй информационный вход второго блока умножения 141 с входа 74 второго блока 8 подается значение второго компонента центрального элемента окрестности. На второй информационный вход второго блока умножения 141 с входа 75 третьего блока 8 подается значение третьего компонента центрального элемента окрестности. На первые информационные входы вторых блоков умножения 141 первого - третьего блоков 8 подается значение коэффициента α с входов 135 первого - третьего блоков 8. На первые информационные входы третьих блоков умножения 142 первого - третьего блоков 8 с входов 137 первого - третьего блоков 8 подается значение разности 2α-1. На вторые информационные входы третьих блоков умножения 142 и третьих блоков вычитания 149 первого - третьего блоков 8 с выходов первых регистров 138 первого - третьего блоков 8 подаются значения дисперсий σ $\binom{2}{NR}$ ,σ $\binom{2}{NG}$ ,σ $\binom{2}{NB}$ шумового сигнала. На первые информационные входы четвертых блоков умножения 143 первого - третьего блоков 8 с входов 136 первого - третьего блоков 8 подается значение произведения 2α. На вторые информационные входы четвертых 143 и пятых 144 блоков умножения первого - третьего блоков 8 с входов 112, 115, 114 первого, второго, третьего блоков 8 подаются значения локальных дисперсий σ $\binom{2}{SR}$ ,σ $\binom{2}{SG}$ ,σ $\binom{2}{SB}$ полезного сигнала. С второго установочного входа 132 сигнал, соответствующий двоичному коду двойки, подается на первые информационные входы пятых блоков умножения 144 первого - третьего блоков 8. С выходов первых блоков умножения 140 первого - третьего блоков 8 значения произведений (1-α)S_AR(u,v),(1-α)S_AG(u,v),(1-α)S_AB(u,v) подаются на входы первых элементов задержки 146 первого - третьего блоков 8. С выходов вторых блоков умножения 141 первого - третьего блоков 8 значения произведений αS_R(u,v),αS_G(u,v),αS_B(u,v) подаются на первые информационные входы первых блоков вычитания 147 первого - третьего блоков 8, на вторые информационные входы которых с входов 61 - 63 первого - третьего блоков 8 подаются значения компонентов вектора медианной яркости. С выходов третьих блоков умножения 142 первого - третьего блоков 8 значения произведений (2α-1)σ $\binom{2}{NR}$ ,(2α-1)σ $\binom{2}{NG}$ ,(2α-1)σ $\binom{2}{NB}$ подаются на первые информационные входы вторых блоков вычитания 148 первого - третьего блоков 8, на вторые информационные входы которых с выходов четвертых блоков умножения 143 первого - третьего блоков 8 подаются значения произведений 2ασ $\binom{2}{SR}$ ,2ασ $\binom{2}{SG}$ ,2ασ $\binom{2}{SB}$ . С выходов пятых блоков умножения 144 первого - третьего блоков 8 значения произведений 2σ $\binom{2}{SR}$ ,2σ $\binom{2}{SG}$ ,2σ $\binom{2}{SB}$ подаются на первые информационные входы третьих блоков вычитания 149 первого - третьего блоков 8. Работа первых - третьих блоков вычитания 147 - 149 первого - третьего блоков 8 начинается при подаче на их управляющие входы сигнала с выхода девятнадцатого элемента задержки 139 блока 2. Время задержки в девятнадцатом элементе задержки 139 равно времени работы первого - пятого блоков умножения 140 - 144 первого - третьего блоков 8. Управляющий сигнал с выхода девятнадцатого элемента задержки 139 поступает на вход двадцатого элемента задержки 145 блока 2 синхронизации. С выходов первых элементов задержки 146 первого - третьего блоков 8 значения (1-α)S_AR(u,v),(1-α)S_AG(u,v),(1-α)S_AB(u,v) подаются на первые информационные входы первых сумматоров 151 первого - третьего блоков 8, на вторые информационные входы которых с выходов первых блоков вычитания 147 первого - третьего блоков 8 подаются значения

Работа первых сумматоров 151 первого - третьего блоков 8 начинается при подаче на их управляющие входы сигнала с выхода двадцатого элемента задержки 145 блока 2. Время задержки в двадцатом элементе задержки 145 блока 2 и первых элементах задержки 146 первого - третьего блоков 8 равно времени работы первых блоков вычитания 147 первого - третьего блоков 8. С выхода двадцатого элемента задержки 145 блока 2 управляющий сигнал подается на вход двадцать первого элемента задержки 150 блока 2. С выходов вторых блоков вычитания 148 первого - третьего блоков 8 значения

подаются на входы вторых элементов задержки 152 первого - третьего блоков 8, с выходов которых - на вторые информационные входы вторых сумматоров 158 первого - третьего блоков 8. С выходов третьих блоков вычитания 149 первого - третьего блоков 8 значения 2σ

\binom{2}{SR}

-σ

\binom{2}{NR}

,2σ

\binom{2}{SG}

-σ

\binom{2}{NG}

,2σ

\binom{2}{SB}

-σ

\binom{2}{NB}

подаются на входы третьих элементов задержки 153 первого - третьего блоков 8. С выходов первых сумматоров 151 первого - третьего блоков 8 значения

поступают на информационные входы квадраторов 155 первого - третьего блоков 8, с выходов которых значения X_LR ², X_LG ², X_LB ², вычисляемые по формуле (17), подаются на информационные входы вторых регистров 157 первого - третьего блоков 8 и первые информационные входы вторых сумматоров 158 первого - третьего блоков 8. Работа квадраторов 155 первого - третьего блоков 8 начинается при подаче на их управляющие входы сигнала с выхода двадцать первого элемента задержки 150 блока 2. Время задержки в двадцать первом элементе задержки 150 блока 2 равно времени работы первых сумматоров 151 первого - третьего блоков 8. С выхода двадцать первого элемента задержки 150 блока 2 управляющий сигнал подается на вход двадцать второго элемента задержки 154 блока 2. Время задержки во вторых элементах задержки 152 первого - третьего блоков 8 равно времени работы первых сумматоров 151 и квадраторов 155 первого - третьего блоков 8. Работа вторых сумматоров 158 первого - третьего блоков 8 и запись во вторые регистры 157 первого - третьего блоков 8 начинается при подаче на их управляющие входы сигнала с выхода двадцать второго элемента задержки 154 блока 2. Время задержки в двадцать втором элементе задержки 154 блока 2 равно времени работы квадраторов 155 первого - третьего блоков 8. С выхода двадцать второго элемента задержки 154 блока 2 управляющий сигнал подается на вход двадцать третьего элемента задержки 156 блока 2. С выходов вторых регистров 157 первого - третьего блоков 8 значения X_LR ², X_LG ², X_LB ² подаются на выходы 160 - 162 первого - третьего блоков 8. С выходов вторых сумматоров 158 и третьих элементов задержки 153 первого - третьего блоков 8 значения оценок ε₁,...,ε_6/ среднеквадратичной ошибки поступают соответственно на выходы 163 - 168 первого - третьего блоков 8. Время задержки в двадцать третьем элементе задержки 156 блока 2 равно времени работы вторых сумматоров 158 первого - третьего блоков 8. С выхода двадцать третьего элемента задержки 156 блока 2 управляющий сигнал подается на выход 159 блока 2. Время задержки в третьих элементах задержки 153 первого - третьего блоков 8 равно времени работы первых 151, вторых 158 сумматоров и квадраторов 155 первого - третьего блоков 8.The first registers 138 of the first, second and third blocks 8 (Fig. 7) respectively store the variance values σ

\binom{2}{Nr}

, σ

\binom{2}{NG}

, σ

\binom{2}{NB}

noise signal recorded from the

installation inputs

18, 19, 20 by the control signal from the installation input 16 of the recording signal. From the outputs of the first registers 138 of the first and third blocks, 8 variance values σ

\binom{2}{Nr}

, σ

\binom{2}{NG}

, σ

\binom{2}{NB}

respectively arrive at the

outputs

169, 170, 171 of the first, second, third blocks 8. The operation of the first and fifth multiplication blocks 140 - 144 begins when a signal is fed to their control inputs from the input 133 of block 2, which is also fed to the input of the nineteenth delay element 139 of the block 2. At the first information input of the first multiplication block 140 of the first block 8, the value of the first component of the medium-brightness vector is supplied from input 64. The value of the second component of the medium-brightness vector is supplied to the first information input of the first multiplication block 140 of the second block 8 from input 65. The value of the third component of the medium-brightness vector is supplied to the first information input of the first multiplication block 140 of the third block 8 from input 66. The second information inputs of the first multiplication blocks 140 of the first to third blocks 8 are supplied with the value of the difference 1-α from the inputs 134 of the first and third blocks 8. The value of the first component of the central element of the neighborhood is supplied to the second information input of the second multiplication block 141 from the input 73 of the first block 8. The second information input of the second multiplication unit 141 from the input 74 of the second block 8 is supplied with the value of the second component of the central element of the neighborhood. The second information input of the second multiplication block 141 from the input 75 of the third block 8 is fed with the value of the third component of the central element of the neighborhood. At the first information inputs of the second multiplication blocks 141 of the first to third blocks 8, the coefficient α is supplied from the inputs 135 of the first to third blocks 8. The difference value is supplied to the first information inputs of the third multiplication blocks 142 of the first to third blocks 8 from the inputs 137 of the first to third blocks 8 2α-1. The second information inputs of the third multiplication blocks 142 and the third subtraction blocks 149 of the first and third blocks 8 from the outputs of the first registers 138 of the first and third blocks 8 are fed with the variance values σ

\binom{2}{Nr}

, σ

\binom{2}{NG}

, σ

\binom{2}{NB}

noise signal. The value of the product 2α is supplied to the first information inputs of the fourth multiplication blocks 143 of the first and third blocks 8 from the inputs 136 of the first and third blocks 8. The second information inputs of the fourth 143 and fifth 144 blocks of multiplication of the first - third blocks 8 from the

inputs

112, 115, 114 of the first, second, third blocks 8 are fed with the values of local variances σ

\binom{2}{Sr}

, σ

\binom{2}{SG}

, σ

\binom{2}{SB}

useful signal. From the second installation input 132, the signal corresponding to the binary code of two is fed to the first information inputs of the fifth multiplication blocks 144 of the first and third blocks 8. From the outputs of the first multiplication blocks 140 of the first and third blocks, 8 are the product values (1-α) S _AR (u, v), (1-α) S _AG (u, v), (1-α) S _AB (u, v) are applied to the inputs of the first delay elements 146 of the first and third blocks 8. From the outputs of the second multiplication blocks 141 of the first and third blocks 8 values of the products _{αS R (u, v),} αS G (u, v), αS B (u, v) are supplied to the first data inputs of the first subtracting unit 147 first - retego units 8, on which the second information inputs from the inputs 61 - 63 of the first - third blocks 8 serves median brightness value of the vector components. From the outputs of the third blocks of multiplication 142 of the first - third blocks 8 values of the products (2α-1) σ

\binom{2}{Nr}

, (2α-1) σ

\binom{2}{NG}

, (2α-1) σ

\binom{2}{NB}

are fed to the first information inputs of the second subtraction blocks 148 of the first to third blocks 8, to the second information inputs of which from the outputs of the fourth multiplication blocks 143 of the first and third blocks 8 the values of the products 2ασ

\binom{2}{Sr}

, 2ασ

\binom{2}{SG}

, 2ασ

\binom{2}{SB}

. From the outputs of the fifth blocks of multiplication 144 of the first - third blocks 8 values of products 2σ

\binom{2}{Sr}

, 2σ

\binom{2}{SG}

, 2σ

\binom{2}{SB}

served on the first information inputs of the third subtraction blocks 149 of the first - third blocks 8. The operation of the first - third subtraction blocks 147 - 149 of the first - third blocks 8 starts when a signal is fed to their control inputs from the output of the nineteenth delay element 139 of block 2. The delay time is in the nineteenth the delay element 139 is equal to the operating time of the first to fifth multiplication blocks 140 - 144 of the first to third blocks 8. The control signal from the output of the nineteenth delay element 139 is input to the twentieth delay element 145 of the sync block 2 nizatsii. From the outputs of the first delay elements 146 of the first and third blocks of 8 values (1-α) S _AR (u, v), (1-α) S _AG (u, v), (1-α) S _AB (u, v) are fed to the first information inputs of the first adders 151 of the first to third blocks 8, the second information inputs of which from the outputs of the first subtraction blocks 147 of the first and third blocks 8 are fed

The operation of the first adders 151 of the first to third blocks 8 begins when a signal is fed to their control inputs from the output of the twentieth delay element 145 of block 2. The delay time in the twentieth delay element 145 of block 2 and the first delay elements 146 of the first and third blocks 8 is equal to the operating time of the first blocks subtracting 147 of the first to third blocks 8. From the output of the twentieth delay element 145 of block 2, the control signal is fed to the input of the twenty-first delay element 150 of block 2. From the outputs of the second blocks of subtraction 148 of the first to third blocks 8 is and I

fed to the inputs of the second delay elements 152 of the first to third blocks 8, from the outputs of which to the second information inputs of the second adders 158 of the first to third blocks 8. From the outputs of the third subtraction blocks 149 of the first and third blocks 8, values 2σ

\binom{2}{Sr}

-σ

\binom{2}{Nr}

, 2σ

\binom{2}{SG}

-σ

\binom{2}{NG}

, 2σ

\binom{2}{SB}

-σ

\binom{2}{NB}

served on the inputs of the third delay elements 153 of the first - third blocks 8. From the outputs of the first adders 151 of the first - third blocks 8 values

arrive at the information inputs of the quadrants 155 of the first and third blocks 8, from the outputs of which the values X _LR ² , X _LG ² , X _LB ² , calculated by the formula (17), are fed to the information inputs of the second registers 157 of the first and third blocks 8 and the first information the inputs of the second adders 158 of the first to third blocks 8. The operation of the squares 155 of the first to third blocks 8 begins when a signal is fed to their control inputs from the output of the twenty-first delay element 150 of block 2. The delay time in the twenty-first delay element 150 of block 2 is equal to the operating time first adders 151 of the first to third blocks 8. From the output of the twenty-first delay element 150 of block 2, the control signal is input to the twenty-second delay element 154 of block 2. The delay time in the second delay elements 152 of the first to third blocks 8 is equal to the operating time of the first adders 151 and squares 155 of the first - third blocks 8. The operation of the second adders 158 of the first - third blocks 8 and recording in the second registers 157 of the first - third blocks 8 begins when a signal is fed to their control inputs from the output of the twenty second element holders 154 of block 2. The delay time in the twenty-second delay element 154 of block 2 is equal to the operating time of the squares 155 of the first to third blocks 8. From the output of the twenty-second delay element 154 of block 2, the control signal is input to the twenty-third delay element 156 of block 2. From the outputs second registers 157 of the first - third blocks 8 values of X _LR ² , X _LG ² , X _LB ² are supplied to the outputs 160 - 162 of the first - third blocks 8. From the outputs of the second adders 158 and third delay elements 153 of the first - third blocks 8 values of estimates ε ₁ , ..., ε _{6 /} rms о the errors arrive respectively at the outputs 163 - 168 of the first - third blocks 8. The delay time in the twenty-third delay element 156 of block 2 is equal to the operating time of the second adders 158 of the first - third blocks 8. From the output of the twenty-third delay element 156 of block 2, the control signal is output 159 of block 2. The delay time in the third delay elements 153 of the first to third blocks 8 is equal to the operating time of the first 151, second 158 adders and squares 155 of the first and third blocks 8.

На первый информационный вход первого компаратора группы компараторов 173 (фиг. 8) с входа 163 блока 9 поступает значение оценки ε₁ среднеквадратичной ошибки. На вторые информационные входы компараторов группы компараторов 173 с входов 164 - 168 блока 9 поступают значения оценок ε₂,...,ε₆ соответственно. Вторые выходы компараторов группы компараторов 173 соединены с вторыми информационными входами блоков памяти группы блоков памяти 175. Третьи выходы первого - четвертого компараторов группы компараторов 173 соединены с первыми информационными входами второго - пятого компараторов группы компараторов 173 соответственно. Блоки памяти группы блоков памяти 175 содержат две ячейки для хранения двоичных кодов десятичных чисел. Первая и вторая ячейки первого блока памяти группы блоков памяти 175 используются для хранения двоичных кодов единицы и двойки соответственно. Во вторых ячейках остальных блоков памяти записаны двоичные коды, соответствующие увеличенному на единицу порядковому номеру блока памяти в группе блоков памяти 175. На выходе первого блока памяти группы блоков памяти 175 формируется двоичный код единицы в том случае, если на втором выходе первого компаратора группы компараторов 173 флаг операции сравнения имеет уровень логической единицы, в противном случае на выходе первого блока памяти группы блоков памяти 175 формируется двоичный код двойки. С выхода первого блока памяти группы блоков памяти 175 информация через первый информационный вход второго блока памяти группы блоков памяти 175 записывается в первую ячейку этого блока. Во второй ячейке этого блока записан двоичный код тройки. На выход второго блока памяти группы блоков памяти 175 будет выдана информация из первой ячейки памяти, если на втором выходе второго компаратора группы компараторов 173 флаг операции сравнения имеет уровень логической единицы, в противном случае на выход второго блока памяти группы блоков памяти 175 будет выдана информация из второй ячейки памяти. Аналогично работают остальные блоки памяти группы памяти 175. Таким образом, на выходе блоков памяти формируется информация о порядковом номере максимального значения оценок ε₂,...,ε₆ среднеквадратичной ошибки. Эта информация с выхода пятого блока памяти группы блоков памяти 175 поступает на выход 178 блока 9. Работа первого компаратора группы компараторов 173 начинается при подаче на его управляющий вход сигнала разрешения операции сравнения с входа 159 блока 2. Этот же сигнал подается на вход двадцать четвертого элемента задержки 172 блока 2. Работа первого блока памяти группы блоков памяти 175 и второго компаратора группы компараторов 173 начинается при подаче на их управляющие входы сигнала разрешения работы с выхода двадцать четвертого элемента задержки 172 блока 2. Время задержки в двадцать четвертом элементе задержки 172 равно времени работы первого компаратора группы компараторов 173. Работа второго блока памяти группы блоков памяти 175 и третьего компаратора группы компараторов 173 начинается при подаче на их управляющие входы сигнала разрешения работы с выхода первого элемента задержки первой группы последовательно соединенных элементов задержки 174 блока 2. Время задержки в элементах задержки первой группы элементов задержки 174 равно времени работы первого - четвертого блоков памяти группы блоков памяти 175 или второго - пятого компараторов группы компараторов 173 соответственно. Сигнал с четвертого элемента задержки первой группы элементов задержки 174 поступает на управляющий вход пятого блока памяти группы блоков памяти 175 и двадцать пятый элемент задержки 176 блока 2. Время задержки в двадцать пятом элементе задержки 176 равно времени работы пятого блока памяти группы блоков памяти 175. С выхода двадцать пятого элемента задержки 176 управляющий сигнал поступает на выход 177 блока 2 синхронизации.At the first information input of the first comparator of the group of comparators 173 (Fig. 8) from the input 163 of block 9, the estimate value ε _{1 of the} standard error is received. The second information inputs of the comparators of the group of comparators 173 from the inputs 164 - 168 of block 9 receive the values of estimates ε ₂ , ..., ε _6, respectively. The second outputs of the comparators of the group of comparators 173 are connected to the second information inputs of the memory blocks of the group of memory blocks 175. The third outputs of the first and fourth comparators of the group of comparators 173 are connected to the first information inputs of the second and fifth comparators of the group of comparators 173, respectively. The memory blocks of the group of memory blocks 175 contain two cells for storing binary decimal numbers. The first and second cells of the first memory block of the group of memory blocks 175 are used to store binary codes of one and two, respectively. In the second cells of the remaining memory blocks, binary codes are recorded that correspond to a unit number of the memory block in the group of memory blocks 175. At the output of the first memory block of the group of memory blocks 175, a binary unit code is generated if the second output of the first comparator of the group of comparators 173 the flag of the comparison operation has a logical unit level; otherwise, a binary two code is generated at the output of the first memory block of the group of memory blocks 175. From the output of the first memory block of the group of memory blocks 175, information through the first information input of the second memory block of the group of memory blocks 175 is recorded in the first cell of this block. The second cell of this block contains the binary code of the triple. Information from the first memory cell will be output to the output of the second memory block of the group of memory blocks 175 if, at the second output of the second comparator of the group of comparators 173, the flag of the comparison operation has a logic level, otherwise, information from the second memory block of the group of memory blocks 175 will be issued second memory cell. The remaining memory blocks of the memory group 175 work similarly. Thus, information on the serial number of the maximum value of the estimates ε ₂ , ..., ε _{6 of the} standard error is generated at the output of the memory blocks. This information from the output of the fifth memory block of the group of memory blocks 175 goes to the output 178 of block 9. The operation of the first comparator of the group of comparators 173 begins when a signal of comparison operation permission is input to its control input from input 159 of block 2. The same signal is fed to the input of the twenty-fourth element delays 172 of block 2. The operation of the first memory block of the group of memory blocks 175 and the second comparator of the group of comparators 173 begins when a signal of operation permission is supplied to their control inputs from the output of the twenty-fourth delay element LCDs 172 of block 2. The delay time in the twenty-fourth delay element 172 is equal to the operating time of the first comparator of the group of comparators 173. The operation of the second memory block of the group of memory units 175 and the third comparator of the group of comparators 173 begins when a work enable signal is supplied to their control inputs from the output of the first element the delay of the first group of series-connected delay elements 174 of block 2. The delay time in the delay elements of the first group of delay elements 174 is equal to the operating time of the first to fourth memory blocks Rupp memory block 175 or the second - fifth comparators group of comparators 173, respectively. The signal from the fourth delay element of the first group of delay elements 174 is supplied to the control input of the fifth memory block of the group of memory blocks 175 and the twenty-fifth delay element 176 of block 2. The delay time in the twenty-fifth delay element 176 is equal to the operating time of the fifth memory block of the group of memory blocks 175. C the output of the twenty-fifth delay element 176, the control signal is supplied to the output 177 of the block 2 synchronization.

На первый информационный вход сумматора 180 блока 11 (фиг. 9) с первого установочного входа 131 поступает сигнал, соответствующий двоичному коду единицы. На второй информационный вход сумматора 180 и первый информационный вход второго блока умножения 187 с входа 135 блока 11 подается значение коэффициента α. В сумматоре 180 осуществляется вычисление выражения 1+α. На первый, второй, третий информационные входы первого коммутатора 181 с входов 160, 161, 162 блока 11 подаются значения X_LR ², X_LG ², X_LB ². На первый, второй, третий информационные входы второго коммутатора 182 с входов 112, 115, 114 блока 11 подаются значения локальных дисперсий σ $\binom{2}{SR}$ ,σ $\binom{2}{SG}$ ,σ $\binom{2}{SB}$ полезного сигнала. На первый, второй, третий информационные входы третьего коммутатора 183 с входов 169, 170, 171 блока 11 подаются значения дисперсий σ $\binom{2}{NR}$ ,σ $\binom{2}{NG}$ ,σ $\binom{2}{NB}$ шумового сигнала. Выбор номеров информационные входов первого - третьего коммутаторов 181 - 183 осуществляется по двоичному коду порядкового номера максимальной оценки ε₁ среднеквадратичной ошибки, подаваемому с входа 178 блока 11. Сумматор 180 и первый - третий коммутаторы 181 - 183 начинают свою работу после подачи на их управляющие входы сигнала с входа 177 блока 2 синхронизации, который также поступает на вход двадцать шестого элемента задержки 179 блока 2. На первый информационный вход первого блока умножения 186 с выхода сумматора 180 поступает значение 1+α. На второй информационный вход первого блока умножения 186 с выхода второго коммутатора 182 подается то значение локальных дисперсий σ $\binom{2}{SR}$ ,σ $\binom{2}{SG}$ ,σ $\binom{2}{SB}$ полезного сигнала, для которого оценка ε_J среднеквадратичной ошибки является максимальной. В первом блоке умножения 186 осуществляется вычисление выражения (1+α)σ $\binom{2}{SR}$ или (1+α)σ $\binom{2}{SG}$ или (1+α)σ $\binom{2}{SB}$ . На второй информационный вход второго блока умножения 187 с выхода третьего коммутатора 183 подается то значение дисперсий σ $\binom{2}{NR}$ ,σ $\binom{2}{NG}$ ,σ $\binom{2}{NB}$ шумового сигнала, для которого оценка ε_J среднеквадратичной ошибки является максимальной. Во втором блоке умножения 187 осуществляется вычисление выражения ασ $\binom{2}{NR}$ или ασ $\binom{2}{NG}$ или ασ $\binom{2}{NB}$ . Работа первого 186 и второго 187 блоков умножения начинается после подачи на их управляющие входы сигнала с выхода двадцать шестого элемента задержки 179 блока 2 синхронизации. Время задержки в двадцать шестом элементе задержки 179 блока 2 равно времени работы сумматора 180 или первого - третьего коммутаторов 181 - 183. С выхода первого коммутатора 181 на вход элемента задержки 185 блока 11 подается то из значений X_LR ², X_LG ², X_LB ², для которого оценка ε₁ среднеквадратичной ошибки является максимальной. Управляющий сигнал с выхода двадцать шестого элемента задержки 179 блока 2 подается на вход двадцать седьмого элемента задержки 184 блока 2. На первый информационный вход блока вычитания 189 с выхода первого блока умножения 186 поступает значение (1+α)σ $\binom{2}{SR}$ или (1+α)σ $\binom{2}{SG}$ или (1+α)σ $\binom{2}{SB}$ . На второй информационный вход блока вычитания 189 с выхода второго блока умножения 187 поступает значение ασ $\binom{2}{NR}$ или ασ $\binom{2}{NG}$ или ασ $\binom{2}{NB}$ . Блок вычитания 189 осуществляет вычисление выражения (1+α)σ $\binom{2}{SR}$ -ασ $\binom{2}{NR}$ или (1+α)σ $\binom{2}{SG}$ -ασ $\binom{2}{NG}$ или (1+α)σ $\binom{2}{SB}$ -ασ $\binom{2}{NB}$ . Работа блока вычитания 189 начинается после подачи на его управляющий вход сигнала с выхода двадцать седьмого элемента задержки 184 блока 2 синхронизации. Время задержки в двадцать седьмом элементе задержки 184 блока 2 синхронизации определяется временем работы первого 186 и второго 187 блоков умножения. Управляющий сигнал с выхода двадцать седьмого элемента задержки 184 блока 2 подается на вход двадцать восьмого элемента задержки 188 блока 2. С выхода элемента задержки 185 блока 11 на вход делимого блока деления 191 подается то из значений X_LR ², X_LG ², X_LB ², для которого оценка ε₁ среднеквадратичной ошибки является максимальной. На вход делителя блока деления 191 с выхода блока вычитания 189 подается значение (1+α)σ $\binom{2}{SR}$ -ασ $\binom{2}{NR}$ или (1+α)σ $\binom{2}{SG}$ -ασ $\binom{2}{NG}$ или (1+α)σ $\binom{2}{SB}$ -ασ $\binom{2}{NB}$ . Блок деления 191 осуществляет вычисление выражения

по формуле (18). Работа блока деления 191 начинается при подаче на его управляющий вход сигнала с выхода двадцать восьмого элемента задержки 188 блока 2 синхронизации. Время задержки в двадцать восьмом элементе задержки 188 блока 2 равно времени работы блока вычитания 189 блока 11, а время задержки в элементе задержки 185 блока 11 равно суммарному времени задержки в двадцать седьмом 184 и двадцать восьмом 188 элементах задержки блока 2 синхронизации. Управляющий сигнал с выхода двадцать восьмого элемента задержки 188 подается на вход двадцать девятого элемента задержки 190 блока 2. На первый информационный вход первого компаратора 193 с третьего установочного входа 195 подается сигнал, соответствующий двоичному коду нуля. На второй информационный вход первого компаратора 193 с выхода блока деления 191 поступает значение β′. Работа первого компаратора 193 начинается при подаче на его управляющий вход сигнала с выхода двадцать девятого элемента задержки 190 блока 2 синхронизации. Время задержки в двадцать девятом элементе задержки 190 равно времени работы блока деления 191. Управляющий сигнал с выхода двадцать девятого элемента задержки 190 подается на вход первого элемента задержки второй группы элементов задержки 192 блока 2. На первый информационный вход второго компаратора 194 с первого установочного входа 131 подается сигнал, соответствующий двоичному коду единицы. На второй информационный вход второго компаратора 194 подается большее из сравниваемых в первом компараторе 193 чисел. Работа второго компаратора 194 начинается при подаче на его управляющий вход сигнала с выхода первого элемента задержки второй группы элементов задержки 192 блока 2 синхронизации. Время задержки в первом элементе задержки второй группы элементов задержки 192 блока 2 равно времени работы первого компаратора 193 блока 11. Время задержки во втором элементе задержки второй группы элементов задержки 192 блока 2 равно времени работы второго компаратора 194 блока 11. Первый 193 и второй 194 компараторы осуществляют вычисление коэффициента β в соответствии с формулой (19). Значение коэффициента β с первого выхода второго компаратора 194 поступает на выход 197 блока 11. Управляющий сигнал с выхода первого элемента задержки второй группы элементов задержки 192 поступает на вход второго элемента задержки второй группы элементов задержки 192, с выхода которого - на выход 196 блока 2 синхронизации.At the first information input of the adder 180 of block 11 (Fig. 9), a signal corresponding to the binary code of the unit is received from the first installation input 131. The second information input of the adder 180 and the first information input of the second multiplication block 187 from the input 135 of block 11 is fed with the coefficient α. In adder 180, the expression 1 + α is calculated. The first, second, third information inputs of the first switch 181 from the

inputs

160, 161, 162 of block 11 are supplied with the values of X _LR ² , X _LG ² , X _LB ² . The values of local dispersions σ are supplied to the first, second, third information inputs of the second switch 182 from the

inputs

112, 115, 114 of block 11

\binom{2}{Sr}

, σ

\binom{2}{SG}

, σ

\binom{2}{SB}

useful signal. The first, second, third information inputs of the third switch 183 from the

inputs

169, 170, 171 of block 11 are fed with variance values σ

\binom{2}{Nr}

, σ

\binom{2}{NG}

, σ

\binom{2}{NB}

noise signal. The numbers of information inputs of the first - third switches 181 - 183 are selected using the binary code of the sequence number of the maximum estimate ε _{1 of the} standard error, supplied from the input 178 of block 11. The adder 180 and the first and third switches 181 - 183 begin their work after applying to their control inputs the signal from the input 177 of the synchronization block 2, which also goes to the input of the twenty-sixth delay element 179 of block 2. The value 1 + α is received at the first information input of the first multiplication block 186 from the output of adder 180. To the second information input of the first multiplication unit 186 from the output of the second switch 182, then the value of the local variances σ

\binom{2}{Sr}

, σ

\binom{2}{SG}

, σ

\binom{2}{SB}

a useful signal for which the estimate ε _{J of the} mean square error is maximum. In the first block of multiplication 186, the expression (1 + α) σ is calculated

\binom{2}{Sr}

or (1 + α) σ

\binom{2}{SG}

or (1 + α) σ

\binom{2}{SB}

. To the second information input of the second multiplication block 187 from the output of the third switch 183, the variance value σ

\binom{2}{Nr}

, σ

\binom{2}{NG}

, σ

\binom{2}{NB}

noise signal for which the estimate ε _{J of the} standard error is maximum. In the second block of multiplication 187, the expression ασ

\binom{2}{Nr}

or ασ

\binom{2}{NG}

or ασ

\binom{2}{NB}

. The operation of the first 186 and second 187 multiplication units begins after a signal is fed to their control inputs from the output of the twenty-sixth delay element 179 of the synchronization unit 2. The delay time in the twenty-sixth delay element 179 of block 2 is equal to the operating time of the adder 180 or the first to third switches 181 to 183. From the output of the first switch 181, the input of the delay element 185 of block 11 is supplied with the values of X _LR ² , X _LG ² , X _LB ² , for which the estimate ε _{1 of the} standard error is maximum. The control signal from the output of the twenty-sixth delay element 179 of block 2 is input to the twenty-seventh delay element 184 of block 2. The value (1 + α) σ is received at the first information input of the subtraction block 189 from the output of the first multiplication block 186

\binom{2}{Sr}

or (1 + α) σ

\binom{2}{SG}

or (1 + α) σ

\binom{2}{SB}

. The second information input of the subtraction block 189 from the output of the second multiplication block 187 receives the value ασ

\binom{2}{Nr}

or ασ

\binom{2}{NG}

or ασ

\binom{2}{NB}

. Subtraction unit 189 calculates the expression (1 + α) σ

\binom{2}{Sr}

-ασ

\binom{2}{Nr}

or (1 + α) σ

\binom{2}{SG}

-ασ

\binom{2}{NG}

or (1 + α) σ

\binom{2}{SB}

-ασ

\binom{2}{NB}

. The operation of the subtraction unit 189 begins after the signal is fed to its control input from the output of the twenty-seventh delay element 184 of the synchronization unit 2. The delay time in the twenty-seventh delay element 184 of the synchronization unit 2 is determined by the operating time of the first 186 and second 187 multiplication blocks. The control signal from the output of the twenty-seventh delay element 184 of block 2 is fed to the input of the twenty-eighth delay element 188 of block 2. From the output of the delay element 185 of block 11, the input from the divisible division block 191 is supplied with the values of X _LR ² , X _LG ² , X _LB ² for which the estimate ε _{1 of the} standard error is maximum. The value of (1 + α) σ is supplied to the input of the divider of the division unit 191 from the output of the subtraction unit 189

\binom{2}{Sr}

-ασ

\binom{2}{Nr}

or (1 + α) σ

\binom{2}{SG}

-ασ

\binom{2}{NG}

or (1 + α) σ

\binom{2}{SB}

-ασ

\binom{2}{NB}

. The division unit 191 calculates the expression

by the formula (18). The operation of the division unit 191 begins when a signal is fed to its control input from the output of the twenty-eighth delay element 188 of the synchronization unit 2. The delay time in the twenty-eighth delay element 188 of block 2 is equal to the operation time of the subtraction block 189 of block 11, and the delay time in the delay element 185 of block 11 is equal to the total delay time in the twenty-seventh 184 and twenty-eighth 188 delay elements of the synchronization block 2. The control signal from the output of the twenty-eighth delay element 188 is fed to the input of the twenty-ninth delay element 190 of block 2. The signal corresponding to the binary zero code is supplied to the first information input of the first comparator 193 from the third installation input 195. The second information input of the first comparator 193 from the output of the division unit 191 receives the value β ′. The operation of the first comparator 193 begins when a signal is fed to its control input from the output of the twenty-ninth delay element 190 of the synchronization unit 2. The delay time in the twenty-ninth delay element 190 is equal to the operation time of the division unit 191. The control signal from the output of the twenty-ninth delay element 190 is supplied to the input of the first delay element of the second group of delay elements 192 of block 2. At the first information input of the second comparator 194 from the first installation input 131 a signal is sent corresponding to the binary code of the unit. The second information input of the second comparator 194 is supplied with the larger of the numbers compared in the first comparator 193. The work of the second comparator 194 begins when a signal is fed to its control input from the output of the first delay element of the second group of delay elements 192 of the synchronization unit 2. The delay time in the first delay element of the second group of delay elements 192 of block 2 is equal to the time of the first comparator 193 of block 11. The delay time in the second delay element of the second group of delay elements 192 of block 2 is equal to the time of the second comparator 194 of block 11. The first 193 and second 194 comparators calculate the coefficient β in accordance with formula (19). The value of the coefficient β from the first output of the second comparator 194 goes to the output of block 197 11. The control signal from the output of the first delay element of the second group of delay elements 192 is fed to the input of the second delay element of the second group of delay elements 192, the output of which goes to the output 196 of synchronization unit 2 .

Управляющий сигнал с входа 196 блока 2 синхронизации (фиг. 10) поступает на вход тридцатого элемента задержки 199 блока 2, управляющий вход блока вычитания 200 и управляющие входы первого 201 и второго 202 блоков умножения блока 10. Управляющий сигнал с выхода тридцатого элемента задержки 199 блока 2 синхронизации подается на вход тридцать первого элемента задержки 203 и на первые входы элементов И пятой группы элементов И 204. На вторые входы элементов И пятой группы элементов И 204 с группы входов 41 блока 2 поступает код маски. На выходах элементов И пятой 204, шестой 209, седьмой 213 групп элементов И блока 2 синхронизации формируются управляющие сигналы в соответствии с кодом маски. Управляющий сигнал с выхода тридцать первого элемента задержки 203 блока 2 синхронизации поступает на вход тридцать второго элемента задержки 208 и на первые входы элементов И шестой группы элементов И 209 блока 2 синхронизации. На вторые входы элементов И шестой группы элементов И 209 с группы входов 41 блока 2 поступает код маски. Управляющий сигнал с выхода тридцать второго элемента задержки 208 блока 2 синхронизации поступает на вход тридцать третьего элемента задержки 212 и на первые входы элементов И седьмой группы элементов И 213 блока 2 синхронизации, с выходов которых - на входы элементов развязки группы элементов развязки 215 блока 2 синхронизации. Управляющий сигнал с выхода тридцать третьего элемента задержки 212 поступает на выход 217 блока 2 синхронизации. На вторые входы элементов И седьмой группы элементов И 213 с группы входов 41 блока 2 поступает код маски. На первый информационный вход блока вычитания 200 с первого установочного входа 131 подается сигнал, соответствующий двоичному коду единицы. На вторые информационные входы блока вычитания 200 и первого 201 и второго 202 блоков умножения с входа 197 блока 10 подается значение коэффициента β. На первый информационный вход первого блока умножения 201 с входа 134 блока 10 подается значение 1-α. На первый информационный вход второго блока умножения 202 с входа 135 блока 10 подается значение коэффициента α. Блок вычитания 200 вычисляет значение разности 1-β Первый блок умножения 201 вычисляет произведение (1-α)β. Второй блок умножения 202 вычисляет произведение αβ. Работа блока вычитания 200 и первого 201 и второго 202 блоков умножения начинается при подаче на их управляющие входы сигнала с входа 196 блока 2 синхронизации. На первые информационные входы блоков умножения первой группы блоков умножения 205 с выхода блока вычитания 200 подается значение разности 1-β. На вторые информационные входы блоков умножения первой группы блоков умножения 205 с группы входов 92 блока 10 подаются значения нормы

Блоки умножения первой группы блоков умножения 205 вычисляют значения произведений

На первые информационные входы блоков умножения второй группы блоков умножения 206 с выхода первого блока умножения 201 подается значение произведения (1-α)β. На вторые информационные входы блоков умножения второй группы блоков умножения 206 с группы входов 93 блока 10 подаются значения нормы

Блоки умножения второй группы блоков умножения 206 вычисляют значения произведений

На первые информационные входы блоков умножения третьей группы блоков умножения 207 с выхода второго блока умножения 202 подается значение произведения αβ. На вторые информационные входы блоков умножения третьей группы блоков умножения 207 с группы входов 94 блока 10 подаются значения нормы

Блоки умножения третьей группы блоков умножения 207 вычисляют значения произведений

Работа блоков умножения первой - третьей групп блоков умножения 205 - 207 начинается при подаче на их управляющие входы сигналов с выходов элементов И пятой группы элементов И 204 блока 2 синхронизации. Время задержки в тридцатом элементе задержки 199 равно времени работы блока вычитания 200 или первого 201 или второго 202 блоков умножения. Выходы блоков умножения первой - третьей групп блоков умножения 205 - 207 являются первыми, вторыми, третьими информационными входами сумматоров группы сумматоров 211 соответственно, работа которых начинается под воздействием управляющего сигнала, поступающего на их управляющие входы с выходов элементов И шестой группы элементов И 209 блока 2 синхронизации. Время задержки в тридцать первом элементе задержки 203 равно времени работы блоков умножения первой 205 или второй 206 или третьей 207 групп блоков умножения. В сумматорах группы сумматоров 211 вычисляются значения выражения фильтра Y(k). С выходов сумматоров группы сумматоров 211 значения Y(k) поступают на входы элементов развязки третьей группы элементов развязки 214, с выходов которых - на информационные входы регистров группы регистров 216. Запись в регистры группы регистров 216 значений Y(k) начинается при подаче на их управляющие входы сигналов с выходов элементов развязки группы элементов развязки 215 блока 2 синхронизации. Время задержки в тридцать втором элементе задержки 208 блока 2 равно времени работы сумматоров группы сумматоров 211 блока 10. С выходов регистров группы регистров 216 значения Y(k) подаются на соответствующие выходы группы выходов 218 блока 10. Время задержки в тридцать третьем элементе задержки 212 равно времени передачи информации с входов регистров группы регистров 216 на их выходы. Число, превышающее максимальное значение компонентов элемента изображения на единицу, с установочного входа 21 блока 10 параллельно поступает на входы элементов развязки второй группы элементов развязки 210, с выходов которых указанное число поступает на входы регистров группы регистров 216 и на выходы элементов развязки третьей группы элементов развязки 214, которые служат для исключения прохождения информационного сигнала на выходы сумматоров группы сумматоров 211. Элементы развязки второй группы элементов развязки 210 служат для исключения взаимного влияния значений сумм с выходов сумматоров группы сумматоров 211 по линиям прохождения информационного сигнала с установочного входа 21. Запись числа с установочного входа 21 в регистры группы регистров 216 происходит при подаче управляющего сигнала на установочный вход 16 сигнала записи. Этот управляющий сигнал параллельно поступает на входы элементов развязки первой группы элементов развязки 198, с выходов которых указанный сигнал поступает на входы регистров группы регистров 216 и на выходы элементов развязки группы элементов развязки 215 блока 2 синхронизации, которые служат для исключения прохождения информационного сигнала на входы элементов И седьмой группы элементов И 213. Элементы развязки первой группы элементов развязки 198 служат для исключения взаимного влияния управляющих сигналов с выходов элементов И седьмой группы элементов И 213 по линиям прохождения управляющего сигнала с установочного входа 16 сигнала записи.The control signal from the input 196 of the synchronization block 2 (Fig. 10) is input to the thirtieth delay element 199 of block 2, the control input of the subtraction block 200 and the control inputs of the first 201 and second 202 of the multiplication blocks of block 10. The control signal from the output of the thirty delay element 199 of the block 199 2 synchronization is fed to the input of the thirty-first delay element 203 and to the first inputs of the elements AND of the fifth group of elements AND 204. The mask code is received from the group of inputs 41 of the block 2 to the second inputs of the elements AND of the fifth group of elements AND 204. At the outputs of the elements And the fifth 204, sixth 209, seventh 213 groups of elements And block 2 synchronization generated control signals in accordance with the code mask. The control signal from the output of the thirty-first delay element 203 of the synchronization unit 2 is fed to the input of the thirty-second delay element 208 and to the first inputs of the AND elements of the sixth group of elements AND 209 of the synchronization block 2. The second inputs of the elements AND of the sixth group of elements AND 209 from the group of inputs 41 of block 2 receives the mask code. The control signal from the output of the thirty-second delay element 208 of the synchronization block 2 is fed to the input of the thirty-third delay element 212 and to the first inputs of the AND elements of the seventh group of elements AND 213 of the synchronization block 2, the outputs of which are to the inputs of the isolation of the group of isolation elements 215 of the synchronization block 2 . The control signal from the output of the thirty-third delay element 212 is supplied to the output 217 of the synchronization unit 2. To the second inputs of the elements AND of the seventh group of elements AND 213 from the group of inputs 41 of block 2, a mask code is received. A signal corresponding to the binary code of the unit is supplied to the first information input of the subtraction unit 200 from the first installation input 131. The second information inputs of the subtraction block 200 and the first 201 and second 202 of the multiplication blocks from the input 197 of the block 10 are fed with the value of the coefficient β. The value 1-α is supplied to the first information input of the first multiplication block 201 from the input 134 of block 10. The value of coefficient α is supplied to the first information input of the second multiplication block 202 from the input 135 of block 10. The subtraction unit 200 calculates the difference value 1-β. The first multiplication unit 201 calculates the product of (1-α) β. The second multiplication block 202 calculates the product of αβ. The operation of the subtraction unit 200 and the first 201 and second 202 multiplication units begins when a signal is fed to their control inputs from the input 196 of the synchronization unit 2. At the first information inputs of the multiplication blocks of the first group of multiplication blocks 205, the difference value 1-β is supplied from the output of the subtraction block 200. The second information inputs of the multiplication blocks of the first group of multiplication blocks 205 from the group of inputs 92 of block 10 are fed with the norm

Multiplication blocks of the first group of multiplication blocks 205 calculate the values of the products

The value of the product (1-α) β is supplied to the first information inputs of the multiplication blocks of the second group of multiplication blocks 206 from the output of the first multiplication block 201. The second information inputs of the multiplication blocks of the second group of multiplication blocks 206 from the group of inputs 93 of the block 10 are fed with the norm

Multiplication blocks of the second group of multiplication blocks 206 calculate the product values

The value of the product αβ is supplied to the first information inputs of the multiplication blocks of the third group of multiplication blocks 207 from the output of the second multiplication block 202. The second information inputs of the multiplication blocks of the third group of multiplication blocks 207 from the group of inputs 94 of the block 10 are fed with the norm

Multiplication blocks of the third group of multiplication blocks 207 calculate the product values

The operation of the multiplication blocks of the first to third groups of multiplication blocks 205 - 207 begins when signals from the outputs of the elements And the fifth group of elements AND 204 of the synchronization block 2 are fed to their control inputs. The delay time in the thirtieth delay element 199 is equal to the operating time of the subtraction block 200 or the first 201 or second 202 multiplication blocks. The outputs of the multiplication blocks of the first to third groups of multiplication blocks 205 - 207 are the first, second, third information inputs of the adders of the adder group 211, respectively, the operation of which begins under the influence of a control signal supplied to their control inputs from the outputs of the elements of the sixth group of elements AND 209 of the block 2 2 synchronization. The delay time in the thirty-first delay element 203 is equal to the operating time of the multiplication blocks of the first 205 or second 206 or third 207 groups of multiplication blocks. In the adders of the adder group 211, the values of the filter expression Y (k) are calculated. From the outputs of the adders of the adder group 211, the values of Y (k) are fed to the inputs of the isolation elements of the third group of isolation elements 214, the outputs of which are sent to the information inputs of the registers of the group of registers 216. The entries in the registers of the group of registers 216 of the values Y (k) begin when applied to them control inputs of signals from outputs of isolation elements of a group of isolation elements 215 of synchronization unit 2. The delay time in the thirty-second delay element 208 of block 2 is equal to the operating time of the adders of the adder group 211 of the block 10. From the outputs of the registers of the group of registers 216, the values Y (k) are supplied to the corresponding outputs of the group of outputs 218 of the block 10. The delay time in the thirty-third delay element 212 is the time of transmission of information from the inputs of the registers of the group of registers 216 to their outputs. A number exceeding the maximum value of the components of the image element by one from the installation input 21 of the block 10 is supplied in parallel to the inputs of the isolation elements of the second group of isolation elements 210, the outputs of which the specified number goes to the inputs of the registers of the group of registers 216 and to the outputs of the isolation of the third group of isolation elements 214, which serve to exclude the passage of the information signal to the outputs of the adders of the adder group 211. The decoupling elements of the second group of decoupling elements 210 serve to exclude I am the mutual influence of the values of the sums from the outputs of the adders of the adder group 211 along the lines of the information signal from the installation input 21. The number from the installation input 21 is recorded in the registers of the group of registers 216 when a control signal is applied to the installation input 16 of the write signal. This control signal is simultaneously fed to the inputs of the isolation elements of the first group of isolation elements 198, from the outputs of which the specified signal is fed to the inputs of the registers of the group of registers 216 and to the outputs of the isolation elements of the group of isolation elements 215 of the synchronization block 2, which serve to exclude the passage of the information signal to the inputs of the elements And the seventh group of elements And 213. The decoupling elements of the first group of decoupling elements 198 are used to eliminate the mutual influence of control signals from the outputs of the elements And the seventh groups of elements And 213 along the transmission lines of the control signal from the installation input 16 of the recording signal.

На первый информационный вход первого компаратора группы компараторов 220 (фиг. 11) с первого входа группы входов 218 блока 12 поступает значение Y(1). На второй информационный вход первого компаратора группы компараторов 220 с второго входа группы входов 218 блока 12 поступает значение Y(2). На вторые информационные входы компараторов группы компараторов 220 с третьего - девятого входов группы входов 218 блока 12 поступают значения Y(3),..., Y(9) соответственно. Вторые выходы компараторов группы компараторов 220 соединены с вторыми информационными входами блоков памяти группы блоков памяти 222. Первые выходы первого - седьмого компараторов группы компараторов 220 соединены с первыми информационными входами второго - восьмого компараторов группы компараторов 220 соответственно. Блоки памяти группы блоков памяти 222 содержат две ячейки для хранения двоичных кодов десятичных чисел. Первая и вторая ячейки первого блока памяти группы блоков памяти 222 используются для хранения двоичных кодов единицы и двойки соответственно. Во вторых ячейках остальных блоков памяти записаны двоичные коды, соответствующие увеличенному на единицу порядковому номеру блока памяти в группе блоков памяти 222. На выходе первого блока памяти группы блоков памяти 222 формируется двоичный код двойки в том случае, если на втором выходе первого компаратора группы компараторов 220 флаг операции сравнения имеет уровень логической единицы, в противном случае на выходе первого блока памяти группы блоков памяти 222 формируется двоичный код единицы. С выхода первого блока памяти группы блоков памяти 222 информация поступает на первый информационный вход второго блока памяти группы блоков памяти 222, после чего происходит ее запись в первую ячейку этого блока. Во второй ячейке этого блока записан двоичный код тройки. На выход второго блока памяти группы блоков памяти 222 будет выдана информация из первой ячейки памяти, если на втором выходе второго компаратора группы компараторов 220 флаг операции сравнения имеет уровень логического нуля, в противном случае на выход второго блока памяти группы блоков памяти 222 будет выдана информация из второй ячейки памяти. Аналогично работают остальные блоки памяти группы блоков памяти 222. Таким образом, на выходе блоков памяти формируется информация о порядковом номере минимального из значений Y(1), . ..,Y(9). Эта информация с выхода восьмого блока памяти группы блоков памяти 222 поступает на выход 225 блока 12. Работа первого компаратора группы компараторов 220 начинается при подаче на его управляющий вход сигнала разрешения операции сравнения с входа 217 блока 2. Этот же сигнал подается на вход тридцать четвертого элемента задержки 219 блока 2. Работа первого блока памяти группы блоков памяти 222 и второго компаратора группы компараторов 220 начинается при подаче на их управляющие входы сигнала разрешения работы с выхода тридцать четвертого элемента задержки 219 блока 2. Время задержки в тридцать четвертом элементе задержки 219 равно времени работы первого компаратора группы компараторов 220. Управляющий сигнал с выхода тридцать четвертого элемента задержки 219 поступает на вход первого элемента задержки третьей группы последовательно соединенных элементов задержки 221 блока 2. Управляющий сигнал с выхода первого элемента задержки третьей группы элементов задержки 221 поступает на вход второго элемента задержки третьей группы элементов задержки 221 блока 2. Работа второго блока памяти группы блоков памяти 222 и третьего компаратора группы компараторов 220 начинается при подаче на их управляющие входы сигнала разрешения работы с выхода первого элемента задержки третьей группы элементов задержки 221 блока 2. Время задержки в элементах задержки третьей группы элементов задержки 221 равно времени работы первого - седьмого блоков памяти группы блоков памяти 222 или второго - восьмого компараторов группы компараторов 220 блока 12 соответственно. Сигнал с седьмого элемента задержки третьей группы элементов задержки 221 поступает на управляющий вход восьмого блока памяти группы блоков памяти 222 блока 12 и тридцать пятый элемент задержки 223 блока 2. Время задержки в тридцать пятом элементе задержки 223 блока 2 равно времени работы восьмого блока памяти группы блоков памяти 222 блока 12. С выхода тридцать пятого элемента задержки 223 управляющий сигнал поступает на выходы 224 и 40 блока 2 синхронизации. Последний является входом 40 блока 1 (фиг. 2). Управляющий сигнал, поступающий на вход 40 блока 1, служит для формирования очередной окрестности и начала следующего этапа работы устройства обработки цветных изображений. Указанный сигнал с входа 40 блока 1 поступает на входы третьего элемента задержки 29 и второго элемента развязки 26 блока 1. The value Y (1) is supplied to the first information input of the first comparator of the group of comparators 220 (Fig. 11) from the first input of the group of inputs 218 of block 12. At the second information input of the first comparator of the group of comparators 220, the value Y (2) is supplied from the second input of the group of inputs 218 of block 12. The second information inputs of the comparators of the group of comparators 220 from the third to ninth inputs of the group of inputs 218 of block 12 receive the values Y (3), ..., Y (9), respectively. The second outputs of the comparators of the group of comparators 220 are connected to the second information inputs of the memory blocks of the group of memory blocks 222. The first outputs of the first and seventh comparators of the group of comparators 220 are connected to the first information inputs of the second to eighth comparators of the group of comparators 220, respectively. The memory blocks of the group of memory blocks 222 contain two cells for storing binary decimal numbers. The first and second cells of the first memory block of the group of memory blocks 222 are used to store binary codes of one and two, respectively. In the second cells of the remaining memory blocks, binary codes are recorded that correspond to a unit number of the memory block in the group of memory blocks 222. At the output of the first memory block of the group of memory blocks 222, a binary two code is generated if the second output of the first comparator of the group of comparators 220 the flag of the comparison operation has a logical unit level; otherwise, a binary unit code is generated at the output of the first memory block of the group of memory blocks 222. From the output of the first memory block of the group of memory blocks 222, information is fed to the first information input of the second memory block of the group of memory blocks 222, after which it is recorded in the first cell of this block. The second cell of this block contains the binary code of the triple. Information from the first memory cell will be output to the second block of memory of the group of memory blocks 222 if, at the second output of the second comparator of the group of comparators 220, the flag of the comparison operation has a logic zero level; otherwise, information from the second block of memory of the group of memory blocks 222 will be issued second memory cell. The rest of the memory blocks of the group of memory blocks 222 work similarly. Thus, information on the serial number of the minimum of the values Y (1), is generated at the output of the memory blocks. .., Y (9). This information from the output of the eighth memory block of the group of memory blocks 222 is sent to the output 225 of block 12. The operation of the first comparator of the group of comparators 220 begins when a comparison signal is sent to its control input from the input 217 of block 2. The same signal is fed to the input of the thirty-fourth element delays 219 of block 2. The operation of the first memory block of the group of memory blocks 222 and the second comparator of the group of comparators 220 begins when a signal of operation permission is supplied to their control inputs from the output of the thirty-fourth element for the slider 219 of block 2. The delay time in the thirty-fourth delay element 219 is equal to the operating time of the first comparator of the group of comparators 220. The control signal from the output of the thirty-fourth delay element 219 is input to the first delay element of the third group of series-connected delay elements 221 of block 2. The control signal with the output of the first delay element of the third group of delay elements 221 is input to the second delay element of the third group of delay elements 221 of block 2. The second block of memory of the group locks 222 and the third comparator of the group of comparators 220 begins when a work enable signal is applied to their control inputs from the output of the first delay element of the third group of delay elements 221 of block 2. The delay time in the delay elements of the third group of delay elements 221 is equal to the operating time of the first and seventh memory blocks a group of memory blocks 222 or second to eighth comparators of a group of comparators 220 of a block 12, respectively. The signal from the seventh delay element of the third group of delay elements 221 is supplied to the control input of the eighth memory block of the group of memory blocks 222 of block 12 and the thirty-fifth delay element 223 of block 2. The delay time in the thirty-fifth delay element 223 of block 2 is equal to the operating time of the eighth memory block of the block group the memory 222 of block 12. From the output of the thirty-fifth delay element 223, the control signal is supplied to the outputs 224 and 40 of the synchronization block 2. The latter is the input 40 of block 1 (Fig. 2). The control signal supplied to the input 40 of block 1 serves to form the next neighborhood and the beginning of the next stage of operation of the color image processing device. The specified signal from the input 40 of block 1 is supplied to the inputs of the third delay element 29 and the second isolation element 26 of block 1.

С выхода второго элемента развязки 26 блока 1 управляющий сигнал поступает на синхронизирующий вход датчика сигналов изображения 23 и управляющий вход дискриминатора 24, разрешая формирование на выходах 36 - 38 сигналов яркости следующего элемента изображения, а также на входы первого элемента развязки 26, который блокирует дальнейшее прохождение этого сигнала, и второго элемента задержки 28. Время задержки в третьем элементе задержки 29 равно времени формирования второй и каждой из последующих окрестностей в регистрах сдвига групп регистров сдвига 45 и элементах И групп элементов И 46 первого - третьего блоков 3 (фиг. 3). С выхода третьего элемента задержки 29 блока 1 сигнал поступает на третий элемент развязки 26, который служит для исключения прохождения управляющего сигнала с генератора импульсов 27 через второй элемент задержки 28 на выход третьего элемента задержки 29. С выхода третьего элемента развязки 26 сигнал поступает на выход 42 блока 1 и выход четвертого элемента развязки 26, блокируя его дальнейшее прохождение. From the output of the second isolation element 26 of block 1, the control signal is supplied to the synchronizing input of the image signal sensor 23 and the discriminator 24 control input, allowing the formation of the brightness signals of the next image element at the outputs 36 - 38, as well as to the inputs of the first isolation element 26, which blocks further passage this signal, and the second delay element 28. The delay time in the third delay element 29 is equal to the formation time of the second and each of the subsequent neighborhoods in the shift registers of the register groups with motor 45 and elements And groups of elements And 46 of the first - third blocks 3 (Fig. 3). From the output of the third delay element 29 of block 1, the signal is fed to the third isolation element 26, which serves to prevent the control signal from the pulse generator 27 from passing through the second delay element 28 to the output of the third delay element 29. From the output of the third isolation element 26, the signal goes to output 42 block 1 and the output of the fourth element of isolation 26, blocking its further passage.

Значения яркости элементов апертуры через группы входов 67 - 69 блока 13 поступают на соответствующие информационные входы первого 226, второго 227, третьего 228 регистров (фиг. 12). Запись в первый - третий регистры 226 - 228 осуществляется при подаче на их управляющие входы сигнала с входа 217 блока 13. С выходов первого - третьего регистров 226 - 228 значения яркости элементов апертуры поступают на информационные входы первого - третьего коммутаторов 229 - 231 соответственно. Первый - третий регистры 226 - 228 введены с целью сохранения значений яркости текущей апертуры, так как после формирования окрестности очередного элемента изображения значения яркости элементов текущей апертуры в первых регистрах 50 первого - третьего блоков 3 (фиг. 3) заменяются на новые. Через вход 225 блока 13 осуществляется запись двоичного кода номера информационных входов первого - третьего коммутаторов 229 - 231. При подаче управляющего сигнала с входа 224 блока 13 на управляющие входы первого - третьего коммутаторов 229 -231 на выходах последних формируются значения яркости одного из элементов текущей апертуры, поступающие на соответствующие выходы группы выходов 22 устройства. The brightness values of the elements of the aperture through the group of inputs 67 - 69 of block 13 are supplied to the corresponding information inputs of the first 226, second 227, third 228 registers (Fig. 12). Recording in the first and third registers 226 - 228 is performed when a signal is fed to their control inputs from the input 217 of block 13. From the outputs of the first and third registers 226 - 228, the brightness values of the aperture elements are transmitted to the information inputs of the first and third switches 229 - 231, respectively. The first and third registers 226 - 228 are introduced in order to preserve the brightness values of the current aperture, since after the formation of the neighborhood of the next image element, the brightness values of the elements of the current aperture in the first registers 50 of the first and third blocks 3 (Fig. 3) are replaced by new ones. Through the input 225 of block 13, the binary code of the number of information inputs of the first and third switches 229 - 231 is recorded. When a control signal is supplied from the input 224 of block 13 to the control inputs of the first and third switches 229 -231, the brightness values of one of the elements of the current aperture are formed at the outputs of the latter coming to the respective outputs of the group of outputs 22 of the device.

Библиографический список
1. Астола Я. , Хаависто П. , Неуво Ю. Векторные медианные фильтры // ТИИЭР, т. 78, 1990, N 4, с. 82 - 95.Bibliographic list
1. Astola J., Haavisto P., Neuvo Yu. Vector median filters // TIIER, v. 78, 1990, N 4, p. 82 - 95.

2. Алексеев А.С., Пяткин В.П., Дементьев В.Н. и др. Автоматизированная обработка изображений природных комплексов Сибири. - Новосибирск: Наука, 1988. 2. Alekseev A.S., Pyatkin V.P., Dementiev V.N. and others. Automated image processing of natural complexes of Siberia. - Novosibirsk: Science, 1988.

3. Бьемон Ж., Лагендейк Л., Мерсеро Р.М. Итерационные методы улучшения изображений // ТИИЭР, т. 78, 1990, N 5, с. 58 - 84. 3. Bjemon J., Lagendake L., Mercero R.M. Iterative methods for improving images // TIIER, v. 78, 1990, N 5, p. 58 - 84.

4. Будрикис З. Критерий верности воспроизведения изображения и его моделирование // ТИИЭР, т. 60, 1972, N 7, с. 19 - 30. 4. Budrikis Z. Criterion of fidelity of image reproduction and its modeling // TIIER, t. 60, 1972, N 7, p. 19-30.

5. Astola J., Haavisto P., and Neuvo Y. Detail Preserving Monochrome and Color Image Enhancement Algorithms / From Pixels to Features: Proc. Workshop, Bonas, 22 - 27 Aug., 1988, p. 3 - 14. 5. Astola J., Haavisto P., and Neuvo Y. Detail Preserving Monochrome and Color Image Enhancement Algorithms / From Pixels to Features: Proc. Workshop, Bonas, 22-27 Aug., 1988, p. 3-14.

6. Садыков С.С. Цифровая обработка и анализ изображений. - Ташкент: НПО "Кибернетика" АН РУз., 1994, 193 с. 6. Sadykov S.S. Digital image processing and analysis. - Tashkent: NGO "Cybernetics" AN RUz., 1994, 193 p.

7. Viero T., Oistamo K., and Neuvo Y. Three-dimensional Median-related Filters for Color Image Sequence Filtering // IEEE Trans. Circuits and Systems for Video Technology, Vol. 4, 1994, N 2, p. 129 - 142. 7. Viero T., Oistamo K., and Neuvo Y. Three-dimensional Median-related Filters for Color Image Sequence Filtering // IEEE Trans. Circuits and Systems for Video Technology, Vol. 4, 1994, N 2, p. 129 - 142.

8. Tang К., Astola J., and Neuvo Y. Nonlinear Multivariate Image Filtering Techniques // IEEE Trans. Image Processing, Vol. 4, 1995, N 6, p. 788 - 797. 8. Tang K., Astola J., and Neuvo Y. Nonlinear Multivariate Image Filtering Techniques // IEEE Trans. Image Processing, Vol. 4, 1995, N 6, p. 788 - 797.

9. Колмогоров А.Н., Фомин С.В. Элементы теории функций и функционального анализа. - М.: Наука, 1981, 544 с. 9. Kolmogorov A.N., Fomin S.V. Elements of function theory and functional analysis. - M .: Nauka, 1981, 544 p.

Claims

Устройство обработки цветных изображений, содержащее блок управления устройством, включающий датчик сигналов изображения, дискриминатор, первый, второй, третий, четвертый элементы задержки, первый, второй, третий, четвертый элементы развязки, генератор импульсов, регистр сдвига, первый, второй, третий регистры, счетчик, при этом выход генератора импульсов подключен к входу второго элемента задержки, первому управляющему входу регистра сдвига и входу первого элемента развязки, выход которого подключен к синхронизирующему входу датчика сигналов изображения, управляющему входу дискриминатора, выходу второго элемента развязки и входу первого элемента задержки, при этом выход датчика сигналов изображения подключен к информационному входу дискриминатора, а выход второго элемента задержки подключен к входу четвертого элемента развязки и входу отключения генератора импульсов, при этом второй управляющий вход регистра сдвига и управляющие входы первого и второго регистров подключены к установочному входу сигнала записи, а информационные входы регистра сдвига и первого регистра подключены к установочному входу кода маски, при этом первый выход регистра сдвига является входом четвертого элемента задержки, а второй выход регистра сдвига является входом счетчика, при этом выходы четвертого элемента задержки
и счетчика подключены к управляющему и информационному входам третьего регистра соответственно, первый, второй и третий блоки формирования окрестности и апертуры, каждый из которых включает группу регистров сдвига, группу элементов И, блок сортировки кодов, сумматор, коммутатор, блок деления, первый, второй, третий, четвертый и пятый регистры, при этом информационный вход первого регистра сдвига последовательно соединенных регистров сдвига группы регистров сдвига первого блока формирования окрестности и апертуры подключен к первому выходу дискриминатора блока управления устройством, информационный вход первого регистра сдвига последовательно соединенных регистров сдвига группы регистров сдвига второго блока формирования окрестности и апертуры подключен к второму выходу дискриминатора блока управления устройством, информационный вход первого регистра сдвига последовательно соединенных регистров сдвига группы регистров сдвига третьего блока формирования окрестности и апертуры подключен к третьему выходу дискриминатора блока управления устройством, а управляющие входы регистров сдвига групп регистров сдвига первого, второго, третьего блоков формирования окрестности и апертуры подключены к выходу первого элемента задержки блока управления устройством, при этом выходы регистров сдвига группы регистров сдвига первого блока формирования окрестности и апертуры являются вторыми входами элементов И группы элементов И и информационными входами
второго регистра первого блока формирования окрестности и апертуры, выходы регистров сдвига группы регистров сдвига второго блока формирования окрестности и апертуры являются вторыми входами элементов И группы элементов И и информационными входами второго регистра второго блока формирования окрестности и апертуры, выходы регистров сдвига группы регистров сдвига третьего блока формирования окрестности и апертуры являются вторыми входами элементов И группы элементов И и информационными входами второго регистра третьего блока формирования окрестности и апертуры, при этом первые входы элементов И группы элементов И первого, второго, третьего блоков формирования окрестности и апертуры подключены к группе выходов первого регистра блока управления устройством, а выходы элементов И группы элементов И первого блока формирования окрестности и апертуры подключены к входам блока сортировки кодов и информационным входам сумматора и первого регистра первого блока формирования окрестности и апертуры, выходы элементов И группы элементов И второго блока формирования окрестности и апертуры подключены к входам блока сортировки кодов и информационным входам сумматора и первого регистра второго блока формирования окрестности и апертуры, выходы элементов И группы элементов И третьего блока формирования окрестности и апертуры подключены к входам блока сортировки кодов и информационным входам сумматора и первого регистра третьего блока формирования окрестности и апертуры, кроме того, выходы регистров сдвига групп регистров сдвига первого, второго, третьего блоков формирования окрестности и апертуры, в которые поступают
значения яркости центрального элемента окрестности, являются информационными входами третьих регистров первого, второго, третьего блоков формирования окрестности и апертуры соответственно, при этом управляющие входы сумматоров, первых, вторых, третьих регистров первого, второго, третьего блоков формирования окрестности и апертуры, а также входы первого и второго элементов задержки блока синхронизации подключены к выходам третьего и четвертого элементов развязки блока управления устройством, при этом выходы блока сортировки кодов первого блока формирования окрестности и апертуры подключены к информационным входам коммутатора первого блока формирования окрестности и апертуры, выходы блока сортировки кодов второго блока формирования окрестности и апертуры подключены к информационным входам коммутатора второго блока формирования окрестности и апертуры, выходы блока сортировки кодов третьего блока формирования окрестности и апертуры подключены к информационным входам коммутатора третьего блока формирования окрестности и апертуры, при этом первые управляющие входы коммутаторов первого, второго, третьего блоков формирования окрестности и апертуры подключены к выходу второго регистра блока управления устройством, информация в который записывается через установочный вход управления коммутаторами, а вторые управляющие входы коммутаторов первого, второго, третьего блоков формирования окрестности и апертуры подключены к выходу первого элемента задержки блока синхронизации, который также является входом третьего элемента задержки блока синхронизации, при этом выход сумматора первого блока формирования окрестности и апертуры подключен к входу делимого блока деления
первого блока формирования окрестности и апертуры, выход сумматора второго блока формирования окрестности и апертуры подключен к входу делимого блока деления второго блока формирования окрестности и апертуры, выход сумматора третьего блока формирования окрестности и апертуры подключен к входу делимого блока деления третьего блока формирования окрестности и апертуры, при этом входы делителя блоков деления первого, второго, третьего блоков формирования окрестности и апертуры подключены к выходу третьего регистра блока управления устройством, а их управляющие входы подключены к выходу второго элемента задержки блока синхронизации, который также является входом четвертого элемента задержки блока синхронизации, при этом выход коммутатора первого блока формирования окрестности и апертуры подключен к информационному входу четвертого регистра первого блока формирования окрестности и апертуры, выход коммутатора второго блока формирования окрестности и апертуры подключен к информационному входу четвертого регистра второго блока формирования окрестности и апертуры, выход коммутатора третьего блока формирования окрестности и апертуры подключен к информационному входу четвертого регистра третьего блока формирования окрестности и апертуры, при этом управляющие входы четвертых регистров первого, второго, третьего блоков формирования окрестности и апертуры подключены к выходу третьего элемента задержки блока синхронизации, кроме того, выход блока деления первого блока формирования окрестности и апертуры подключен к информационному входу пятого регистра первого блока формирования окрестности и апертуры, выход блока деления второго блока формирования окрестности и апертуры
подключен к информационному входу пятого регистра второго блока формирования окрестности и апертуры, выход блока деления третьего блока формирования окрестности и апертуры подключен к информационному входу пятого регистра третьего блока формирования окрестности и апертуры, а управляющие входы пятых регистров первого, второго, третьего блоков формирования окрестности и апертуры подключены к выходу четвертого элемента задержки блока синхронизации, который также является входом пятого элемента задержки блока синхронизации, первый, второй, третий блоки вычисления норм, каждый из которых включает первую, вторую, третью группы блоков вычитания, первую, вторую, третью группы квадраторов, группу сумматоров и группу регистров, при этом первые информационные входы блоков вычитания первой группы блоков вычитания первого блока вычисления норм подключены к выходу четвертого регистра первого блока формирования окрестности и апертуры, первые информационные входы блоков вычитания первой группы блоков вычитания второго блока вычисления норм подключены к выходу пятого регистра первого блока формирования окрестности и апертуры, первые информационные входы блоков вычитания первой группы блоков вычитания третьего блока вычисления норм подключены к выходу третьего регистра первого блока формирования окрестности и апертуры, а вторые информационные входы блоков вычитания первой группы блоков вычитания первого, второго, третьего блоков вычисления норм подключены к группе выходов первого регистра первого блока формирования окрестности и апертуры, первые информационные входы блоков вычитания второй группы блоков вычитания первого блока вычисления норм подключены к выходу четвертого регистра второго блока формирования окрестности и апертуры, первые информационные входы блоков вычитания второй группы блоков
вычитания второго блока вычисления норм подключены к выходу пятого регистра второго блока формирования окрестности и апертуры, первые информационные входы блоков вычитания второй группы блоков вычитания третьего блока вычисления норм подключены к выходу третьего регистра второго блока формирования окрестности и апертуры, а вторые информационные входы блоков вычитания второй группы блоков вычитания первого, второго, третьего блоков вычисления норм подключены к группе выходов первого регистра второго блока формирования окрестности и апертуры, первые информационные входы блоков вычитания третьей группы блоков вычитания первого блока вычисления норм подключены к выходу четвертого регистра третьего блока формирования окрестности и апертуры, первые информационные входы блоков вычитания третьей группы блоков вычитания второго блока вычисления норм подключены к выходу пятого регистра третьего блока формирования окрестности и апертуры, первые информационные входы блоков вычитания третьей группы блоков вычитания третьего блока вычисления норм подключены к выходу третьего регистра третьего блока формирования окрестности и апертуры, а вторые информационные входы блоков вычитания третьей группы блоков вычитания первого, второго, третьего блоков вычисления норм подключены к группе выходов первого регистра третьего блока формирования окрестности и апертуры, при этом управляющие входы блоков вычитания первой, второй, третьей групп блоков вычитания первого, второго, третьего блоков вычисления норм подключены к выходам элементов И первой группы элементов И блока синхронизации, первые входы которых подключены к выходу пятого элемента задержки блока синхронизации, который также является входом шестого элемента задержки блока синхронизации, а их
вторые входы подключены к группе выходов первого регистра блока управления устройством, выходы блоков вычитания первой, второй, третьей групп блоков вычитания первого блока вычисления норм подключены к информационным входам квадраторов первой, второй, третьей групп квадраторов первого блока вычисления норм соответственно, выходы блоков вычитания первой, второй, третьей групп блоков вычитания второго блока вычисления норм подключены к информационным входам квадраторов первой, второй, третьей групп квадраторов второго блока вычисления норм соответственно, выходы блоков вычитания первой, второй, третьей групп блоков вычитания третьего блока вычисления норм подключены к информационным входам квадраторов первой, второй, третьей групп квадраторов третьего блока вычисления норм соответственно, а управляющие входы квадраторов первой, второй, третьей групп квадраторов первого, второго, третьего блоков вычисления норм подключены к выходам элементов И второй группы элементов И блока синхронизации, первые входы которых подключены к выходу шестого элемента задержки блока синхронизации, который также является входом седьмого элемента задержки блока синхронизации, а их вторые входы подключены к группе выходов первого регистра блока управления устройством, выходы квадраторов первой группы квадраторов первого блока вычисления норм подключены к первым информационным входам сумматоров группы сумматоров первого блока вычисления норм, выходы квадраторов первой группы квадраторов второго блока вычисления норм подключены к первым информационным входам сумматоров группы сумматоров второго блока вычисления норм, выходы квадраторов первой группы квадраторов третьего блока вычисления норм подключены к первым
информационным входам сумматоров группы сумматоров третьего блока вычисления норм, выходы квадраторов второй группы квадраторов первого блока вычисления норм подключены к вторым информационным входам сумматоров группы сумматоров первого блока вычисления норм, выходы квадраторов второй группы квадраторов второго блока вычисления норм подключены к вторым информационным входам сумматоров группы сумматоров второго блока вычисления норм, выходы квадраторов второй группы квадраторов третьего блока вычисления норм подключены к вторым информационным входам сумматоров группы сумматоров третьего блока вычисления норм, выходы квадраторов третьей группы квадраторов первого блока вычисления норм подключены к третьим информационным входам сумматоров группы сумматоров первого блока вычисления норм, выходы квадраторов третьей группы квадраторов второго блока вычисления норм подключены к третьим информационным входам сумматоров группы сумматоров второго блока вычисления норм, выходы квадраторов третьей группы квадраторов третьего блока вычисления норм подключены к третьим информационным входам сумматоров группы сумматоров третьего блока вычисления норм, а управляющие входы сумматоров групп сумматоров первого, второго, третьего блоков вычисления норм подключены к выходам элементов И третьей группы элементов И блока синхронизации, первые входы которых подключены к выходу седьмого элемента задержки блока синхронизации, который также является входом восьмого элемента задержки блока синхронизации, а их вторые входы подключены к группе выходов первого регистра блока управления устройством, при этом выходы сумматоров группы сумматоров первого блока вычисления норм подключены к информационным входам соответствующих регистров группы регистров
первого блока вычисления норм, выходы сумматоров группы сумматоров второго блока вычисления норм подключены к информационным входам соответствующих регистров группы регистров второго блока вычисления норм, выходы сумматоров группы сумматоров третьего блока вычисления норм подключены к информационным входам соответствующих регистров группы регистров третьего блока вычисления норм, а управляющие входы регистров групп регистров первого, второго, третьего блоков вычисления норм подключены к выходам элементов И четвертой группы элементов И блока синхронизации, первые входы которых подключены к выходу восьмого элемента задержки блока синхронизации, а вторые входы подключены к группе выходов первого регистра блока управления устройством, блок вычисления локальных дисперсий полезного сигнала, включающий первую, вторую, третью группы блоков вычитания, первую, вторую, третью группы квадраторов, первую, вторую группы сумматоров, группу блоков деления, группу регистров, при этом первые информационные входы блоков вычитания первой группы блоков вычитания подключены к выходу пятого регистра первого блока формирования окрестности и апертуры, первые информационные входы блоков вычитания второй группы блоков вычитания подключены к выходу пятого регистра второго блока формирования окрестности и апертуры, первые информационные входы блоков вычитания третьей группы блоков вычитания подключены к выходу пятого регистра третьего блока формирования окрестности и апертуры, вторые информационные входы блоков вычитания первой, второй, третьей групп блоков вычитания подключены к группам выходов вторых регистров первого, второго, третьего блоков формирования окрестности и апертуры соответственно, а управляющие входы блоков вычитания первой, второй, третьей групп блоков вычитания подключены к выходу пятого элемента задержки блока синхронизации, который также является входом девятого
элемента задержки блока синхронизации, при этом выходы блоков вычитания первой, второй, третьей групп блоков вычитания подключены к информационным входам квадраторов первой, второй, третьей групп квадраторов соответственно, а их управляющие входы подключены к выходу девятого элемента задержки блока синхронизации, который также является входом десятого элемента задержки блока синхронизации, при этом выходы квадраторов первой группы квадраторов подключены к первым информационным входам сумматоров первой группы сумматоров и информационным входам первого сумматора второй группы сумматоров, выходы квадраторов второй группы квадраторов подключены к вторым информационным входам сумматоров первой группы сумматоров и информационным входам четвертого сумматора второй группы сумматоров, выходы квадраторов третьей группы квадраторов подключены к третьим информационным входам сумматоров первой группы сумматоров и информационным входам третьего сумматора второй группы сумматоров, а управляющие входы сумматоров первой группы сумматоров подключены к выходу десятого элемента задержки блока синхронизации, который также является входом одиннадцатого элемента задержки блока синхронизации, при этом выходы сумматоров первой группы сумматоров подключены к информационным входам второго сумматора второй группы сумматоров, управляющие входы которых подключены к выходу одиннадцатого элемента задержки блока синхронизации, который также является входом двенадцатого элемента задержки блока синхронизации, а выходы сумматоров второй группы сумматоров подключены к входам делимого блоков деления группы блоков деления, входы делителя которых подключены к выходу третьего регистра блока управления устройством, а их управляющие входы подключены к выходу двенадцатого элемента задержки блока синхронизации, который также является входом
тринадцатого элемента задержки блока синхронизации, при этом выходы блоков деления группы блоков деления подключены к информационным входам регистров группы регистров, управляющие входы которых подключены к выходу тринадцатого элемента задержки блока синхронизации, который также является входом четырнадцатого элемента задержки блока синхронизации, блок вычисления коэффициента α, включающий блок деления, компаратор, первый, второй, третий блоки вычитания, первый, второй элементы задержки, элемент И, первый, второй регистры, блок умножения, при этом вход делимого блока деления подключен к выходу регистра устройства обработки цветных изображений, к которому также подключен второй информационный вход компаратора, первый информационный вход которого и вход делителя блока деления подключены к выходу второго регистра группы регистров блока вычисления локальных дисперсий полезного сигнала, при этом управляющий вход регистра устройства обработки цветных изображений подключен к установочному входу сигнала записи, а его информационный вход подключен к установочному входу дисперсии σ

\binom{2}{N}

, при этом управляющие входы блока деления и компаратора подключены к выходу четырнадцатого элемента задержки блока синхронизации, который также является входом пятнадцатого элемента задержки блока синхронизации, выход блока деления подключен к второму информационному входу первого блока вычитания, второй выход компаратора подключен к входу первого элемента задержки, выход которого является вторым входом элемента И, первый вход которого подключен к выходу первого блока вычитания, первый информационный вход которого подключен к первому установочному входу, а его управляющий вход подключен к выходу пятнадцатого элемента
задержки блока синхронизации, который также является входом шестнадцатого элемента задержки блока синхронизации, при этом выход элемента И является вторым информационным входом второго блока вычитания, первым информационным входом блока умножения и информационным входом первого регистра, управляющие входы которых подключены к выходу шестнадцатого элемента задержки блока синхронизации, который также является входом семнадцатого элемента задержки блока синхронизации, при этом первый информационный вход второго блока вычитания и второй информационный вход третьего блока вычитания подключены к первому установочному входу, при этом второй информационный вход блока умножения подключен к второму установочному входу, выход второго блока вычитания является информационным входом второго регистра, а выход блока умножения является входом второго элемента задержки и первым информационным входом третьего блока вычитания, управляющий вход которого, а также управляющий вход второго регистра подключены к выходу семнадцатого элемента задержки блока синхронизации, который также является входом восемнадцатого элемента задержки блока синхронизации, первый, второй, третий блоки вычисления оценок среднеквадратичной ошибки, каждый из которых включает первый, второй регистры, первый - пятый блоки умножения, первый - третий элементы задержки, первый - третий блоки вычитания, первый, второй сумматоры, квадратор, при этом управляющий вход первого регистра подключен к установочному входу сигнала записи, информационный вход первого регистра первого блока вычисления оценок среднеквадратичной ошибки подключен к установочному входу дисперсии σ

\binom{2}{NR}

, информационный вход первого регистра второго блока вычисления оценок
среднеквадратичной ошибки подключен к установочному входу дисперсии σ

\binom{2}{NG}

, информационный вход первого регистра третьего блока вычисления оценок среднеквадратичной ошибки подключен к установочному входу дисперсии σ

\binom{2}{NB}

, при этом первый информационный вход первого блока умножения первого блока вычисления оценок среднеквадратичной ошибки подключен к выходу пятого регистра первого блока формирования окрестности и апертуры, первый информационный вход первого блока умножения второго блока вычисления оценок среднеквадратичной ошибки подключен к выходу пятого регистра второго блока формирования окрестности и апертуры, первый информационный вход первого блока умножения третьего блока вычисления оценок среднеквадратичной ошибки подключен к выходу пятого регистра третьего блока формирования окрестности и апертуры, а вторые информационные входы первых блоков умножения первого, второго, третьего блоков вычисления оценок среднеквадратичной ошибки подключены к выходу второго регистра блока вычисления коэффициента α, первые информационные входы вторых блоков умножения первого, второго, третьего блоков вычисления оценок среднеквадратичной ошибки подключены к выходу первого регистра блока вычисления коэффициента α, при этом второй информационный вход второго блока умножения первого блока вычисления оценок среднеквадратичной ошибки подключен к выходу третьего регистра первого блока формирования окрестности и апертуры, второй информационный вход второго блока умножения второго блока вычисления оценок среднеквадратичной ошибки подключен к выходу третьего регистра второго блока формирования окрестности и апертуры, второй информационный вход
второго блока умножения третьего блока вычисления оценок среднеквадратичной ошибки подключен к выходу третьего регистра третьего блока формирования окрестности и апертуры, первые информационные входы третьих блоков умножения первого, второго, третьего блоков вычисления оценок среднеквадратичной ошибки подключены к выходу третьего блока вычитания блока вычисления коэффициента α, при этом второй информационный вход третьего блока умножения первого блока вычисления оценок среднеквадратичной ошибки подключен к выходу первого регистра первого блока вычисления оценок среднеквадратичной ошибки, второй информационный вход третьего блока умножения второго блока вычисления оценок среднеквадратичной ошибки подключен к выходу первого регистра второго блока вычисления оценок среднеквадратичной ошибки, второй информационный вход третьего блока умножения третьего блока вычисления оценок среднеквадратичной ошибки подключен к выходу первого регистра третьего блока вычисления оценок среднеквадратичной ошибки, первые информационные входы четвертых блоков умножения первого, второго, третьего блоков вычисления оценок среднеквадратичной ошибки подключены к выходу второго элемента задержки блока вычисления коэффициента α, при этом второй информационный вход четвертого блока умножения первого блока вычисления оценок среднеквадратичной ошибки подключен к выходу первого регистра группы регистров блока вычисления локальных дисперсий полезного сигнала, второй информационный вход четвертого блока умножения второго блока вычисления оценок среднеквадратичной ошибки подключен к выходу четвертого регистра группы регистров блока вычисления локальных дисперсий полезного сигнала, второй информационный вход четвертого блока умножения третьего блока вычисления оценок среднеквадратичной ошибки подключен к выходу третьего регистра группы регистров блока вычисления локальных
дисперсий полезного сигнала, первые информационные входы пятых блоков умножения первого, второго, третьего блоков вычисления оценок среднеквадратичной ошибки подключены к второму установочному входу, при этом второй информационный вход пятого блока умножения первого блока вычисления оценок среднеквадратичной ошибки подключен к выходу первого регистра группы регистров блока вычисления локальных дисперсий полезного сигнала, второй информационный вход пятого блока умножения второго блока вычисления оценок среднеквадратичной ошибки подключен к выходу четвертого регистра группы регистров блока вычисления локальных дисперсий полезного сигнала, второй информационный вход пятого блока умножения третьего блока вычисления оценок среднеквадратичной ошибки подключен к выходу третьего регистра группы регистров блока вычисления локальных дисперсий полезного сигнала, а управляющие входы первого, второго, третьего, четвертого, пятого блоков умножения первого, второго, третьего блоков вычисления оценок среднеквадратичной ошибки подключены к выходу восемнадцатого элемента задержки блока синхронизации, который также является входом девятнадцатого элемента задержки блока синхронизации, при этом выходы первых блоков умножения первого, второго, третьего блоков вычисления оценок среднеквадратичной ошибки подключены к входам первых элементов задержки первого, второго, третьего блоков вычисления оценок среднеквадратичной ошибки соответственно, выходы вторых блоков умножения первого, второго, третьего блоков вычисления оценок среднеквадратичной ошибки подключены к первым информационным входам первых блоков вычитания первого, второго, третьего блоков вычисления оценок среднеквадратичной ошибки соответственно, а их вторые информационные входы подключены к выходам четвертых регистров первого, второго, третьего блоков формирования окрестности и апертуры соответственно, выходы третьих и четвертых
блоков умножения первого, второго, третьего блоков вычисления оценок среднеквадратичной ошибки являются соответственно первыми и вторыми информационными входами вторых блоков вычитания первого, второго, третьего блоков вычисления оценок среднеквадратичной ошибки, выходы пятых блоков умножения первого, второго, третьего блоков вычисления оценок среднеквадратичной ошибки подключены к первым информационным входам третьих блоков вычитания первого, второго, третьего блоков вычисления оценок среднеквадратичной ошибки соответственно, а их вторые информационные входы подключены соответственно к выходам первых регистров первого, второго, третьего блоков вычисления оценки среднеквадратичной ошибки, при этом управляющие входы первых, вторых, третьих блоков вычитания первого, второго, третьего блоков вычисления оценок среднеквадратичной ошибки подключены к выходу девятнадцатого элемента задержки блока синхронизации, который также является входом двадцатого элемента задержки блока синхронизации, при этом выходы первых элементов задержки и первых блоков вычитания первого, второго, третьего блоков вычисления оценок среднеквадратичной ошибки являются соответственно первыми и вторыми информационными входами первых сумматоров первого, второго, третьего блоков вычисления оценок среднеквадратичной ошибки, выходы вторых и третьих блоков вычитания первого, второго, третьего блоков вычисления оценок среднеквадратичной ошибки являются соответственно входами вторых и третьих элементов задержки первого, второго, третьего блоков вычисления оценок среднеквадратичной ошибки, при этом управляющие входы первых сумматоров первого, второго, третьего блоков вычисления оценок
среднеквадратичной ошибки подключены к выходу двадцатого элемента задержки блока синхронизации, который также является входом двадцать первого элемента задержки блока синхронизации, выходы первых сумматоров первого, второго, третьего блоков вычисления оценок среднеквадратичной ошибки подключены к информационным входам квадраторов первого, второго, третьего блоков вычисления оценок среднеквадратичной ошибки соответственно, а их выходы являются информационными входами вторых регистров и первыми информационными входами вторых сумматоров первого, второго, третьего блоков вычисления оценок среднеквадратичной ошибки, при этом вторые информационные входы вторых сумматоров первого, второго, третьего блоков вычисления оценок среднеквадратичной ошибки подключены к выходам вторых элементов задержки первого, второго, третьего блоков вычисления оценок среднеквадратичной ошибки соответственно, а управляющие входы квадраторов первого, второго, третьего блоков вычисления оценок среднеквадратичной ошибки подключены к выходу двадцать первого элемента задержки блока синхронизации, который также является входом двадцать второго элемента задержки блока синхронизации, а управляющие входы вторых регистров и вторых сумматоров подключены к выходу двадцать второго элемента задержки блока синхронизации, который также является входом двадцать третьего элемента задержки блока синхронизации, блок нахождения максимальной оценки среднеквадратичной ошибки, включающий группу компараторов и группу блоков памяти, причем
первые и вторые информационные входы первого компаратора группы компараторов подключены соответственно к выходам вторых сумматоров первого и второго блоков вычисления оценок среднеквадратичной ошибки, а вторые информационные входы второго, третьего, четвертого, пятого компараторов группы компараторов подключены соответственно к выходу второго сумматора третьего блока вычисления оценок среднеквадратичной ошибки и выходам третьих элементов задержки первого, второго, третьего блоков вычисления оценок среднеквадратичной ошибки, вторые выходы первого, второго, третьего, четвертого, пятого компараторов группы компараторов подключены соответственно к вторым информационным входам первого, второго, третьего, четвертого, пятого блоков памяти группы блоков памяти, а третьи выходы первого, второго, третьего, четвертого компараторов группы компараторов подключены соответственно к первым информационным входам второго, третьего, четвертого, пятого компараторов группы компараторов, при этом выходы первого, второго, третьего, четвертого блоков памяти группы блоков памяти подключены соответственно к первым информационным входам второго, третьего, четвертого, пятого блоков памяти группы блоков памяти, при этом управляющий вход первого компаратора группы компараторов подключен к выходу двадцать третьего элемента задержки блока синхронизации, который является также входом двадцать четвертого элемента задержки блока синхронизации, управляющие входы второго компаратора группы компараторов и первого блока памяти группы блоков памяти подключены к
выходу двадцать четвертого элемента задержки блока синхронизации, который является также входом первого элемента задержки первой группы последовательно соединенных элементов задержки блока синхронизации, а управляющие входы второго блока памяти группы блоков памяти и третьего компаратора группы компараторов подключены к выходу первого элемента задержки первой группы элементов задержки блока синхронизации, управляющие входы третьего блока памяти группы блоков памяти и четвертого компаратора группы компараторов подключены к выходу второго элемента задержки первой группы элементов задержки блока синхронизации, управляющие входы четвертого блока памяти группы блоков памяти и пятого компаратора группы компараторов подключены к выходу третьего элемента задержки первой группы элементов задержки блока синхронизации, управляющий вход пятого блока памяти группы блоков памяти подключен к выходу четвертого элемента задержки первой группы элементов задержки блока синхронизации, который также является входом двадцать пятого элемента задержки блока синхронизации, блок вычисления коэффициента β, включающий сумматор, первый, второй, третий коммутаторы, элемент задержки, первый, второй, блоки умножения, блок вычитания, блок деления, первый, второй компараторы, при этом первый информационный вход сумматора подключен к первому установочному входу, а его второй информационный вход подключен к выходу первого регистра блока вычисления коэффициента α, первый, второй, третий информационные входы первого коммутатора подключены соответственно к выходам вторых регистров первого, второго, третьего блоков вычисления оценок среднеквадратичной ошибки, первый, второй, третий информационные входы второго коммутатора подключены соответственно к
выходам первого, четвертого, третьего регистров группы регистров блока вычисления локальных дисперсий полезного сигнала, первый, второй, третий информационные входы третьего коммутатора подключены соответственно к выходам первых регистров первого, второго, третьего блоков вычисления оценок среднеквадратичной ошибки, при этом первые управляющие входы первого, второго, третьего коммутаторов подключены к выходу пятого блока памяти группы блоков памяти блока нахождения максимальной оценки среднеквадратичной ошибки, а их вторые управляющие входы, а также управляющий вход сумматора подключены к выходу двадцать пятого элемента задержки блока синхронизации, который также является входом двадцать шестого элемента задержки блока синхронизации, при этом выход сумматора является первым информационным входом первого блока умножения, вторым информационным входом которого является выход второго коммутатора, выход первого коммутатора является входом элемента задержки, выход третьего коммутатора является вторым информационным входом второго блока умножения, первый информационный вход которого подключен к выходу первого регистра блока вычисления коэффициента α, при этом управляющие входы первого и второго блоков умножения подключены к выходу двадцать шестого элемента задержки блока синхронизации, который также является входом двадцать седьмого элемента задержки блока синхронизации, выходы первого и второго блоков умножения являются соответственно первым и вторым информационными входами блока вычитания, управляющий вход которого подключен к выходу двадцать седьмого элемента задержки блока синхронизации, который также является входом двадцать восьмого элемента задержки блока синхронизации, при этом выход блока вычитания является входом делителя блока деления, при этом вход делимого подключен к выходу элемента задержки, а его управляющий вход подключен к выходу двадцать восьмого элемента задержки блока синхронизации, который также является входом
двадцать девятого элемента задержки блока синхронизации, выход блока деления подключен к второму информационному входу первого компаратора, первый информационный вход которого подключен к третьему установочному входу, а его управляющий вход подключен к выходу двадцать девятого элемента задержки блока синхронизации, который является также входом первого элемента задержки второй группы последовательно соединенных элементов задержки блока синхронизации, третий выход первого компаратора является вторым информационным входом второго компаратора, первый информационный вход которого подключен к первому установочному входу, а его управляющий вход подключен к выходу первого элемента задержки второй группы элементов задержки блока синхронизации, блок вычисления значений выражения фильтра, включающий блок вычитания, первый, второй блоки умножения, первую, вторую, третью группы блоков умножения, группу сумматоров, первую, вторую, третью группы элементов развязки, группу регистров, при этом первый информационный вход блока вычитания подключен к первому установочному входу, первые информационные входы первого и второго блоков умножения подключены соответственно к выходам второго и первого регистров блока вычисления коэффициента α, а их вторые информационные входы и второй информационный вход блока вычитания подключены к первому выходу второго компаратора блока вычисления коэффициента β, при этом управляющие входы блока вычитания, первого и второго блоков умножения подключены к выходу второго элемента задержки второй группы элементов
задержки блока синхронизации, который также является входом тридцатого элемента задержки блока синхронизации, при этом первые информационные входы блоков умножения первой группы блоков умножения подключены к выходу блока вычитания, а их вторые информационные входы подключены к выходам регистров группы регистров первого блока вычисления норм, первые информационные входы блоков умножения второй группы блоков умножения подключены к выходу первого блока умножения, а их вторые информационные входы подключены к выходам регистров группы регистров второго блока вычисления норм, первые информационные входы блоков умножения третьей группы блоков умножения подключены к выходу второго блока умножения, а их вторые информационные входы подключены к выходам регистров группы регистров третьего блока вычисления норм, при этом управляющие входы блоков умножения первой, второй, третьей групп блоков умножения подключены к выходам элементов И пятой группы элементов И блока синхронизации, первые входы которых подключены к выходу тридцатого элемента задержки блока синхронизации, который является также входом тридцать первого элемента задержки блока синхронизации, а их вторые входы подключены к группе выходов первого регистра блока управления устройством, при этом первые информационные входы сумматоров группы сумматоров подключены к выходам блоков умножения первой группы блоков умножения, вторые информационные входы сумматоров группы сумматоров подключены к выходам блоков умножения второй группы блоков умножения, третьи информационные входы сумматоров группы сумматоров подключены к выходам блоков умножения третьей группы блоков умножения, а их управляющие входы подключены к выходам элементов И шестой группы элементов И блока синхронизации, первые входы которых подключены к выходу тридцать первого элемента задержки
блока синхронизации, который является также входом тридцать второго элемента задержки блока синхронизации, а их вторые входы подключены к группе выходов первого регистра блока управления устройством, при этом входы элементов развязки третьей группы элементов развязки подключены к выходам сумматоров группы сумматоров, а информационные входы регистров группы регистров подключены к выходам элементов развязки второй и третьей групп элементов развязки, при этом входы элементов развязки второй группы элементов развязки подключены к установочному входу числа для нулевых элементов кода маски, при этом управляющие входы регистров группы регистров подключены к выходам элементов развязки первой группы элементов развязки и выходам элементов развязки группы элементов развязки блока синхронизации, входы которых подключены к выходам элементов И седьмой группы элементов И блока синхронизации, первые входы которых подключены к выходу тридцать второго элемента задержки блока синхронизации, который является также входом тридцать третьего элемента задержки блока синхронизации, а вторые входы элементов И седьмой группы элементов И подключены к группе выходов первого регистра блока управления устройством, при этом входы элементов развязки первой группы элементов развязки подключены к установочному входу сигнала записи, блок нахождения минимального значения выражения фильтра, включающий группу компараторов и группу блоков памяти, причем первый и второй информационные входы первого компаратора группы компараторов подключены соответственно к выходам первого и второго регистров группы регистров блока вычисления значений
выражения фильтра, а вторые информационные входы второго - восьмого компараторов группы компараторов подключены соответственно к выходам третьего - девятого регистров группы регистров блока вычисления значений выражения фильтра, при этом вторые выходы первого - восьмого компараторов группы компараторов подключены соответственно к вторым информационным входам первого - восьмого блоков памяти группы блоков памяти, а первые выходы первого - седьмого компараторов группы компараторов подключены соответственно к первым информационным входам второго - восьмого компараторов группы компараторов, при этом выходы первого - седьмого блоков памяти группы блоков памяти подключены соответственно к первым информационным входам второго - восьмого блоков памяти группы блоков памяти, при этом управляющий вход первого компаратора группы компараторов подключен к выходу тридцать третьего элемента задержки блока синхронизации, который является также входом тридцать четвертого элемента задержки блока синхронизации, управляющие входы второго компаратора группы компараторов и первого блока памяти группы блоков памяти подключены к выходу тридцать четвертого элемента задержки блока синхронизации, который является также входом первого элемента задержки третьей группы последовательно соединенных элементов задержки блока синхронизации, а управляющие входы второго блока памяти группы блоков памяти и третьего компаратора группы компараторов подключены к выходу первого элемента задержки третьей группы элементов
задержки блока синхронизации, управляющие входы третьего блока памяти группы блоков памяти и четвертого компаратора группы компараторов подключены к выходу второго элемента задержки третьей группы элементов задержки блока синхронизации, управляющие входы четвертого блока памяти группы блоков памяти и пятого компаратора группы компараторов подключены к выходу третьего элемента задержки третьей группы элементов задержки блока синхронизации, управляющие входы пятого блока памяти группы блоков памяти и шестого компаратора группы компараторов подключены к выходу четвертого элемента задержки третьей группы элементов задержки блока синхронизации, управляющие входы шестого блока памяти группы блоков памяти и седьмого компаратора группы компараторов подключены к выходу пятого элемента задержки третьей группы элементов задержки блока синхронизации, управляющие входы седьмого блока памяти группы блоков памяти и восьмого компаратора группы компараторов подключены к выходу шестого элемента задержки третьей группы элементов задержки блока синхронизации, управляющий вход восьмого блока памяти группы блоков памяти подключен к выходу седьмого элемента задержки третьей группы элементов задержки блока синхронизации, который является входом тридцать пятого элемента задержки блока синхронизации, при этом выход тридцать пятого элемента задержки подключен к входам второго элемента развязки и третьего
элемента задержки блока управления устройством, выход которого является входом третьего элемента развязки блока управления устройством, выходной блок устройства, который содержит первый, второй, третий регистры и первый, второй, третий коммутаторы, при этом информационные входы первого регистра подключены к выходам первого регистра первого блока формирования окрестности и апертуры, информационные входы второго регистра подключены к выходам первого регистра второго блока формирования окрестности и апертуры, информационные входы третьего регистра подключены к выходам первого регистра третьего блока формирования окрестности и апертуры, а управляющие входы первого, второго, третьего регистров подключены к выходу тридцать третьего элемента задержки блока синхронизации, информационные входы первого, второго, третьего коммутаторов подключены к выходам первого, второго, третьего регистров соответственно, первые управляющие входы первого, второго, третьего коммутаторов подключены к выходу тридцать пятого элемента задержки блока синхронизации, а их вторые управляющие входы подключены к выходу восьмого блока памяти группы блоков памяти блока нахождения минимального значения выражения фильтра, при этом выходы первого, второго, третьего коммутаторов образуют группу выходов устройства.A color image processing device comprising a device control unit including an image signal sensor, discriminator, first, second, third, fourth delay elements, first, second, third, fourth decoupling elements, a pulse generator, a shift register, first, second, third registers, a counter, while the output of the pulse generator is connected to the input of the second delay element, the first control input of the shift register and the input of the first isolation element, the output of which is connected to the clock input of the sensor with image signals, the discriminator control input, the output of the second decoupling element and the input of the first delay element, while the output of the image signal sensor is connected to the discriminator information input, and the output of the second delay element is connected to the fourth decoupling element input and the pulse generator mute input, while the second control the input of the shift register and the control inputs of the first and second registers are connected to the installation input of the write signal, and the information inputs of the shift register and the first the histra are connected to the installation input of the mask code, while the first output of the shift register is the input of the fourth delay element, and the second output of the shift register is the input of the counter, while the outputs of the fourth delay element
and the counter are connected to the control and information inputs of the third register, respectively, the first, second and third neighborhood and aperture generation units, each of which includes a group of shift registers, a group of AND elements, a code sorting unit, an adder, a switch, a division unit, the first, second, the third, fourth and fifth registers, while the information input of the first shift register of the series-connected shift registers of the group of shift registers of the first block forming the neighborhood and aperture is connected to the first the discriminator of the device control unit, the information input of the first shift register of the series-connected shift registers of the group of shift registers of the second neighborhood formation unit and the aperture is connected to the second output of the discriminator of the device control unit, the information input of the first shift register of the series-connected shift registers of the group of shift registers of the group of third neighborhood formation units and the aperture is connected to the third output of the discriminator of the device control unit, and the inputs of the shift registers of the groups of shift registers of the first, second, third neighborhood formation blocks and the aperture are connected to the output of the first delay element of the device control unit, while the outputs of the shift registers of the group of shift registers of the first neighborhood formation block and the aperture are the second inputs of the elements AND of the group of elements And and information inputs
the second register of the first block forming the neighborhood and the aperture, the outputs of the shift registers of the group of shift registers of the second block forming the neighborhood of the aperture are the second inputs of the elements And the group of elements And the information inputs of the second register of the second block of forming the neighborhood and the aperture, the outputs of the shift registers of the group of shift registers of the third block of the formation the surroundings and apertures are the second inputs of the elements AND of the group of elements AND and the information inputs of the second register of the third block of the form neighborhood of the aperture, while the first inputs of the elements AND the group of elements And the first, second, third blocks of the formation of the neighborhood and the aperture are connected to the group of outputs of the first register of the device control unit, and the outputs of the elements AND the group of elements And the first block of the formation of the neighborhood and aperture are connected to the inputs block sorting codes and information inputs of the adder and the first register of the first block forming the neighborhood and aperture, the outputs of the elements And groups of elements And the second block forming the neighborhood The numbers and apertures are connected to the inputs of the code sorting unit and the information inputs of the adder and the first register of the second neighborhood and aperture generation unit, the outputs of the elements and groups of elements And the third unit of the neighborhood and aperture formation are connected to the inputs of the code sorting unit and the information inputs of the adder and the first register of the third unit the formation of the neighborhood and the aperture, in addition, the outputs of the shift registers of the groups of the shift registers of the first, second, third blocks of the formation of the neighborhood and the aperture, in which come
the brightness values of the central element of the neighborhood are information inputs of the third registers of the first, second, third blocks of the formation of the neighborhood and aperture, respectively, while the control inputs of the adders, the first, second, third registers of the first, second, third blocks of the formation of the neighborhood and aperture, as well as the inputs of the first and the second delay elements of the synchronization block are connected to the outputs of the third and fourth decoupling elements of the device control unit, while the outputs of the sort code block are not the first neighborhood and aperture generation unit are connected to the information inputs of the switch of the first neighborhood and aperture formation unit, the outputs of the code sorting unit of the second neighborhood and aperture formation unit are connected to the information inputs of the switch of the second neighborhood and aperture formation unit, the outputs of the code sorting unit of the third neighborhood and aperture formation unit connected to the information inputs of the switch of the third block forming the neighborhood and aperture, while the first control in the moves of the switches of the first, second, third neighborhood and aperture generation units are connected to the output of the second register of the device control unit, the information in which is recorded through the switch management installation input, and the second control inputs of the switches of the first, second, third neighborhood and aperture formation units are connected to the output of the first the delay element of the synchronization block, which is also the input of the third delay element of the synchronization block, while the output of the adder of the first block ming vicinity of the aperture and is connected to a dividend input of divider
the first neighborhood and aperture forming unit, the adder output of the second neighborhood and aperture forming unit is connected to the input of the dividend block of the second neighborhood and aperture forming unit, the adder output of the third neighborhood and aperture forming unit is connected to the input of the dividend unit of the neighborhood and aperture forming unit, when the inputs of the divider of the division blocks of the first, second, third blocks of the formation of the neighborhood and aperture are connected to the output of the third register of the control unit device, and their control inputs are connected to the output of the second delay element of the synchronization block, which is also the input of the fourth delay element of the synchronization block, while the switch output of the first neighborhood and aperture generation unit is connected to the information input of the fourth register of the first neighborhood and aperture formation unit, the output of the switch the second block of the formation of the neighborhood and the aperture is connected to the information input of the fourth register of the second block of the formation of the neighborhood and the aperture, the output of the switch of the third neighborhood and aperture generation unit is connected to the information input of the fourth register of the third neighborhood and aperture generation unit, while the control inputs of the fourth registers of the first, second, third neighborhood and aperture formation units are connected to the output of the third delay element of the synchronization unit, in addition, the output the division block of the first block forming the neighborhood and the aperture is connected to the information input of the fifth register of the first block forming the neighborhood and pertury, the output of the division block of the second block forming the neighborhood and aperture
connected to the information input of the fifth register of the second neighborhood and aperture formation unit, the output of the division block of the third neighborhood and aperture formation unit is connected to the information input of the fifth register of the third neighborhood and aperture formation unit, and the control inputs of the fifth registers of the first, second, third neighborhood and aperture formation units connected to the output of the fourth delay element of the synchronization block, which is also the input of the fifth delay element of the synchronization block, the first, in second, third norm calculation blocks, each of which includes the first, second, third groups of subtraction blocks, the first, second, third groups of quadrators, the adder group and the register group, while the first information inputs of the subtraction blocks of the first group of subtraction blocks of the first norm calculation block are connected to the fourth register output of the first neighborhood and aperture formation unit, the first information inputs of the subtraction blocks of the first group of subtraction blocks of the second norm calculation unit are connected to the fifth register output the first neighborhood and aperture generation unit, the first information inputs of the subtraction units of the first group of subtraction units of the third norm calculation unit are connected to the output of the third register of the first neighborhood and aperture formation unit, and the second information inputs of the subtraction units of the first group of subtraction units of the first, second, third norms calculation units connected to the group of outputs of the first register of the first block forming the neighborhood and aperture, the first information inputs of the blocks of subtraction of the second group block Subtracting the first unit of norm calculation is connected to the output of the fourth register of the second unit of forming the neighborhood and aperture, the first information inputs of the subtracting units of the second group of blocks
subtracting the second norm calculation unit is connected to the output of the fifth register of the second neighborhood and aperture generation unit, the first information inputs of the second group of subtracting units of the third subtraction unit are connected to the third register output of the second neighborhood and aperture forming unit, and the second information inputs of the second group subtracting subtraction blocks of the first, second, third norm calculation blocks are connected to the group of outputs of the first register of the second block of neighborhood formation and apertures, the first information inputs of the subtraction blocks of the third group of subtraction blocks of the first norm calculation unit are connected to the output of the fourth register of the third neighborhood formation unit and the aperture, the first information inputs of the subtractions of the third group of subtraction blocks of the first norm calculation unit are connected to the output of the fifth register of the third neighborhood formation block and apertures, the first information inputs of the subtraction blocks of the third group of subtraction blocks of the third norm calculation unit are connected to the output the third register block of the neighborhood formation and the aperture, and the second information inputs of the subtraction blocks of the third group of the subtraction blocks of the first, second, third norm calculation blocks are connected to the output group of the first register of the third block of the formation of the neighborhood and aperture, while the control inputs of the subtraction blocks of the first, second, the third group of blocks of subtraction of the first, second, third blocks of calculation of norms are connected to the outputs of the elements And the first group of elements AND the synchronization block, the first inputs of which connected to the output of the fifth delay element of the synchronization block, which is also the input of the sixth delay element of the synchronization block, and their
the second inputs are connected to the group of outputs of the first register of the device control unit, the outputs of the subtracting units of the first, second, third groups of subtracting units of the first unit of norm calculation are connected to the information inputs of the quadrants of the first, second, third groups of quadrants of the first unit of calculating norms, respectively, the outputs of the units of subtraction of the first, the second, third groups of subtraction blocks of the second norm calculation unit are connected to the information inputs of the squares of the first, second, third groups of quadrators of the second calculation unit I norms, respectively, the outputs of the subtraction blocks of the first, second, third groups of subtractions of the third unit of calculation of norms are connected to the information inputs of the quadrants of the first, second, third groups of quadrants of the third block of calculation of norms, respectively, and the control inputs of the squares of the first, second, third groups of squares of the first, the second, third blocks of norm calculation are connected to the outputs of the elements And the second group of elements AND the synchronization block, the first inputs of which are connected to the output of the sixth delay element of the block with synchronization, which is also the input of the seventh delay element of the synchronization unit, and their second inputs are connected to the group of outputs of the first register of the device control unit, the outputs of the squares of the first group of squares of the first unit of norm calculation are connected to the first information inputs of the adders of the adder group of the first unit of norm calculation, the outputs of the quadrators the first group of quadrators of the second unit of calculation of norms are connected to the first information inputs of adders of the group of adders of the second unit of calculation of n ohm, the quadrator outputs of the first group of quadrators of the third unit of norm calculation are connected to the first
the information inputs of the adders of the adder group of the third unit of norm calculation, the outputs of the squares of the second group of quadrants of the first unit of norm calculation are connected to the second information inputs of the adders of the group of adders of the first unit of norm calculation, the outputs of the squares of the second group of quadrants of the second unit of norm calculation are connected to the second information inputs of the adders of the group of adders unit calculation norms, the outputs of the quadrators of the second group of quadrators of the third unit of calculation of norms are connected to the second the information inputs of the adders of the adder group of the third unit of norm calculation, the outputs of the quadrants of the third group of quadrants of the first unit of norm calculation are connected to the third information inputs of the adders of the group of adders of the first unit of norm calculation, the outputs of the squares of the third group of quadrants of the second unit of norm calculation are connected to the third information inputs of the adders of the group of adders unit of calculation of norms, the outputs of the quadrators of the third group of quadrators of the third unit of calculation of norms are connected to t to the information inputs of the adders of the adder group of the third norm calculation unit, and the control inputs of the adders of the adder groups of the first, second, third norm calculation units are connected to the outputs of the elements And the third group of elements AND the synchronization block, the first inputs of which are connected to the output of the seventh delay element of the synchronization block, which is also the input of the eighth delay element of the synchronization unit, and their second inputs are connected to the group of outputs of the first register of the device control unit, while the outputs of the adders of the adder group of the first unit of norm calculation are connected to the information inputs of the corresponding registers of the register group
of the first norm calculation unit, the outputs of the adders of the adder group of the second norm calculation unit are connected to the information inputs of the respective registers of the register group of the second norm calculation unit, the outputs of the adders of the adder group of the third norm calculation unit are connected to the information inputs of the corresponding registers of the register group of the third norm calculation unit, and the control inputs registers of groups of registers of the first, second, third blocks of calculation of norms are connected to the outputs of the elements And the fourth group of elements ntov AND synchronization block, the first inputs of which are connected to the output of the eighth delay element of the synchronization block, and the second inputs are connected to the group of outputs of the first register of the device control unit, the block for calculating the local dispersions of the useful signal, including the first, second, third groups of subtraction blocks, the first, second , the third group of quadrators, the first, second groups of adders, a group of division blocks, a group of registers, while the first information inputs of the subtraction blocks of the first group of subtraction blocks are connected to the outputs to the fifth register of the first block of forming the neighborhood and aperture, the first information inputs of the subtracting blocks of the second group of subtraction blocks are connected to the output of the fifth register of the second block of forming the neighborhood and the aperture, the first information inputs of the subtracting blocks of the third group of subtracting blocks are connected to the output of the fifth register of the third block of forming the neighborhood apertures, the second information inputs of the subtraction blocks of the first, second, third groups of subtraction blocks are connected to the output groups of the second register first, second, third blocks and forming a neighborhood of the aperture respectively, and the control inputs of the subtraction blocks of the first, second, third groups subtraction blocks coupled to the output of the fifth delay element of a sync block, which is also the input of the ninth
a delay element of the synchronization block, while the outputs of the subtraction blocks of the first, second, third groups of subtraction blocks are connected to the information inputs of the quadrators of the first, second, third groups of quadrators, respectively, and their control inputs are connected to the output of the ninth delay element of the synchronization block, which is also the input of the tenth the delay element of the synchronization unit, while the outputs of the quadrators of the first group of quadrators are connected to the first information inputs of the adders of the first group of adders and information the inputs of the first adder of the second group of adders, the outputs of the quadrators of the second group of adders are connected to the second information inputs of the adders of the first adder group and the information inputs of the fourth adder of the second adder group, the outputs of the quadrants of the third group of adders are connected to the third information inputs of the adders of the first adder group and the information inputs of the third adder the second group of adders, and the control inputs of the adders of the first group of adders are connected to the output of the tenth the delay element of the synchronization block, which is also the input of the eleventh delay element of the synchronization block, while the outputs of the adders of the first adder group are connected to the information inputs of the second adder of the second adder group, the control inputs of which are connected to the output of the eleventh delay element of the synchronization block, which is also the input of the twelfth element delays of the synchronization block, and the outputs of the adders of the second group of adders are connected to the inputs of the divisible blocks of division of the group of blocks divisions, the divider inputs of which are connected to the output of the third register of the device control unit, and their control inputs are connected to the output of the twelfth delay element of the synchronization unit, which is also the input
of the thirteenth delay element of the synchronization block, while the outputs of the division blocks of the group of division blocks are connected to the information inputs of the registers of the register group, the control inputs of which are connected to the output of the thirteenth delay element of the synchronization block, which is also the input of the fourteenth delay element of the synchronization block, the coefficient calculation unit α, including division block, comparator, first, second, third subtraction blocks, first, second delay elements, AND element, first, second registers, multiply block the input of the divisible division block is connected to the output of the register of the color image processing device, to which the second information input of the comparator is also connected, the first information input of which and the input of the divider of the division block are connected to the output of the second register group of the local dispersion calculation block of the useful signal, this control input of the register of the device for processing color images is connected to the installation input of the recording signal, and its information input is connected to the installation input for variance σ

\binom{2}{N}

while the control inputs of the division unit and the comparator are connected to the output of the fourteenth delay element of the synchronization unit, which is also the input of the fifteenth delay element of the synchronization unit, the output of the division unit is connected to the second information input of the first subtraction unit, the second output of the comparator is connected to the input of the first delay element, the output of which is the second input of AND, the first input of which is connected to the output of the first subtraction unit, the first information input of which is connected to the first the mounting mu entry, and its control input connected to the output of the fifteenth element
the delay of the synchronization block, which is also the input of the sixteenth delay element of the synchronization block, while the output of the And element is the second information input of the second subtraction block, the first information input of the multiplication block and the information input of the first register, the control inputs of which are connected to the output of the sixteenth delay element of the synchronization block, which is also the input of the seventeenth delay element of the synchronization block, while the first information input of the second subtraction block and watts The information input of the third subtraction block is connected to the first installation input, while the second information input of the multiplication block is connected to the second installation input, the output of the second subtraction block is the information input of the second register, and the output of the multiplication block is the input of the second delay element and the first information input of the third block subtraction, the control input of which, as well as the control input of the second register are connected to the output of the seventeenth delay element of the synchronization block, which It is also the input of the eighteenth delay element of the synchronization block, the first, second, third blocks for calculating the mean-square error estimates, each of which includes the first, second registers, the first - fifth multiplication blocks, the first - the third delay elements, the first - the third subtraction blocks, the first, second adders, a quadrator, while the control input of the first register is connected to the installation input of the recording signal, the information input of the first register of the first block for calculating the estimates of the mean square error is connected to ovochnomu entry dispersion σ

\binom{2}{Nr}

, information input of the first register of the second unit for computing estimates
the standard error is connected to the installation input of the variance σ

\binom{2}{NG}

, the information input of the first register of the third unit for computing the estimates of the mean square error is connected to the installation input of the variance σ

\binom{2}{NB}

wherein the first information input of the first multiplication block of the first block of the calculation of the estimates of the mean square error is connected to the output of the fifth register of the first block of the formation of the neighborhood and the aperture, the first information input of the first multiplication block of the second block of the calculation of the estimates of root mean square error is connected to the output of the fifth register of the second block of the formation of the neighborhood and aperture , the first information input of the first multiplication unit of the third unit for computing the estimates of the mean square error is connected to the output of the heels of the third register block of the neighborhood and aperture formation, and the second information inputs of the first multiplication blocks of the first, second, third blocks of calculation of the mean-square error estimates are connected to the output of the second register of the coefficient calculation unit α, the first information inputs of the second multiplication blocks of the first, second, third blocks of calculation estimates RMS errors are connected to the output of the first register of the coefficient α calculation unit, while the second information input of the second multiplication unit of the first b the mean-square error estimate calculation box is connected to the output of the third register of the first neighborhood and aperture generation unit, the second information input of the second multiplication unit of the second mean-square error estimation unit is connected to the third register output of the second neighborhood and aperture formation unit, the second information input
the second multiplication unit of the third unit for computing the estimates of the mean square error is connected to the output of the third register of the third unit for generating the neighborhood and the aperture, the first information inputs of the third units of the multiplication of the first, second, third units for computing the estimates of the mean square errors are connected to the output of the third unit of subtracting the unit for calculating the coefficient α, while the second information input of the third unit of multiplication of the first unit for computing the estimates of the mean square error is connected to the output of the first register the first block of the calculation of the estimates of the mean square error, the second information input of the third block of the multiplication of the second block of the calculation of the estimates of the standard error is connected to the output of the first register of the second block of the calculation of the estimates of the standard error, the second information input of the third block of the multiplication of the third block of the calculation of the mean square error is connected to the output of the first register of the third a unit for computing the estimates of the mean square error, the first information inputs of the fourth multiplication blocks ne the first, second, third blocks of the calculation of the estimates of the mean square error are connected to the output of the second delay element of the block of the calculation of the coefficient α, while the second information input of the fourth block of the multiplication of the first block of calculation of the estimates of the mean square error is connected to the output of the first register group of the block of calculation of the local variances of the useful signal, the second the information input of the fourth unit of multiplication of the second unit for calculating the estimates of the mean square error is connected to the output of the fourth regis ra block group of registers computing the local variance of the desired signal, a second data input of the fourth block of the third multiplying unit for calculating estimates the mean square error is connected to the output of the third register unit registers the group of computing the local
dispersions of the useful signal, the first information inputs of the fifth multiplication blocks of the first, second, third blocks of the calculation of the mean square error estimates are connected to the second installation input, while the second information input of the fifth multiplication block of the first block of the calculation of mean square errors estimates is connected to the output of the first register group of the registers of the local calculation block dispersions of the useful signal, the second information input of the fifth block of the multiplication of the second block for calculating the estimates of the mean square error connected to the output of the fourth register group of the block of computing the local variance of the useful signal, the second information input of the fifth block of the third block of the calculation of the mean-square error estimates is connected to the output of the third register group of the block of the calculation of the local dispersion of the useful signal, and the control inputs of the first, second, third, fourth , the fifth blocks of multiplication of the first, second, third blocks for calculating the estimates of the mean square error are connected to the output of the eighteenth element nta delay of the synchronization block, which is also the input of the nineteenth delay element of the synchronization block, while the outputs of the first multiplication blocks of the first, second, third blocks of calculation of the mean-square error estimates are connected to the inputs of the first delay elements of the first, second, third blocks of the calculation of the mean-square error estimates, respectively, outputs the second blocks of the multiplication of the first, second, third blocks for calculating the estimates of the mean square error are connected to the first information inputs of the first locks subtracting the first, second, third calculating unit estimates the mean square error, respectively, and their second data inputs connected to the outputs of the fourth register of the first, second, third blocks and forming a neighborhood of the aperture respectively, the outputs of the third and fourth
the blocks of multiplication of the first, second, third blocks of calculation of the estimates of the mean square error are respectively the first and second information inputs of the second blocks of the subtraction of the first, second, third blocks of the calculation of the estimates of the standard error, the outputs of the fifth blocks of multiplication of the first, second, third blocks of the calculation of the estimates of the standard error are connected to the first information inputs of the third blocks of subtraction of the first, second, third blocks of calculation of estimates of the mean square error, respectively, their second information inputs are connected respectively to the outputs of the first registers of the first, second, third blocks of calculation of the mean-square error estimate, while the control inputs of the first, second, third blocks of subtraction of the first, second, third blocks of the calculation of the mean-square error estimates are connected to the output of the nineteenth delay element of the synchronization block , which is also the input of the twentieth delay element of the synchronization block, while the outputs of the first delay elements and the first subtraction blocks of the second, third, third blocks of the calculation of the estimates of the mean square error are respectively the first and second information inputs of the first adders of the first, second, third blocks of the calculation of the estimates of the mean square errors, the outputs of the second and third blocks of subtraction of the first, second, third blocks of the calculation of the estimates of the mean square errors are respectively the inputs of the second and third delay elements of the first, second, third blocks for computing the estimates of the mean square error, while the control inputs of the first of the adders of the first, second, third blocks for computing estimates
RMS errors are connected to the output of the twentieth delay element of the synchronization block, which is also the input of the twenty-first delay element of the synchronization block, the outputs of the first adders of the first, second, third blocks of calculation of the mean-square errors are connected to the information inputs of the squares of the first, second, third blocks of calculation of the estimates of the mean-square error respectively, and their outputs are the information inputs of the second registers and the first information inputs of the second sums of the first, second, third blocks of the calculation of the estimates of the mean square error, while the second information inputs of the second adders of the first, second, third blocks of the calculation of the estimates of the standard error are connected to the outputs of the second delay elements of the first, second, third blocks of the calculation of the estimates of the standard error, respectively, and the control inputs the squares of the first, second, third blocks for computing the estimates of the mean square error are connected to the output of the twenty-first delay element of the block of syn timing, which is also the input of the twenty-second delay element of the synchronization block, and the control inputs of the second registers and second adders are connected to the output of the twenty-second delay element of the synchronization block, which is also the input of the twenty-third delay element of the synchronization block, the unit for finding the maximum estimate of the mean square error, including a group of comparators and a group of memory blocks, moreover
the first and second information inputs of the first comparator of the group of comparators are connected respectively to the outputs of the second adders of the first and second blocks of calculation of the mean-square error estimates, and the second information inputs of the second, third, fourth, fifth comparators of the group of comparators are connected respectively to the output of the second adder of the third block of the calculation of the mean-square error estimates and the outputs of the third delay elements of the first, second, third blocks for computing the estimates of the mean square error, The first outputs of the first, second, third, fourth, fifth comparators of the group of comparators are connected respectively to the second information inputs of the first, second, third, fourth, fifth blocks of memory of the group of memory blocks, and the third outputs of the first, second, third, fourth comparators of the group of comparators are connected, respectively to the first information inputs of the second, third, fourth, fifth comparators of the group of comparators, while the outputs of the first, second, third, fourth memory blocks of the group of memory blocks respectively connected to the first information inputs of the second, third, fourth, fifth memory blocks of the group of memory blocks, while the control input of the first comparator of the group of comparators is connected to the output of the twenty-third delay element of the synchronization block, which is also the input of the twenty-fourth delay element of the synchronization block the second comparator of the group of comparators and the first memory block of the group of memory blocks are connected to
the output of the twenty-fourth delay element of the synchronization block, which is also the input of the first delay element of the first group of sequentially connected delay elements of the synchronization block, and the control inputs of the second memory block of the group of memory blocks and the third comparator of the group of comparators are connected to the output of the first delay element of the first group of delay elements of the synchronization block , the control inputs of the third memory block of the group of memory blocks and the fourth comparator of the group of comparators are connected to the output at the second delay element of the first group of delay elements of the synchronization block, the control inputs of the fourth memory block of the group of memory blocks and the fifth comparator of the group of comparators are connected to the output of the third delay element of the first group of delay elements of the synchronization block, the control input of the fifth memory block of the group of memory blocks is connected to the output of the fourth element the delay of the first group of delay elements of the synchronization block, which is also the input of the twenty-fifth delay element of the synchronization block, bl to calculate the coefficient β, including the adder, the first, second, third switches, the delay element, the first, second, multiplication blocks, the subtraction unit, the division unit, the first, second comparators, while the first information input of the adder is connected to the first installation input, and its the second information input is connected to the output of the first register of the coefficient calculation unit α, the first, second, third information inputs of the first switch are connected respectively to the outputs of the second registers of the first, second, third blocks of calculation Nia estimates the mean square error, the first, second, third data inputs of the second switch are respectively connected to the
the outputs of the first, fourth, third registers of the group of registers of the block for calculating the local dispersions of the useful signal, the first, second, third information inputs of the third switch are connected respectively to the outputs of the first registers of the first, second, third blocks for computing the estimates of the mean square error, with the first control inputs of the first, second , the third switches are connected to the output of the fifth memory block of the group of memory blocks of the block for finding the maximum estimate of the mean square error, and their second controls The input inputs, as well as the control input of the adder are connected to the output of the twenty-fifth delay element of the synchronization block, which is also the input of the twenty-sixth delay element of the synchronization block, while the adder output is the first information input of the first multiplication block, the second information input of which is the output of the second switch, the output of the first switch is the input of the delay element, the output of the third switch is the second information input of the second multiplication block, the first information the input of which is connected to the output of the first register of the coefficient α calculation unit, while the control inputs of the first and second multiplication units are connected to the output of the twenty-sixth delay element of the synchronization unit, which is also the input of the twenty-seventh delay element of the synchronization unit, the outputs of the first and second multiplication units are respectively, the first and second information inputs of the subtraction unit, the control input of which is connected to the output of the twenty-seventh delay element of the synchronization block It is also the input of the twenty-eighth delay element of the synchronization block, while the output of the subtraction block is the input of the divider of the division block, while the input of the dividend is connected to the output of the delay element, and its control input is connected to the output of the twenty-eighth delay element of the synchronization block, which also is the input
of the twenty-ninth delay element of the synchronization block, the output of the division block is connected to the second information input of the first comparator, the first information input of which is connected to the third installation input, and its control input is connected to the output of the twenty-ninth delay element of the synchronization block, which is also the input of the first delay element of the second groups of series-connected delay elements of the synchronization block, the third output of the first comparator is the second information input of the second a comparator, the first information input of which is connected to the first installation input, and its control input is connected to the output of the first delay element of the second group of delay elements of the synchronization block, the filter expression value calculation unit, including the subtraction unit, the first, second multiplication blocks, the first, second, third groups of multiplication blocks, a group of adders, the first, second, third groups of isolation elements, a group of registers, while the first information input of the subtraction block is connected to the first installation input y, the first information inputs of the first and second multiplication blocks are connected respectively to the outputs of the second and first registers of the coefficient calculation block α, and their second information inputs and the second information input of the subtraction block are connected to the first output of the second comparator of the coefficient calculation block β, while the control inputs of the block subtracting the first and second multiplication blocks are connected to the output of the second delay element of the second group of elements
delay of the synchronization block, which is also the input of the thirtieth delay element of the synchronization block, while the first information inputs of the multiplication blocks of the first group of multiplication blocks are connected to the output of the subtraction block, and their second information inputs are connected to the outputs of the registers of the register group of the first norm calculation block, the first information inputs multiplication blocks of the second group of multiplication blocks are connected to the output of the first multiplication block, and their second information inputs are connected to the outputs of the group registers of the registers of the second norm calculation block, the first information inputs of the multiplication blocks of the third group of multiplication blocks are connected to the output of the second multiplication block, and their second information inputs are connected to the outputs of the register groups of the registers of the third norm calculation block, while the control inputs of the multiplication blocks of the first, second, third groups multiplication units are connected to the outputs of the elements And the fifth group of elements AND the synchronization block, the first inputs of which are connected to the output of the thirtieth delay element of the synchronization block, which is also the input of the thirty-first delay element of the synchronization block, and their second inputs are connected to the output group of the first register of the device control unit, while the first information inputs of the adders of the adder group are connected to the outputs of the multiplication units of the first group of multiplication blocks, the second information inputs of the adders of the adder group are connected to the outputs of the multiplication blocks of the second group of multiplication blocks, the third information inputs of the adders of the adder group are connected to the outputs of the multiplication blocks the third group of multiplication blocks, and their control inputs are connected to the outputs of the elements And the sixth group of elements And the synchronization block, the first inputs of which are connected to the output of the thirty-first delay element
synchronization block, which is also the input of the thirty-second delay element of the synchronization block, and their second inputs are connected to the output group of the first register of the device control unit, while the inputs of the isolation elements of the third group of isolation elements are connected to the outputs of the adders of the adder group, and the information inputs of the registers of the register group are connected to the outputs of the isolation of the second and third groups of isolation elements, while the inputs of the isolation of the second group of isolation elements are connected to the mouth the input of the number for the zero elements of the mask code, while the control inputs of the registers of the register group are connected to the outputs of the isolation elements of the first group of isolation elements and the outputs of the isolation elements of the group of isolation elements of the synchronization block, the inputs of which are connected to the outputs of the elements And the seventh group of elements AND synchronization block, the first the inputs of which are connected to the output of the thirty-second delay element of the synchronization block, which is also the input of the thirty-third delay element of the synchronization block and the second inputs of the AND elements of the seventh group of AND elements are connected to the output group of the first register of the device control unit, while the inputs of the isolation elements of the first group of isolation elements are connected to the installation input of the recording signal, the block for finding the minimum value of the filter expression, including the group of comparators and the group of memory blocks moreover, the first and second information inputs of the first comparator of the group of comparators are connected respectively to the outputs of the first and second registers of the group of registers of the computing unit Nia values
filter expressions, and the second information inputs of the second to eighth comparators of the comparator group are connected respectively to the outputs of the third to ninth registers of the group of registers of the filter expression value calculation unit, while the second outputs of the first to eighth comparators of the comparator group are connected respectively to the second information inputs of the first to eighth memory blocks groups of memory blocks, and the first outputs of the first and seventh comparators of the group of comparators are connected respectively to the first information inputs I will give the second to eighth comparators of the group of comparators, while the outputs of the first to seventh memory blocks of the group of memory blocks are connected respectively to the first information inputs of the second to eighth memory blocks of the group of memory blocks, while the control input of the first comparator of the group of comparators is connected to the output of the thirty-third block delay element synchronization, which is also the input of the thirty-fourth delay element of the synchronization block, the control inputs of the second comparator of the group of comparators and the first about the memory block, the group of memory blocks are connected to the output of the thirty-fourth delay element of the synchronization block delay, which is also the input of the first delay element of the third group of series-connected delay elements of the synchronization block, and the control inputs of the second memory block of the group of memory blocks and the third comparator of the group of comparators are connected to the output of the first delay element of the third group of elements
the delay of the synchronization block, the control inputs of the third memory block of the group of memory blocks and the fourth comparator of the group of comparators are connected to the output of the second delay element of the third group of delay elements of the synchronization block, the control inputs of the fourth memory block of the group of memory blocks and the fifth comparator of the group of comparators are connected to the output of the third delay element of the third groups of delay elements of the synchronization block, control inputs of the fifth memory block of the group of memory blocks and the sixth comparator of the com group the parator is connected to the output of the fourth delay element of the third group of delay elements of the synchronization block, the control inputs of the sixth memory block of the group of memory blocks and the seventh comparator of the group of comparators are connected to the output of the fifth delay element of the third group of delay elements of the synchronization block, the control inputs of the seventh memory block of the group of memory blocks and the eighth comparator groups of comparators are connected to the output of the sixth delay element of the third group of delay elements of the synchronization block control the input of the eighth memory block of the group of memory blocks is connected to the output of the seventh delay element of the third group of delay elements of the synchronization block, which is the input of the thirty-fifth delay element of the synchronization block, while the output of the thirty-fifth delay element is connected to the inputs of the second isolation element and the third
the delay element of the device control unit, the output of which is the input of the third isolation element of the device control unit, the output unit of the device, which contains the first, second, third registers and the first, second, third switches, while the information inputs of the first register are connected to the outputs of the first register of the first block the formation of the neighborhood and aperture, the information inputs of the second register are connected to the outputs of the first register of the second block of the formation of the neighborhood and aperture, the information inputs of the its register are connected to the outputs of the first register of the third block forming the neighborhood and aperture, and the control inputs of the first, second, third registers are connected to the output of the thirty-third delay element of the delay of the synchronization block, the information inputs of the first, second, third switches are connected to the outputs of the first, second, third registers accordingly, the first control inputs of the first, second, third switches are connected to the output of the thirty-fifth delay element of the synchronization block delay, and their second control inputs the inputs are connected to the output of the eighth memory block of the group of memory blocks of the block finding the minimum value of the filter expression, while the outputs of the first, second, third switches form a group of device outputs.