RU2148269C1

RU2148269C1 - Адаптивная система управления для объектов с запаздыванием нейтрального типа

Info

Publication number: RU2148269C1
Application number: RU98124057A
Authority: RU
Inventors: Е.Л. Еремин; С.Г. Акилова
Original assignee: Амурский государственный университет
Priority date: 1998-12-30
Filing date: 1998-12-30
Publication date: 2000-04-27

Abstract

Изобретение относится к системам автоматического управления и может быть использовано в системах автоматического управления с запаздыванием нейтрального типа. Технический результат изобретения заключается в расширении функциональных возможностей адаптивной системы управления за счет настройки значений элементов числового вектора параметров. Система содержит блоки задания коэффициентов, блоки суммирования, умножители, интеграторы, блоки запаздывания, блоки вычисления модуля, дифференциатор. 1 ил.

Description

Изобретение относится к технической кибернетике и может быть использовано в системах управления объектами с запаздыванием по состоянию нейтрального типа, причем параметры объекта - неизвестные постоянные или медленно меняющиеся во времени величины.

Наиболее близким техническим решением к предлагаемому является самонастраивающаяся система управления для объектов с запаздыванием, содержащая первый блок задания коэффициентов, блок запаздывания, последовательно соединенные первый блок суммирования, первый умножитель, первый интегратор, второй умножитель, выходы объекта регулирования соединены с соответствующими входами первого блока задания коэффициентов и соответствующими входами блока запаздывания, входы первого блока суммирования соединены с соответствующими выходами первого блока задания коэффициентов, выход первого блока суммирования подключен ко вторым входам первого и второго умножителей и входом третьего умножителя, выход первого умножителя связан с входом первого интегратора, выход которого подключен ко второму входу второго умножителя, выходы блока запаздывания соединения с соответствующими входами второго блока задания коэффициентов, выходы которого связаны с соответствующими входами второго блока суммирования, выход которого подключен ко второму входу третьего умножителя и к входу четвертого умножителя, выход третьего умножителя соединен с входом второго интегратора, выход которого связан с вторым входом четвертого умножителя, выход которого подключен ко входу третьего блока суммирования, второй вход которого связан с выходом второго умножителя, а выход подключен ко входу объекта регулирования.

Недостатком этой системы являются узкие функциональные возможности системы, так как система не может работать с объектами, обладающими запаздыванием нейтрального типа, и необходимость выбора и задания элементов числового вектора настройки параметров регулятора в условиях априорной неопределенности, что, как правило, представляет собой сложную задачу, решение которой существенно затрудняется с ростом размерности систем управления. В такой ситуации самонастройка вектора параметров является наиболее целесообразным, а в ряде случаев и единственно возможным подходом к построению систем управления, устойчиво работоспособных в условиях априорной неопределенности.

Целью изобретения является расширение функциональных возможностей системы.

Поставленная цель достигается тем, что, вводя в систему первые умножители, блоки вычисления модуля, первые интеграторы и вторые умножители, второй блок запаздывания, блок дифференцирования, первый блок суммирования, получают в системе новую функцию, которая заключается в том, что теперь система может работать с объектами, обладающими запаздыванием нейтрального типа, и элементы числового вектора настройки параметров регулятора будут настраиваться, что обеспечивает условие нормального функционирования системы.

На чертеже представлена блок - схема системы.

Система содержит объект управления 1, первый блок задания коэффициентов 2, первые умножители 3_i (i = l, m), блоки вычисления модуля 4_i (i = l, m), первые интеграторы 5_i (i = l, m), вторые умножители 6_i (i = l, m), первый блок суммирования 7, второй блок суммирования 8, первый блок запаздывания 9, третий умножитель 10, второй интегратор 11, четвертый умножитель 12, второй блок задания коэффициентов 13, третий блок суммирования 14, блок дифференцирования 15, второй блок запаздывания 16, пятый умножитель 17, третий интегратор 18, шестой умножитель 19, четвертый сумматор 20.

Динамика процессов в объекте управления описывается уравнениями состояния и выхода

τ = max{τ₁,τ₂}
где X - n-мерный вектор состояния;
Y - m-мерный вектор выходных измеряемых координат;
U - скалярное управляющее воздействие;
φ(S) - начальная вектор-функция;
τ₁> 0, τ₂> 0 - постоянные запаздывания;
A, D₁, D₂, L, b - матрицы и вектор размерностей (nxn), (nxn), (nxn), (mxn), (nxl) соответственно, зависящие от вектора неизвестных параметров ξ ∈ Θ; Θ - известное множество возможных значений вектора ξ.
К объекту подключен регулятор

где g₁, χ₂, χ₃ - настраиваемые параметры регулятора, вектор и скаляры соответственно;
g₂, g₃ - числовые векторы.

Параметры регулятора настраиваются в соответствии с алгоритмами адаптации

Система функционирует следующим образом.

Сигналы с выхода объекта регулирования 1 одновременно поступают на соответствующие входы первого 2 и второго 13 блока задания коэффициентов. Сигнал с выхода сумматора 7 поступает на вторые входы каждого первого умножителя 3_i (i = l, m). На первые входы каждого первого умножителя 3_i поступают соответствующие сигналы y_i с выхода объекта регулирования 1. С выходов каждого первого 3_i умножителя сигналы g₁yy_i поступают на входы соответствующих блоков вычисления модуля 4_i (i = l, m), где вычисляются их абсолютные значения. С выходов блоков вычисления модуля 4_i сигналы

поступают на входы соответствующих интеграторов 5_i (i = l, m). Сигналы g^li с выходов интеграторов поступают на первые входы каждого соответствующего умножителя 6_i (i = l, m). На вторые входы умножителей 6_i поступают соответствующие сигналы y_i с выходов объекта регулирования 1. С выходов вторых блоков умножителей 6_i сигналы поступают на входы первого сумматора 7, где складываются между собой. Сигнал с выхода сумматора 7 g₁y поступает на второй вход третьего умножителя 10, на второй вход пятого умножителя 17 и на первый вход четвертого сумматора. В первом блоке 2 задания коэффициентов происходит умножение сигнала y_i на коэффициент g_2i. Сигналы с выходов первого блока 2 задания коэффициентов поступают на соответствующие входы второго сумматора 8, где складываются. Сигнал g₂y с выхода второго сумматора 8 поступает на вход первого блока запаздывания 9. В первом блоке 9 запаздывания происходит задержка сигнала на время τ₁. Сигнал g₂y(t-τ₁) с выхода первого блока 9 запаздывания поступает на второй вход четвертого умножителя 12 и на первый вход третьего умножителя 10. Сигнал χ₂ с выхода третьего умножителя 10 поступает на вход второго интегратора 11, где интегрируется. Сигнал χ₂ с выхода второго интегратора 11 поступает на первый вход четвертого умножителя 12, где умножается на сигнал с выхода первого блока 9 запаздывания. Сигнал χ₂g₂y(t-τ₁) с выхода четвертого умножителя 12 поступает на второй вход четвертого сумматора 20. Во втором блоке 13 задания коэффициентов происходит умножение сигнала y_i на коэффициент g_3i. Сигналы с выходов второго блока 13 задания коэффициентов поступают на соответствующие входы третьего сумматора 14, где складываются. Сигнал yg₃ с выхода третьего сумматора 14 поступает на вход блока 15 дифференцирования, где дифференцируется. Сигнал g₃y с выхода блока 15 дифференцирования поступает на вход второго блока 16 запаздывания. Сигнал g₃y(t-τ₂) с выхода второго блока 16 запаздывания поступает на второй вход шестого умножителя 19 и на первый вход пятого умножителя 17. Сигнал χ₃ с выхода пятого умножителя 17 поступает на вход третьего интегратора 18, где интегрируется. Сигнал с выхода третьего интегратора 18 поступает на первый вход шестого умножителя 19, где умножается на сигнал с выхода второго блока 16 запаздывания. Сигнал χ₃g₃y(t-τ₂) с выхода шестого умножителя 19 поступает на третий вход сумматора 20. В сумматоре 20 происходит сложение всех сигналов, поступающих на входы этого блока. Сигнал u = g₁y+χ₂g₂y(t-τ₁)+χ₃g₃y(t-τ₂) с выхода сумматора 20 поступает на вход объекта 1 регулирования.

Данное устройство может быть реализовано промышленным способом на основе стандартной элементной базы.

Claims

Адаптивная система управления для объектов с запаздыванием нейтрального типа, содержащая объект регулирования, выходы которого соединены с соответствующими входами первого блока задания коэффициентов, второй блок задания коэффициентов, первый блок запаздывания, второй блок суммирования, входы которого соединены с соответствующими выходами первого блока задания коэффициентов, третий умножитель, выход третьего умножителя через второй интегратор соединен с первым входом четвертого умножителя, выход которого подключен ко второму входу четвертого блока суммирования, третий блок суммирования, входы которого соединены с соответствующими выходами второго блока задания коэффициентов, пятый умножитель, выход пятого умножителя через третий интегратор связан с первым входом шестого умножителя, выход которого подключен к третьему входу четвертого блока суммирования, выход которого подключен к входу объекта регулирования, отличающаяся тем, что в систему введены первые умножители, блоки вычисления модуля, первые интеграторы и вторые умножители, первый блок суммирования, второй блок запаздывания, блок дифференцирования, выходы объекта регулирования соединены с соответствующими входами первых и вторых умножителей и с соответствующими входами второго блока задания коэффициентов, выход каждого первого умножителя через последовательно соединенные соответствующие блок вычисления модуля и первый интегратор соединен с входом соответствующего второго умножителя, выходы вторых умножителей подключены к входам первого блока суммирования, выход которого подключен ко вторым входам первых умножителей, ко второму входу третьего умножителя, ко второму входу пятого умножителя и к первому входу четвертого блока суммирования, выход второго блока суммирования соединен с входом первого блока запаздывания, выход первого блока запаздывания подключен к соответствующим входам третьего и четвертого умножителей, выход третьего блока суммирования подключен к блоку дифференцирования, выход которого соединен с входом второго блока запаздывания, выход которого подключен ко второму входу шестого умножителя и к первому входу пятого умножителя.