RU2123233C1 - Flip-flop - Google Patents
Flip-flop Download PDFInfo
- Publication number
- RU2123233C1 RU2123233C1 RU97104578A RU97104578A RU2123233C1 RU 2123233 C1 RU2123233 C1 RU 2123233C1 RU 97104578 A RU97104578 A RU 97104578A RU 97104578 A RU97104578 A RU 97104578A RU 2123233 C1 RU2123233 C1 RU 2123233C1
- Authority
- RU
- Russia
- Prior art keywords
- capacitor
- output
- input
- logical
- state
- Prior art date
Links
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
Description
Изобретение относится к импульсной технике и может быть использовано в устройствах вычислительной техники и систем управления. The invention relates to a pulse technique and can be used in computing devices and control systems.
Известно триггерное устройство (см. патент РФ N 1045354 от 17.05.82, МКИ: H 03 K 3/286, "Триггерное устройство (второй вариант), Г.И.Шишкин, опубликовано 30.09.83, Бюл. N 36), содержащее бистабильное устройство, вход которого соединен с первым выводом резистора и первым выводом конденсатора, второй вывод которого подключен к нулевой шине. Прямой выход бистабильного устройства подключен ко второму выводу резистора. Бистабильное устройство содержит элемент "ИСКЛЮЧАЮЩЕЕ ИЛИ" и тактируемый Д-триггер, выход которого подключен к первому входу элемента "ИСКЛЮЧАЮЩЕЕ ИЛИ", второй вход которого соединен с тактовым входом Д-триггера и со входом триггерного устройства, а выход является прямым входом бистабильного устройства. Д-вход триггера является входом бистабильного устройства. Known trigger device (see RF patent N 1045354 from 05.17.82, MKI: H 03 K 3/286, "Trigger device (second option), G.I.Shishkin, published 09/30/83, Bull. N 36), containing a bistable device, the input of which is connected to the first output of the resistor and the first output of the capacitor, the second output of which is connected to the zero bus.The direct output of the bistable device is connected to the second output of the resistor. to the first input of the EXCLUSIVE AND And, "the second input of which is connected to the clock input of the D flip-flop and to the input of the trigger device, and the output is a direct input of a bistable device. D-input of the flip-flop is the input of a bistable device.
Недостатком известного триггерного устройства является отсутствие возможности выявления его несанкционированного переключения из-за отсутствия дополнительного (промежуточного) состояния, свидетельствующего о режиме переключения триггерного устройства. A disadvantage of the known trigger device is the inability to detect its unauthorized switching due to the lack of an additional (intermediate) state, indicating the switching mode of the trigger device.
Известно триггерное устройство (см. патент РФ N 1276222 от 28.06.85, МКИ: H 03 K 3/286, "Триггерное устройство" (первый вариант), А.Я.Рыбаков, Г. И. Шишкин, опубликовано 27.01.95, Бюл. N 3), которое выбрано в качестве прототипа и содержит резистор, первый вывод которого соединен с первым выводом конденсатора, второй вывод которого подключен к нулевой шине, и бистабильное устройство, вход и прямой выход которого соединены соответственно с первым и вторым выводами резистора. Бистабильное устройство содержит три элемента ИЛИ-НЕ и тактируемый D-триггер. Первые входы первого и второго элементов ИЛИ-НЕ соединены с соответствующими установочными входами триггерного устройства. Второй вход первого элемента ИЛИ-НЕ соединен с выходом второго элемента ИЛИ-НЕ, а выход является прямым выходом бистабильного устройства. Прямой выход D-триггера соединен со вторым входом второго элемента ИЛИ-НЕ, а D-вход является входом бистабильного устройства. Первый и второй входы третьего элемента ИЛИ-НЕ соединены с соответствующими установочными входами триггерного устройства, а выход - с тактовым входом D-триггера. Known trigger device (see RF patent N 1276222 from 06.28.85, MKI: H 03 K 3/286, "Trigger device" (first option), A.Ya. Rybakov, G.I. Shishkin, published 01/27/95, Bull. N 3), which is selected as a prototype and contains a resistor, the first output of which is connected to the first output of the capacitor, the second output of which is connected to the zero bus, and a bistable device, the input and direct output of which are connected respectively to the first and second terminals of the resistor. The bistable device contains three OR-NOT elements and a clocked D-trigger. The first inputs of the first and second elements are NOT connected to the corresponding installation inputs of the trigger device. The second input of the first OR-NOT element is connected to the output of the second OR-NOT element, and the output is a direct output of a bistable device. The direct output of the D-flip-flop is connected to the second input of the second OR-NOT element, and the D-input is the input of a bistable device. The first and second inputs of the third element are NOT connected to the corresponding installation inputs of the trigger device, and the output to the clock input of the D-trigger.
Недостатком известного триггерного устройства является отсутствие возможности выявления несанкционированного переключения под действием помех или при отказе элементов схемы из-за отсутствия дополнительного (промежуточного) состояния, свидетельствующего о режиме переключения триггерного устройства. A disadvantage of the known trigger device is the inability to detect unauthorized switching under the influence of interference or in case of failure of the circuit elements due to the lack of an additional (intermediate) state, indicating the switching mode of the trigger device.
Задачей, решаемой предлагаемым техническим решением, является создание триггерного устройства, обладающего возможностью выявления несанкционированного переключения триггерного устройства под действием помех или при отказе элементов схемы. The problem solved by the proposed technical solution is to create a trigger device with the ability to detect unauthorized switching of the trigger device under the influence of interference or in case of failure of the circuit elements.
Технический результат, заключающийся в обеспечении возможности выявления несанкционированного переключения триггерного устройства под действием помех или при отказе элементов схемы, достигается тем, что в триггерное устройство, содержащее резистор, первый и второй выводы которого соединены соответственно с первым выводом конденсатора и прямым выходом бистабильного устройства, введены элемент И-НЕ, инвертор и второй резистор, один вывод которого соединен с инверсным выходом бистабильного устройства, другой вывод - со вторым выводом конденсатора и через инвертор с первым входом элемента И-НЕ, второй вход которого соединен с первым выводом конденсатора, а выход соединен со входом бистабильного устройства. The technical result, which consists in providing the possibility of detecting unauthorized switching of a trigger device under the influence of interference or in case of failure of circuit elements, is achieved by introducing into the trigger device containing a resistor, the first and second terminals of which are connected to the first output of the capacitor and the direct output of the bistable device NAND element, an inverter and a second resistor, one terminal of which is connected to the inverse output of a bistable device, the other terminal is connected to the second terminal to the capacitor and through the inverter with the first input of the AND-NOT element, the second input of which is connected to the first output of the capacitor, and the output is connected to the input of the bistable device.
Указанная совокупность признаков позволяет обеспечить возможность выявления несанкционированного переключения триггерного устройства за счет обеспечения дополнительного состояния конденсатора, причем в режиме хранения информации конденсатор всегда заряжен в одном или другом направлении, разряженное состояние конденсатора свидетельствует о режиме переключения триггерного устройства. The specified set of features makes it possible to detect unauthorized switching of the trigger device by providing an additional state of the capacitor, moreover, in the information storage mode, the capacitor is always charged in one or the other direction, the discharged state of the capacitor indicates the switching mode of the trigger device.
На чертеже представлена принципиальная электрическая схема триггерного устройства. The drawing shows a circuit diagram of a trigger device.
Триггерное устройство содержит бистабильное устройство 1, первый 2 и второй 3 резисторы, конденсатор 4, инвертор 5, элемент И-НЕ 6. Первый и второй выводы резистора 2 соединены соответственно с первым выводом конденсатора 4 и прямым выходом бистабильного устройства 1, инверсный выход которого соединен с первым выводом резистора 3, второй вывод которого соединен со вторым выводом конденсатора 4 и через инвертор 5 с первым входом элемента И-НЕ 6. Вход бистабильного устройства 1 соединен с выходом элемента И-НЕ 6, второй вход которого соединен с первым выводом конденсатора 4. Бистабильное устройство 1 содержит два элемента ИЛИ-НЕ 9, 10 и инвертор 11. Первые входы элементов ИЛИ-НЕ 9, 10 являются соответственно первым и вторым входами бистабильного устройства 1 и соединены соответственно с входом 7 установки и входом 8 сброса триггерного устройства. Второй вход элемента ИЛИ-НЕ 9 соединен с выходом элемента ИЛИ-НЕ 10, второй вход которого является входом бистабильного устройства 1. Выход элемента ИЛИ-НЕ 9 является инверсным выходом бистабильного устройства 1 и соединен через инвертор 11 с прямым выходом бистабильного устройства 1. В качестве выходов триггерного устройства могут использоваться прямой и инверсный выходы бистабильного устройства 1. The trigger device contains a bistable device 1, first 2 and second 3 resistors, a capacitor 4, an inverter 5, an NAND 6 element. The first and second terminals of the resistor 2 are connected respectively to the first terminal of the capacitor 4 and the direct output of the bistable device 1, whose inverse output is connected with the first terminal of the resistor 3, the second terminal of which is connected to the second terminal of the capacitor 4 and through the inverter 5 with the first input of the NAND 6 element. The input of the bistable device 1 is connected to the output of the NAND 6 element, the second input of which is connected to the first m the output of the capacitor 4. The bistable device 1 contains two elements OR-NOT 9, 10 and an inverter 11. The first inputs of the elements OR-NOT 9, 10 are respectively the first and second inputs of the bistable device 1 and are connected respectively to the input 7 of the installation and input 8 reset trigger device. The second input of the OR-NOT 9 element is connected to the output of the OR-NOT 10 element, the second input of which is the input of the bistable device 1. The output of the OR-NOT 9 element is the inverse output of the bistable device 1 and is connected through the inverter 11 to the direct output of the bistable device 1. V as the outputs of the trigger device can be used direct and inverse outputs of the bistable device 1.
Для выявления переключения в триггерное устройство может быть введен логический элемент 12, выполненный, например, в виде элемента И-НЕ, первый и второй входы которого соединены соответственно с первым и вторым выводами конденсатора 4, а выход является контрольным выходом 13 триггерного устройства. To detect switching in the trigger device, a logic element 12 can be introduced, made, for example, in the form of an NAND element, the first and second inputs of which are connected respectively to the first and second terminals of the capacitor 4, and the output is a control output 13 of the trigger device.
При включении напряжения питания на входе 7 установки и на входе 8 сброса триггерного устройства присутствует уровень логического "0", конденсатор 4 разряжен. When you turn on the supply voltage at the input 7 of the installation and at the input 8 of the reset trigger device there is a logic level of "0", the capacitor 4 is discharged.
Бистабильное устройство 1 при включении питания может установиться как в состояние логического "0", так и в состояние логической "1". Допустим, что бистабильное устройство 1 установилось в состояние логической "1". При этом на прямом выходе бистабильного устройства 1 присутствует уровень логической "1", а на инверсном выходе - уровень логического "0". When the power is turned on, the bistable device 1 can be set both to the logical “0” state and to the logical “1” state. Assume that bistable device 1 is set to logical "1". In this case, at the direct output of the bistable device 1 there is a logical level of "1", and at the inverse output there is a level of logical "0".
Напряжение на обоих выводах конденсатора 4, а следовательно, и на входе инвертора 5 и на втором входе элемента И-НЕ 6 в момент включения питания определяется соотношением сопротивлений резисторов 2, 3. Поскольку сопротивление резистора 3 выбрано примерно на порядок больше сопротивления резистора 2, напряжение на обоих выводах конденсатора 4 практически равно напряжению на прямом выходе бистабильного устройства 1 и соответствует уровню логической "1". При этом на выходе инвертора 5 и на первом входе элемента И-НЕ 6 присутствует уровень логического "0", что определяет наличие уровня логической "1" на выходе элемента И-НЕ 6 и вызывает переключение логических элементов 10, 9, 11 соответственно в состояние логического "0", логической "1" и логического "0". Бистабильное устройство 1 устанавливается в состояние логического "0". На обоих выводах конденсатора 4, а следовательно, и на втором входе элемента И-НЕ 6 и на входе инвертора 5 устанавливается уровень логического "0", инвертор 5 переключается в состояние логической "1", на выходе элемента И-НЕ 6 сохраняется уровень логической "1", а бистабильное устройство 1 остается в состоянии логического "0". Конденсатор 4 начинает заряжаться напряжением логической "1" с инверсного выхода бистабильного устройства 1 через резисторы 2, 3. При этом напряжение на втором выводе конденсатора 4 начинает повышаться. При достижении указанным напряжением порога срабатывания инвертор 5 переключается в состояние логического "0", состояние элемента И-НЕ 6 не изменяется. Далее происходит заряд конденсатора 4 до напряжения питания. После заряда конденсатора 4 процесс установки триггерного устройства в исходное состояние логического "0" заканчивается. The voltage at both terminals of the capacitor 4, and therefore at the input of the inverter 5 and at the second input of the AND-NOT 6 element at the time of power-up, is determined by the ratio of the resistances of the resistors 2, 3. Since the resistance of the resistor 3 is selected by an order of magnitude greater than the resistance of the resistor 2, the voltage on both terminals of the capacitor 4 is almost equal to the voltage at the direct output of the bistable device 1 and corresponds to the logical level "1". At the same time, at the output of the inverter 5 and at the first input of the AND-NOT 6 element, there is a logical "0" level, which determines the presence of a logical "1" level at the output of the AND-NOT 6 element and causes the logic elements 10, 9, 11 to switch to the state, respectively logical "0", logical "1" and logical "0". The bistable device 1 is set to a logical “0” state. At both terminals of the capacitor 4, and therefore at the second input of the AND-NOT 6 element and at the input of the inverter 5, the logic level is “0”, the inverter 5 is switched to the logical “1” state, the logic level is stored at the output of the AND-NOT 6 element "1", and the bistable device 1 remains in the logical "0" state. The capacitor 4 begins to be charged by the logic 1 voltage from the inverse output of the bistable device 1 through the resistors 2, 3. In this case, the voltage at the second terminal of the capacitor 4 begins to increase. When the specified threshold voltage is reached, the inverter 5 switches to the logical "0" state, the state of the AND-NOT 6 element does not change. Then there is a charge of the capacitor 4 to the supply voltage. After charging the capacitor 4, the installation process of the trigger device in the initial state of the logical "0" ends.
При поступлении импульса положительной полярности на вход 7 установки бистабильное устройство 1 переключается в состояние логической "1". При этом на выходе элемента ИЛИ-НЕ 9, а следовательно, и на инверсном выходе бистабильного устройства 1 формируется уровень логического "0", который переключает инвертор 11 и на его выходе, а следовательно, и на прямом выходе бистабильного устройства устанавливается уровень логической "1". Состояние элемента ИЛИ-НЕ 10 не изменяется. When a pulse of positive polarity arrives at the input 7 of the installation, the bistable device 1 switches to the logical state “1”. At the same time, at the output of the OR-NOT 9 element, and consequently, at the inverted output of the bistable device 1, a logical level of “0” is formed, which switches the inverter 11 at its output, and therefore, at the direct output of the bistable device, a logical level of “1 " The state of the OR-NOT 10 element does not change.
В момент переключения бистабильного устройства 1 на первом и втором выводах конденсатора 4 потенциал возрастает на величину, равную падению напряжения на защитном диоде (Uд), который установлен на входе инвертора 5 и привязан к цепи питания Eпит. Защитные диоды установлены на входах логических элементов внутри микросхем, выполненных на основе КМОП-технологии. См., например, Цифровые интегральные микросхемы: Справочник/П.П.Мальцев, Н.С.Долидзе, М. И. Критенко и др. - М.: Радио и связь, 1994, с. 101, рис. 3.12). На втором выводе конденсатора 4, а следовательно, и на входе инвертора 5 потенциал станет равен Eпит + Uд; на первом выводе конденсатора 4, а следовательно, на втором входе элемента И-НЕ 6 потенциал станет равен Uд. При этом начинает протекать ток разряда конденсатора 4 через прямой выход бистабильного устройства 1, резистор 2, защитный диод и цепь питания. Ток, протекающий через резистор 3, по сравнению с током, протекающим через резистор 2, незначительный, т. к. сопротивление резистора 3 на порядок больше сопротивления резистора 2. Напряжение на первом выводе конденсатора 4, а следовательно, и на втором входе элемента И-НЕ 6 повышается. При достижении указанным напряжением порога срабатывания элемент И-НЕ 6 не изменяет состояния, т. к. на первом выходе элемента И-НЕ 6 находится уровень логического "0", который удерживает элемент И-НЕ 6 в состоянии логической "1". Далее напряжение на первом выводе конденсатора 4 возрастает до напряжения на прямом выходе бистабильного устройства 1, т.е. практически до Eпит. Как только напряжение на конденсаторе 4 достигнет величины Uд, разряд конденсатора 4 через защитный диод заканчивается и он медленно заряжается через резисторы 2, 3.At the time of switching the bistable device 1 on the first and second terminals of the capacitor 4, the potential increases by an amount equal to the voltage drop across the protective diode (U d ), which is installed at the input of the inverter 5 and is connected to the power supply circuit E pit . Protective diodes are installed at the inputs of logic elements inside microcircuits made on the basis of CMOS technology. See, for example, Digital Integrated Circuits: Reference Book / P.P. Maltsev, N.S. Dolidze, M.I. Kritenko, etc. - M .: Radio and Communication, 1994, p. 101, fig. 3.12). At the second output of the capacitor 4, and therefore, at the input of the inverter 5, the potential becomes equal to E pit + U d ; at the first output of the capacitor 4, and therefore, at the second input of the AND-NOT 6 element, the potential becomes equal to U d . In this case, the discharge current of the capacitor 4 begins to flow through the direct output of the bistable device 1, the resistor 2, the protective diode and the power circuit. The current flowing through the resistor 3, compared with the current flowing through the resistor 2, is insignificant, since the resistance of the resistor 3 is an order of magnitude greater than the resistance of the resistor 2. The voltage at the first output of the capacitor 4, and therefore at the second input of the And NOT 6 rises. When the specified voltage reaches the operating threshold, the NAND 6 element does not change state, since at the first output of the NAND 6 element there is a logic level of "0", which holds the NAND 6 element in the logical state of "1". Further, the voltage at the first terminal of the capacitor 4 rises to the voltage at the direct output of the bistable device 1, i.e. almost to E pit . As soon as the voltage across the capacitor 4 reaches the value of U d , the discharge of the capacitor 4 through the protective diode ends and it slowly charges through the resistors 2, 3.
Напряжение на втором выводе конденсатора 4, а следовательно, и на входе инвертора 5 начинает понижаться. При достижении указанным напряжением порога срабатывания инвертор 5 переключается в состояние логической "1". При этом на первом входе элемента И-НЕ 6 появляется уровень логической "1", который переключает его в состояние логического "0". Логический "0" поступает на вход бистабильного устройства 1, переключает элемент ИЛИ-НЕ 10 в состояние логической "1", но в целом не изменяет состояние бистабильного устройства 1. Напряжение на втором выводе конденсатора 4 продолжает понижаться до напряжения на инверсном выходе бистабильного устройства 1, т.е. до уровня логического "0". Конденсатор 4 зарядился в обратном направлении до Eпит. Импульс со входа 7 установки снимается. Процесс установки триггерного устройства в состояние логической "1" заканчивается. Триггерное устройство поддерживается в состоянии логической "1" уровнем логического "0" с выхода элемента И-НЕ 6.The voltage at the second terminal of the capacitor 4, and therefore at the input of the inverter 5 begins to decrease. When the specified voltage reaches the threshold, the inverter 5 switches to the logical state "1". At the same time, at the first input of the AND-NOT 6 element, the logical level “1” appears, which switches it to the state of logical “0”. Logical "0" goes to the input of bistable device 1, switches the element OR-NOT 10 to the state of logical "1", but generally does not change the state of bistable device 1. The voltage at the second output of capacitor 4 continues to decrease to the voltage at the inverse output of bistable device 1 , i.e. to the logical level "0". Capacitor 4 is charged in the opposite direction to E pit . The pulse from the input 7 of the installation is removed. The process of setting the trigger device to the logical state "1" ends. The trigger device is maintained in a logical “1” state by a logical “0” level from the output of an NAND 6 element.
При поступлении на вход 8 сброса импульса положительной полярности бистабильное устройство 1 переключается в состояние логического "0". При этом на прямом выходе устанавливается уровень логического "0", на инверсном выходе - уровень логической "1". When a positive polarity pulse is input to input 8, the bistable device 1 switches to the logical "0" state. In this case, the logic level “0” is set on the direct output, and the logic level “1” is set on the inverse output.
В момент переключения бистабильного устройства 1 потенциал на выводах конденсатора 4 понижается на величину, равную падению напряжения на защитном диоде, который установлен на входе инвертора 5 и привязан к нулевой шине (См. Цифровые интегральные микросхемы: Справочник/ П.П.Мальцев, Н.С.Долидзе, М. И. Критенко и др. - М.: Радио и связь, 1994, с. 101, рис. 3.12). При этом на втором выводе конденсатора 4 потенциал станет равен минус Uд; а на первом выводе конденсатора 4 - (Eпит - Uд). Состояния инвертора 5 и элемента И-НЕ 6 не изменяются. При этом начинает протекать ток разряда конденсатора 4 через защитный диод, резистор 2 и прямой выход бистабильного устройства 1. Ток, протекающий через резистор 3, незначительный по сравнению с током, протекающим через резистор 2. Напряжение на первом выводе конденсатора 4, а следовательно, и на втором входе элемента И-НЕ 6 начинает понижаться. При достижении указанным напряжением порога срабатывания элемент И-НЕ 6 переключается в состояние логической "1", которая передается на вход бистабильного устройства 1 и подтверждает его переключение в состояние логического "0". Напряжение на первом выводе конденсатора 4 далее понижается до напряжения на прямом выходе бистабильного устройства 1, т.е. до уровня логического "0". Как только напряжение на конденсаторе 4 станет равным минус Uд, заканчивается разряд конденсатора 4 через защитный диод, и конденсатор 4 начинает медленно заряжаться через резисторы 2, 3 с инверсного выхода бистабильного устройства 1 уровнем логической "1". Напряжение на втором выводе конденсатора 4, а следовательно, и на входе инвертора 5 повышается. При достижении указанным напряжением порога срабатывания инвертор 5 переключается в состояние логического "0", который поступает на первый вход элемента И-НЕ 6 и подтверждает его переключение в состояние логической "1". Напряжение на втором выводе конденсатора 4 далее повышается до уровня логической "1". Конденсатор 4 зарядился в обратном направлении до Eпит. Импульс со входа 8 сброса снимается, процесс установки триггерного устройства в состояние логического "0" заканчивается.At the moment of switching the bistable device 1, the potential at the terminals of the capacitor 4 decreases by an amount equal to the voltage drop across the protective diode, which is installed at the input of the inverter 5 and is tied to the zero bus (See Digital Integrated Circuits: Reference / P.P. Maltsev, N. S. Dolidze, M.I. Kritenko et al. - M.: Radio and Communications, 1994, p. 101, Fig. 3.12). In this case, at the second output of the capacitor 4, the potential becomes equal to minus U d ; and at the first output of the capacitor 4 - (E pit - U d ). The state of the inverter 5 and the element AND-NOT 6 are not changed. In this case, the discharge current of the capacitor 4 begins to flow through the protective diode, resistor 2 and the direct output of the bistable device 1. The current flowing through the resistor 3 is insignificant compared to the current flowing through the resistor 2. The voltage at the first output of the capacitor 4, and therefore at the second input of the AND-NOT 6 element begins to drop. When the specified threshold voltage is reached, the NAND 6 element switches to the logical "1" state, which is transmitted to the input of the bistable device 1 and confirms its switching to the logical "0" state. The voltage at the first terminal of the capacitor 4 is further reduced to the voltage at the direct output of the bistable device 1, i.e. to the logical level "0". As soon as the voltage across the capacitor 4 becomes equal to minus U d , the discharge of the capacitor 4 through the protective diode ends, and the capacitor 4 begins to slowly charge through the resistors 2, 3 from the inverse output of the bistable device 1 by the logic level “1”. The voltage at the second terminal of the capacitor 4, and therefore at the input of the inverter 5 is increased. When the specified voltage reaches the threshold, the inverter 5 switches to the logical "0" state, which is fed to the first input of the NAND 6 element and confirms its switching to the logical "1" state. The voltage at the second terminal of the capacitor 4 then rises to a logic level of "1". Capacitor 4 is charged in the opposite direction to E pit . The pulse from reset input 8 is removed, the process of setting the trigger device to the logical "0" state ends.
В режиме хранения информации конденсатор 4 всегда заряжен в одном или другом направлении. Разряженное состояние конденсатора 4 информирует о переключении триггерного устройства и может быть зафиксировано с помощью устройства 12, выход которого является контрольным выходом 13 триггерного устройства, а входы подключены к выводам конденсатора 4. In the information storage mode, the capacitor 4 is always charged in one or the other direction. The discharged state of the capacitor 4 informs about the switching of the trigger device and can be fixed using the device 12, the output of which is the control output 13 of the trigger device, and the inputs are connected to the terminals of the capacitor 4.
Триггерное устройство может переключаться в состояние логического "0" или логической "1". При переключении триггерного устройства в состояние логической "1" на выводах разряженного конденсатора 4 присутствует уровень логической "1". Для выявления этого переключения можно использовать, например, элемент 12 И-НЕ (см. черт.), т.к. присутствие на обоих входах уровня логической "1" переключает элемент 12 И-НЕ в состояние логического "0". The trigger device can switch to the state of logical "0" or logical "1". When the trigger device is switched to the logical 1 state, a logic 1 level is present at the terminals of the discharged capacitor 4. To identify this switch, you can use, for example, element 12 AND-NOT (see fig.), Because the presence at both inputs of the logic level “1” switches the element 12 AND NOT to the state of the logic “0”.
При переключении триггерного устройства в состояние логического "0" на обоих выводах разряженного конденсатора 4 присутствует уровень логического "0". Для выявления этого переключения можно использовать элемент 12 ИЛИ-НЕ, так как присутствие на обоих входах элемента 12 ИЛИ-НЕ уровня логического "0" переключает его в состояние логической "1". When the trigger device is switched to the logical “0” state, at both terminals of the discharged capacitor 4 there is a logical “0” level. To identify this switch, you can use the element 12 OR NOT, since the presence at both inputs of the element 12 OR NOT the level of logical "0" switches it to the state of logical "1".
При необходимости выявлять любое переключение триггерного устройства можно использовать элемент 12 "ИСКЛЮЧАЮЩЕЕ ИЛИ", так как присутствие на обоих входах элемента 12 "ИСКЛЮЧАЮЩЕЕ ИЛИ" уровня логического "0" или уровня логической "1" формирует на его выходе уровень логического "0". Переключение триггерного устройства под действием управляющих сигналов является санкционированным, а переключение триггерного устройства под действием помех, без присутствия управляющих сигналов - несанкционированным. If it is necessary to detect any switching of the trigger device, you can use the element “EXCLUSIVE OR” 12, since the presence on both inputs of the element 12 “EXCLUSIVE OR” of the logical level “0” or the logical level “1” forms the logical level “0” at its output. Switching the trigger device under the influence of control signals is authorized, and switching the trigger device under the influence of interference, without the presence of control signals, is unauthorized.
Как видно из описания работы триггерного устройства, введенные в него элемент И-НЕ 6, инвертор 5 и второй резистор 3 позволяют обеспечить возможность выявления несанкционированного переключения триггерного устройства за счет обеспечения дополнительного состояния конденсатора 4. As can be seen from the description of the operation of the trigger device, the AND-NOT 6 element introduced into it, the inverter 5 and the second resistor 3 make it possible to detect the unauthorized switching of the trigger device by providing an additional state of the capacitor 4.
При этом для установки триггерного устройства при включении питания в исходное состояние логического "0" не требуется формирование специальных сигналов, что способствует упрощению разрабатываемой аппаратуры. Moreover, for the installation of the trigger device when the power is turned on in the initial state of the logical "0", the formation of special signals is not required, which simplifies the equipment being developed.
В целях подтверждения осуществимости заявляемого объекта и достижения технического результата в институте построен и испытан лабораторный макет триггерного устройства, выполненный по приведенной на чертеже схеме. Проведенные испытания показали осуществимость заявляемого триггерного устройства и подтвердили его практическую ценность. In order to confirm the feasibility of the claimed object and achieve a technical result, a laboratory model of a trigger device was constructed and tested at the institute, made according to the diagram shown in the drawing. The tests showed the feasibility of the claimed trigger device and confirmed its practical value.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU97104578A RU2123233C1 (en) | 1997-03-19 | 1997-03-19 | Flip-flop |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU97104578A RU2123233C1 (en) | 1997-03-19 | 1997-03-19 | Flip-flop |
Publications (2)
Publication Number | Publication Date |
---|---|
RU2123233C1 true RU2123233C1 (en) | 1998-12-10 |
RU97104578A RU97104578A (en) | 1999-02-10 |
Family
ID=20191124
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
RU97104578A RU2123233C1 (en) | 1997-03-19 | 1997-03-19 | Flip-flop |
Country Status (1)
Country | Link |
---|---|
RU (1) | RU2123233C1 (en) |
-
1997
- 1997-03-19 RU RU97104578A patent/RU2123233C1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100981031B1 (en) | Charge/discharge protection circuit | |
US4920282A (en) | Dynamic latch circuit for preventing short-circuit current from flowing during absence of clock pulses when under test | |
US7425854B2 (en) | Power detection circuit | |
CA1184979A (en) | Phase comparator | |
EP1250606B1 (en) | Magnetic digital signal coupler monitor | |
RU2123233C1 (en) | Flip-flop | |
CN110190841B (en) | IO port multiplexing control circuit and electronic equipment | |
JP2863658B2 (en) | Microprocessor reset device especially for automotive applications | |
US5327016A (en) | Load control circuit including automatic AC/DC discernment | |
CN100401626C (en) | Protection circuit and method for floating power transfer device | |
RU2105411C1 (en) | Ring counter | |
RU2211528C2 (en) | Flip-flop device | |
RU2123232C1 (en) | Flip-flop | |
RU2065250C1 (en) | Device for counting pulses | |
RU2106056C1 (en) | Noise-immune flip-flop device | |
US6310461B1 (en) | Mobile telephone comprising an improved battery charger circuit | |
RU2180985C2 (en) | Flip-flop unit | |
RU2237351C2 (en) | Tristable trigger flip-flop | |
RU2250554C1 (en) | Flip-flop device | |
JP3199550B2 (en) | Battery check circuit | |
RU2212095C1 (en) | Flip-flop device | |
RU2210178C1 (en) | Flip-flop facility | |
RU2053593C1 (en) | Flip-flop device | |
RU2237969C1 (en) | Trigger device | |
RU2093955C1 (en) | Triple-state counting flip-flop |