RU2106719C1 - Bicmos device and process of its manufacture - Google Patents

Abstract

FIELD: electronics. SUBSTANCE: invention refers to BICMOS devices in which complementary bipolar and field- effect transistors are formed on one crystal and to technology of manufacture of vertical n-p-n and p-n-p field-effect transistors and complementary field- effect transistors. Design of BICMOS device makes it possible to diminish substantially dimensions of transistors due to usage of self-registered technology of formation of bipolar and field-effect transistors. In proposed device first vertical bipolar transistor includes emitter electrode from second layer of polysilicon above emitter region, base electrodes to two regions of passive base and collector electrode from third layer of polysilicon, self-registered metal silicide layers to base, emitter and collector electrodes, metal electrodes manufactured to base, emitter and collector electrodes. Second bipolar transistor has same structure as first vertical bipolar transistor with type of conductance opposite to that of first vertical bipolar transistor. First MOS transistor has source and drain regions separated by channel region, gate of first and second layers of polysilicon and metal silicide layer deposited on dielectric under gate, electrodes from third layer of polysilicon to regions of drain and source brought out on to field oxide and coated with metal silicide layer, metal electrodes contacting regions of source and drain through electrodes from third layer of polysilicon brought out on to field oxide. Second MOS transistor has same structure as first MOS transistor and type of conductance opposite to that of first MOS transistor. EFFECT: substantially diminished dimensions of transistors. 2 cl, 12 dwg

Description

Областью применения изобретения является микроэлектроника, а именно БиКМОП-приборы, у которых на одном кристалле формируются комплементарные биполярные и полевые транзисторы. Изобретение также относится к способу изготовления этого прибора, а именно технологии изготовления вертикальных NPN и PNP биополярных транзисторов и комплементарных полевых транзисторов на общей подложке. The scope of the invention is microelectronics, namely BiKMOS devices in which complementary bipolar and field-effect transistors are formed on a single crystal. The invention also relates to a method for manufacturing this device, namely, technology for manufacturing vertical NPN and PNP biopolar transistors and complementary field effect transistors on a common substrate.

В настоящее время на смену КМОП-приборам приходят БиКМОП-приборы, сочетающие достоинства одновременно биополярных и полевых транзисторов. Наиболее прогрессивным вариантом БиКМОП-приборов являются КБиКМОП-приборы, сочетающие высокую экономичность по мощности потребления при сверхвысоком быстродействии с простотой КМОП. Currently, CMOS devices are being replaced by Bi-CMOS devices that combine the advantages of both biopolar and field-effect transistors. The most progressive version of Bi-CMOS devices is KBi-CMOS devices that combine high efficiency in power consumption with ultra-high speed with the simplicity of CMOS.

В настоящее время известны различные исполнения комплементарных биополярных и МОП-приборов и способы изготовления комплементарных и полевых транзисторов на общей подложке [1] и [2]. Currently, various designs of complementary biopolar and MOS devices and methods for manufacturing complementary and field-effect transistors on a common substrate [1] and [2] are known.

В [1] структура совмещенного полупроводникового прибора содержит подложку, имеющую две изолированные по краям п/п области. В первой изолированной области расположены первый МОП-транзистор, имеющий области истока и стока первого типа проводимости и расположенный между ними канал, и первый биполярный транзистор, имеющий базу первого типа проводимости и эмиттер с коллектором второго типа проводимости. Во второй изолированной области расположены второй МОП-транзистор, имеющий области стока и истока второго типа проводимости и расположенный между ними канал, и второй биополярный транзистор, имеющий базу второго типа проводимости и эмиттер с коллектором первого типа проводимости. In [1], the structure of a combined semiconductor device contains a substrate having two regions insulated at the edges of the semiconductor device. In the first isolated region, there is a first MOS transistor having a source and drain region of a first conductivity type and a channel located between them, and a first bipolar transistor having a base of the first conductivity type and an emitter with a collector of the second conductivity type. In the second isolated region, there is a second MOS transistor having a drain and a source region of the second type of conductivity and a channel located between them, and a second biopolar transistor having a base of the second type of conductivity and an emitter with a collector of the first type of conductivity.

В [2] содержится способ изготовления ИС на биполярных и КМОП-транзисторах с изолированной вертикальной структурой PNP-транзистора, обеспечивающий получение на одной подложке изолированных вертикальных PNP- и NPN-транзисторов и комплементарных полевых транзисторов, включающий формирование в подложке p-типа проводимости скрытого слоя n⁺-типа проводимости, осаждение эпитаксиального слоя p-типа проводимости, формирование в эпитаксиальном слое карманов n-типа проводимости для создания PMOS и коллектора NPN-транзисторов, создание скрытого коллектора PNP-транзистора в кармане n-типа проводимости, формирование базовых областей биполярных транзисторов, создание эмиттерных областей биполярных транзисторов и сток-истоковых областей КМОП-транзисторов.[2] contains a method for manufacturing ICs on bipolar and CMOS transistors with an isolated vertical structure of a PNP transistor, providing isolated vertical PNP and NPN transistors and complementary field effect transistors on a single substrate, including the formation of a hidden layer in the p-type substrate n ⁺ -type conductivity, deposition of the epitaxial layer p-type conductivity, forming pockets in the epitaxial layer n-type conductivity to create PMOS and NPN-transistor collector, creating latent Cast a PNP-transistor pocket n-type conductivity, forming the base regions of bipolar transistors, the establishment of emitter regions of bipolar transistors and the drain-source region of CMOS transistors.

Недостатком данной конструкции КБиКМОП-прибора [1] и способа изготовления ИС на биполярных и полевых транзисторах [2] является большая площадь, занимаемая биполярными транзисторами, когда в базовой области размещается контакт к базе и область эмиттера, разделенные большими интервалами, учитывающими погрешности совмещения и исполнения отдельных слоев. Большие размеры транзисторов не позволяют достигнуть высокой степени интеграции и ограничивают быстродействие ИС, делают ИС критичной к поражению дефектами, что снижает процент выхода годных. The disadvantage of this design of the KBiKMOS device [1] and the method of manufacturing ICs on bipolar and field-effect transistors [2] is the large area occupied by bipolar transistors when the contact to the base and the emitter region are located in the base region, separated by large intervals taking into account the errors of combination and execution separate layers. The large sizes of transistors do not allow to achieve a high degree of integration and limit the performance of ICs, making ICs critical to damage by defects, which reduces the percentage of yield.

В последнее время появились технические решения, позволяющие существенно снизить размеры транзисторов благодаря использованию самосовмещенной технологии формирования биоплярных транзисторов, согласованной с технологией КМОП. Recently, technical solutions have appeared that make it possible to significantly reduce the size of transistors due to the use of self-combined technology for the formation of biopolar transistors, consistent with the CMOS technology.

Наиболее близким к изобретению является техническое решение включающее БиКМОП-прибор и способ его изготовления [3]. Closest to the invention is a technical solution including BiKMOS device and method of its manufacture [3].

БиКМОП-прибор [3] включает первый МОП-транзистор, расположенный в области кармана первого типа проводимости со скрытым слоем того же типа на первом отрезке полупроводниковой подложки первого типа проводимости, содержащий истоковую и стоковую области второго типа проводимости, расположенные в вышеупомянутом кармане, разделенные канальной областью, затвор, имеющий первый и второй поликремниевые слои и металлический силицидный слой, нанесенные на подзатворный диэлектрик, металлические электроды, изготовленные к областям затвора, истока и стока; второй МОП-транзистор, расположенный в области кармана второго типа проводимости со скрытым слоем того же типа на втором отрезке полупроводниковой подложки первого типа проводимости, содержащий истоковую и стоковую области первого типа проводимости и имеющей такую же структуру, как первый МОП-транзистор; первый вертикальный биополярный транзистор, расположенный в области кармана первого типа проводимости со скрытым слоем того же типа на третьем отрезке полупроводниковой подложки первого типа проводимости, включающий участок полевого окисла, нанесенный на области кармана, разделяющий коллекторную область первого типа проводимости, выполненную на одной стороне полевого окисла и соединенную с вышеупомянутым открытым слоем, область активной базы второго типа проводимости, выполненную на другой стороне полевого окисла, области пассивной базы одного с ней типа проводимости, формируемые по обеим сторонам области активной базы, эмиттерную область первого типа проводимости, сформированную между двумя областями пассивной базы, базовый электрод из второго слоя поликремния и первого металлического силицидного слоя, нанесенный на область активной базы, эмиттерный и коллекторный электроды из третьего слоя поликремния и второго металлического силицидного слоя, выполненные соответственно над эмиттерной и коллекторной областями, металлические электроды, выполненные соответственно к эмиттерному, базовому и коллекторному электродам; второй биполярный транзистор, расположенный в области кармана второго типа проводимости со скрытым слоем того же типа проводимости на четвертом отрезке полупроводниковой подложки и имеющий тип проводимости, противоположный типу проводимости первого вертикального биполярного транзистора, эмиттерный и коллекторный электроды из второго слоя поликремния и первого металлического силицидного слоя, базовые электроды из третьего слоя поликремния и второго металлического силицидного слоя, металлические электроды, выполненные соответственно к эмиттерным, коллекторным и базовым электродам. The bi-CMOS device [3] includes a first MOS transistor located in the pocket region of the first type of conductivity with a hidden layer of the same type on the first segment of the semiconductor substrate of the first type of conductivity, containing the source and drain regions of the second type of conductivity located in the aforementioned pocket, separated by a channel a region, a gate having first and second polysilicon layers and a metal silicide layer deposited on a gate insulator, metal electrodes made to the gate, source regions and runoff; a second MOS transistor located in the pocket region of the second type of conductivity with a hidden layer of the same type on the second segment of the semiconductor substrate of the first type of conductivity, containing the source and drain regions of the first type of conductivity and having the same structure as the first MOS transistor; a first vertical biopolar transistor located in the pocket region of the first conductivity type with a hidden layer of the same type on the third segment of the semiconductor substrate of the first conductivity type, including a field oxide portion deposited on the pocket region, separating the collector region of the first conductivity type, made on one side of the field oxide and connected to the aforementioned open layer, the region of the active base of the second type of conductivity, made on the other side of the field oxide, passively the base of the same type of conductivity formed on both sides of the active base region, the emitter region of the first type of conductivity formed between the two regions of the passive base, the base electrode of the second polysilicon layer and the first metal silicide layer deposited on the active base region, emitter and collector electrodes from the third polysilicon layer and the second metal silicide layer, respectively, made over the emitter and collector regions, metal electrodes made respectively Twain to the emitter, base and collector electrodes; a second bipolar transistor located in the pocket region of the second conductivity type with a hidden layer of the same conductivity type on the fourth segment of the semiconductor substrate and having a conductivity type opposite to the conductivity type of the first vertical bipolar transistor, emitter and collector electrodes from the second polysilicon layer and the first metal silicide layer, base electrodes from the third polysilicon layer and the second metal silicide layer, metal electrodes made in accordance with to emitter, collector, and base electrodes.

Способ изготовления БиКМОП-прибора [3], включает формирование областей скрытного слоя первого и второго типа проводимости на полупроводниковой подложке первого типа проводимости, осаждение эпитаксиального слоя на полупроводниковой подложке, формирование в эпитаксиальном слое областей карманов первого и второго типа проводимости над областями скрытого слоя одного с ними типа проводимости, изготовление охранных областей под полевым окислом между карманами разного типа проводимости, изготовление полевого окисла на определенных участках поверхности карманов, предназначенных для размещения биполярных транзисторов, изготовление коллекторных областей первого и второго типа проводимости в карманах одного с ними типа проводимости по одну сторону полевого окисла в контакте со скрытыми слоями того же типа проводимости, нанесение на поверхность структуры подзатворного окисла и первого слоя поликремния, формирование базовых областей первого и второго типа проводимости в карманах с противоположным типом проводимости по другую сторону полевого окисла, удаление подзатворного окисла и первого слоя поликремния с областей карманов, предназначенных для размещения биполярных транзисторов, осаждение на поверхность структуры второго слоя поликремния, первого металлического силицидного слоя и первого изолирующего слоя, формирование через маску фоторезиста затворов первого и второго МОП-транзисторов, базового электрода первого биполярного транзистора, эмиттерного и коллекторного электродов второго биполярного транзистора, имплантацию примесей второго типа проводимости для изготовления областей истока и стока первого МОП-транзистора в области кармана первого типа проводимости и имплантацию примесей первого типа проводимости для формирования истоковой и стоковой областей второго МОП-транзистора в области кармана второго типа проводимости, формирование второго изолирующего слоя на боковых стенках затворов в первом и втором МОП-транзисторах, осаждение третьего слоя поликремния и второго металлического слоя, формирование в них через маску фоторезиста эмиттерного и коллекторного электродов первого биполярного транзистора и базового электрода второго биполярного транзистора, изготовление истоковой и стоковой областей первого и второго МОП-транзисторов, областей эмиттера и пассивной базы первого и второго биполярных транзисторов посредством диффузии имплантированных ранее примесей второго и первого типа проводимости, нанесение третьего изолирующего слоя, изготовление в нем контактных окон и создание металлических электродов. A method of manufacturing a BiKMOS device [3] includes the formation of regions of a hidden layer of the first and second conductivity type on a semiconductor substrate of the first type of conductivity, deposition of the epitaxial layer on a semiconductor substrate, the formation in the epitaxial layer of pocket regions of the first and second conductivity type over the regions of the hidden layer of one second they conductivity type, the manufacture of protective areas under field oxide between pockets of different types of conductivity, the manufacture of field oxide in certain areas the surface of pockets designed to accommodate bipolar transistors, the manufacture of collector regions of the first and second type of conductivity in pockets of the same type of conductivity on one side of the field oxide in contact with hidden layers of the same type of conductivity, drawing on the surface of the structure of the gate oxide and the first layer of polysilicon , the formation of the basic areas of the first and second type of conductivity in pockets with the opposite type of conductivity on the other side of the field oxide, removing the gate oxide and the first polysilicon layer from the pocket areas intended to accommodate bipolar transistors, deposition of the second polysilicon layer, the first metal silicide layer and the first insulating layer on the surface of the structure, the formation of the gates of the first and second MOS transistors, the base electrode of the first bipolar transistor through a photoresist mask , emitter and collector electrodes of the second bipolar transistor, implantation of impurities of the second type of conductivity for the manufacture of source areas and the current of the first MOS transistor in the pocket region of the first type of conductivity and the implantation of impurities of the first type of conductivity to form the source and drain regions of the second MOS transistor in the pocket region of the second type of conductivity, the formation of a second insulating layer on the side walls of the gates in the first and second MOS transistors, the deposition of the third layer of polysilicon and the second metal layer, the formation of emitter and collector electrodes of the first bipolar transistor and base electron the electrode of the second bipolar transistor, manufacturing the source and drain areas of the first and second MOS transistors, the emitter and passive areas of the first and second bipolar transistors by diffusing previously impurities of the second and first types of conductivity, applying a third insulating layer, making contact windows in it and creating contact windows in it metal electrodes.

На фиг. 1 приведено поперечное сечение БиКМОП-прибора, выполненного в соответствии с прототипом [3] и содержащего NМОП- и PМОП-транзисторы, а также вертикальные биполярные PNP и NPN-транзисторы. Приведенные на фиг. 1 сокращения NM, PM, NB, и PB обозначают соответственно области NМОП-транзистора, PМОП-транзистора, биполярного NPN-транзистора и вертикального PNP-транзистора. In FIG. 1 shows a cross-section of a Bi-CMOS device made in accordance with the prototype [3] and containing NMOS and PMOS transistors, as well as vertical bipolar PNP and NPN transistors. Referring to FIG. 1, the abbreviations NM, PM, NB, and PB denote the regions of an NMOS transistor, a PMOS transistor, a bipolar NPN transistor, and a vertical PNP transistor, respectively.

На отрезках NM, PM, NB и PB полупроводниковой подложки первого типа проводимости 1 показаны сформированные области скрытого слоя первого типа проводимости 3 и 7 и области скрытого слоя второго типа проводимости 5 и 9. Область 2 используется для электрической изоляции скрытого слоя 7 от подложки. На подложке выращен эпитаксиальный слой, в котором формируются области карманов 13, 15, 17 и 19, расположенные над скрытыми слоями 3, 5, 7 и 9 одного с ними типа проводимости. Между областями карманов 13, 15, 17 и 19 выполняется канальный стопор 21. Для электрической изоляции транзисторов на канальный стопор наносится полевой окисел 23. Между областями истока и стока 75 после изготовления подзатворного окисла 31 формируется затвор 45, состоящий из первого и второго слоев поликремния 23 и 39, первого металлического силицидного слоя 41 и первого диэлектрического слоя 43. После этого вся поверхность структуры за исключением контактных окон покрыта защитным слоем 93. On the segments NM, PM, NB, and PB of the semiconductor substrate of the first conductivity type 1, the formed regions of the hidden layer of the first conductivity type 3 and 7 and the regions of the hidden layer of the second conductivity type 5 and 9 are shown. Region 2 is used to electrically isolate the hidden layer 7 from the substrate. An epitaxial layer is grown on the substrate, in which pockets 13, 15, 17, and 19 are formed, located above the hidden layers 3, 5, 7, and 9 of the same conductivity type. A channel stopper 21 is formed between the regions of the pockets 13, 15, 17, and 19. To electrically isolate the transistors, field oxide 23 is applied to the channel stopper. A gate 45 is formed between the source and drain areas 75 after the gate oxide 31 is made. This consists of the first and second layers of polysilicon 23 and 39, the first metal silicide layer 41 and the first dielectric layer 43. After that, the entire surface of the structure except for the contact windows is covered with a protective layer 93.

В области 13 к областям истока и стока 75 NМОП-транзистора через контактные окна изготавливаются металлические электроды 95. In region 13, metal electrodes 95 are made through the contact windows to the source and drain areas 75 of the NMOS transistor through contact windows.

В области кармана 15 формируется PМОП-транзистор. PМОП-транзистор является таким же, как NМОП-транзистор, изготовленный в области 13, за исключением того, что области истока и стока 77 имеют противоположный тип проводимости по сравнению с NМОП-транзистором. In the region of the pocket 15, a PMOS transistor is formed. The PMOS transistor is the same as the NMOS transistor manufactured in region 13, except that the source and drain regions 77 have the opposite conductivity type compared to the NMOS transistor.

В области 17 формируется вертикальный PNP биполярный транзистор, включающий базовую область n-типа проводимости 35, а также высоколегированную коллекторную область 27 p⁺-типа проводимости, причем область базы и коллекторная область разделены с помощью полевого окисла 23. Затем на поверхности коллекторной области 27 формируется высоколегированная коллекторная контактная область 83 для снижения контактного сопротивления. С обеих сторон активной базовой области 35 формируются области пассивной базы 79 n⁺-типа проводимости, и на эти области наносятся базовые электроды 49, содержащие вторую поликремниевую пленку 39 и первый слой металлического силицида 41.A vertical PNP bipolar transistor is formed in region 17, including an n-type base region 35 and a highly doped collector region 27 of p ⁺ type conductivity, the base region and the collector region being separated by field oxide 23. Then, a surface is formed on the collector region 27 Highly alloyed collector contact area 83 to reduce contact resistance. On both sides of the active base region 35, regions of the passive base 79 of the n ⁺ type of conductivity are formed, and base electrodes 49 containing the second polysilicon film 39 and the first layer of metal silicide 41 are applied to these regions.

Боковой диэлектрик 59 и первый изолирующий слой 43 выполняются сбоку и сверху базового электрода 49, а самосовмещенная эмиттерная область 81 p-типа проводимости выполняется под эмиттерным электродом 87. The side dielectric 59 and the first insulating layer 43 are formed on the side and top of the base electrode 49, and the self-aligned p-type emitter region 81 is performed under the emitter electrode 87.

Аналогичным образом на поверхности области 19 формируется область активной базы 37, эмиттерная область 89. Коллекторная область 29, область пассивной базы 85 и коллекторная контактная область 90 биполярного NPN-транзистора. Similarly, on the surface of region 19, an active base region 37 is formed, an emitter region 89. A collector region 29, a passive base region 85, and a collector contact region 90 of a bipolar NPN transistor.

На эмиттерной области 89 выполняется эмиттерный электрод 51, состоящий из второй поликремниевой пленки 39 и первой металлической пленки 41, а на эмиттерный электрод 51 наносится базовый электрод 91, который находится в контакте с активной базовой областью 85 и электрически отделяюеся боковым диэлектриком 59 и первым изолирующим слоем 43. An emitter electrode 51 is formed on the emitter region 89, consisting of a second polysilicon film 39 and a first metal film 41, and a base electrode 91 is deposited on the emitter electrode 51, which is in contact with the active base region 85 and is electrically separated by a side dielectric 59 and the first insulating layer 43.

Базовый электрод 91 состоит из третьего поликремниевого слоя 71 и второго металлического силицидного слоя 73, в то время как эмиттерная область 89 и базовая область с примесной проводимостью 85 самосовмещаются с помощью эмиттерного электрода 51 и базового электрода 91. На коллекторную область 29 нанесен коллекторный электрод 53, состоящий из второго поликремниевого слоя 39 и первого металлического силицидного слоя 41. The base electrode 91 consists of a third polysilicon layer 71 and a second metal silicide layer 73, while the emitter region 89 and the base region with impurity conductivity 85 are self-aligned using the emitter electrode 51 and the base electrode 91. A collector electrode 53 is applied to the collector region 29. consisting of a second polysilicon layer 39 and a first metal silicide layer 41.

Вся поверхность структуры покрыта изолирующим диэлектриком 93. а к электродам базы, эмиттера и коллектора выполнены металлические электроды 95. The entire surface of the structure is covered with an insulating dielectric 93. and metal electrodes 95 are made to the electrodes of the base, emitter, and collector.

На фиг. 2 - 6 показан процесс изготовления БиКМОП-прибора. изготавливаемого по способу прототипа [3]. In FIG. 2 - 6 show the manufacturing process of the BiKMOS device. manufactured by the prototype method [3].

На фиг. 2 представлен разрез структуры после формирования на определенном участке подложки первого типа проводимости 1 области второго типа проводимости 2, создания областей скрытого слоя первого 3 и 7 и второго типа проводимости 5 и 9, осаждения эпитаксиального слоя 11 на полупроводниковой подложке, формирования в эпитаксиальном слое областей карманов первого 13 и 17 и второго типа проводимости 15 и 19 над областями скрытого слоя одного с ними типа проводимости, изготовления охранных областей 21 под полевым окислом 23 между карманами разного типа проводимости, изготовления полевого окисла на определенных участках поверхности карманов, предназначенных для размещения биполярных транзисторов, изготовления коллекторных областей первого 27 и второго типа 29 проводимости в карманах одного с ними типа проводимости по одну сторону полевого окисла в контакте со скрытыми слоями того же типа проводимости, нанесения на поверхность структуры подзатворного окисла 31 и первого слоя поликремния 33, формирования базовых областей первого 35 и второго 37 типа проводимости в карманах с противоположным типом проводимости по другую сторону полевого окисла. In FIG. 2 shows a section through the structure after the formation of a first conductivity type 1 region of a second conductivity type region 2 on a certain substrate substrate, the creation of regions of a hidden layer of the first 3 and 7 and the second conductivity type 5 and 9, deposition of the epitaxial layer 11 on the semiconductor substrate, and formation of pocket regions in the epitaxial layer the first 13 and 17 and the second type of conductivity 15 and 19 above the hidden layer regions of the same type of conductivity, the manufacture of protective areas 21 under field oxide 23 between pockets of different types of wire possessions, fabrication of field oxide on certain parts of the surface of pockets designed to accommodate bipolar transistors, manufacture of collector regions of the first 27 and second type 29 of conductivity in pockets of the same type of conductivity on one side of the field oxide in contact with hidden layers of the same type of conductivity, application on the surface of the structure of the gate oxide 31 and the first layer of polysilicon 33, the formation of the base regions of the first 35 and second 37 types of conductivity in pockets with the opposite type m conductivity on the other side of the field oxide.

На фиг. 3 представлен разрез структуры после удаления подзатворного окисла и первого слоя поликремния с областей карманов, предназначенных для размещения биполярных транзисторов, осаждения на поверхность структуры второго слоя поликремния 39, легирования его примесью второго типа проводимости, осаждения первого металлического силицидного слоя 41 и первого изолирующего слоя 43, формирования через маску фоторезиста затворов первого 45 и второго 47 МОП-транзисторов, базового электрода 49 первого биполярного транзистора и эмиттерного 51 и коллекторного 53 электродов второго биполярного транзистора. In FIG. Figure 3 shows a section of the structure after removing the gate oxide and the first polysilicon layer from the pocket regions intended for placing bipolar transistors, depositing the second polysilicon layer 39 on the surface of the structure, doping it with an impurity of the second type of conductivity, and depositing the first metal silicide layer 41 and the first insulating layer 43, forming through the photoresist mask the gates of the first 45 and second 47 MOS transistors, the base electrode 49 of the first bipolar transistor and the emitter 51 and collector th 53 electrodes of the second bipolar transistor.

На фиг. 4. представлен разрез структуры после имплантации примесей второго типа проводимости 55 для изготовления областей истока и стока первого МОП-транзистора в области кармана первого типа проводимости и имплантации примесей первого типа проводимости 57 для формирования истоковой и стоковой областей второго МОП-транзистора в области кармана второго типа проводимости, формирования второго изолирующего слоя 59 на боковых стенках затворов в первом и втором МОП-транзисторах. In FIG. Figure 4 shows a section through the structure after implantation of impurities of the second type of conductivity 55 for manufacturing the source and drain areas of the first MOS transistor in the pocket region of the first type of conductivity and implantation of impurities of the first type of conductivity 57 to form the source and drain regions of the second MOS transistor in the pocket region of the second type conductivity, the formation of a second insulating layer 59 on the side walls of the gates in the first and second MOS transistors.

На фиг. 5 представлен разрез структуры после осаждения третьего слоя поликремния 71, легирования его примесью первого типа проводимости, осаждения второго металлического слоя 73, формирования в них через маску фоторезиста эмиттерного 87 и коллекторного 89 электродов первого биполярного транзистора и базового электрода 91 второго биполярного транзистора, изготовления истоковой и стоковой областей первого 75 и второго 77 МОП-транзисторов, областей эмиттера 81 и пассивной базы 79 первого транзистора, областей эмиттера 87 и пассивной базы 85 второго биполярного транзистора посредством диффузии имплантированных ранее примесей второго и первого типа проводимости. In FIG. 5 shows a section through the structure after deposition of the third polysilicon layer 71, doping with an impurity of the first type of conductivity, deposition of the second metal layer 73, formation of the emitter 87 and collector 89 electrodes of the first bipolar transistor and base electrode 91 of the second bipolar transistor through the mask, manufacturing the source and the drain areas of the first 75 and second 77 MOS transistors, the areas of the emitter 81 and the passive base 79 of the first transistor, the areas of the emitter 87 and the passive base 85 of the second bipole Nogo transistor through diffusion of impurities previously implanted first and second conductivity type.

На фиг. 6 представлен разрез структуры после нанесения третьего изолирующего слоя 93, изготовления в нем контактных окон и изготовления металлических электродов 95. In FIG. 6 shows a section through the structure after applying the third insulating layer 93, making contact windows therein, and manufacturing metal electrodes 95.

Недостатком данной конструкции является то, что она только частично решает проблему минимизации размеров БиКМОП-прибора - повышает степень интеграции и быстродействия только комплементарных NPN- и PNP-транзисторов за счет использования методов самосовмещения и самоформирования базовых и эмиттерных электродов, но не снижает размеры полевых транзисторов. The disadvantage of this design is that it only partially solves the problem of minimizing the size of the Bi-CMOS device - it increases the degree of integration and speed of only complementary NPN and PNP transistors by using methods of self-alignment and self-formation of base and emitter electrodes, but does not reduce the size of field-effect transistors.

Используемая в прототипе классическая конструкция полевых транзисторов, предусматривающая размещение в областях стоков и истоков контактных окон для создания через них металлических электродов к стоку и истоку, требует введения топологических запасов между контактным окном и полевым окислом с одной стороны и спейсером с другой, что увеличивает размеры полевых транзисторов. The classical design of field-effect transistors used in the prototype, which provides for the placement of contact windows in the drain and source areas to create metal electrodes to the drain and source through them, requires the introduction of topological reserves between the contact window and field oxide on the one hand and the spacer on the other, which increases the size of the field transistors.

Большие размеры стока и истока снижают степень интеграции БиКМОП, ведут к росту емкостей и сопротивлений истока и стока и поражаемости дефектами. Large runoff and source sizes reduce the degree of integration of BiKMOS, lead to an increase in the capacitances and resistances of the source and runoff and susceptibility to defects.

В конструкции прототипа используются два типа биполярных транзисторов с разными конструкциями сомосовмещенных транзисторов (ССТ): с эмиттером из второго слоя поликремния (NPN-транзистор) и с эмиттером из третьего слоя поликремния (PNP-транзистор), что усложняет конструкцию БиКМОП-прибора. Two types of bipolar transistors with different designs of co-aligned transistors (CCT) are used in the prototype design: with an emitter from the second polysilicon layer (NPN transistor) and with an emitter from the third polysilicon layer (PNP transistor), which complicates the construction of the Bi-CMOS device.

Конструкция БиКМОП-прибора усложнена использованием двух слоев силицида, при этом первый слой наносится в середине процесса и подвергается всем высокотемпературным воздействиям по маршруту, что повышает сопротивление контактов и ухудшает параметры транзисторов. The design of the BiKMOS device is complicated by the use of two layers of silicide, with the first layer being applied in the middle of the process and subjected to all high-temperature influences along the route, which increases the contact resistance and degrades the parameters of the transistors.

Целью изобретения является повышение степени интеграции и быстродействия БиКМОП-прибора за счет новой конструкции формирования электродов к стоку и истоку полевых транзисторов и унификации конструкции биполярных транзисторов с одним слоем силицида металла, наносимого по завершении высокотемпературных обработок. The aim of the invention is to increase the degree of integration and speed of the Bi-CMOS device due to the new design of the formation of electrodes to the drain and source of field-effect transistors and the unification of the design of bipolar transistors with one layer of metal silicide applied at the end of high-temperature treatments.

Поставленная цель достигается за счет того, что в конструкции БиКМОП-прибора, включающем, первый МОП-транзистор, расположенный в области кармана первого типа проводимости со скрытым слоем того же типа на первом отрезке полупроводниковой подложки первого типа проводимости, содержащий истоковую и стоковую области второго типа проводимости в вышеупомянутом кармане, разделенные канальной областью, затвор, имеющий первый и второй поликремниевые слои и металлический силицидный слой, нанесенный на подзатворный диэлектрик, металлические электроды, изготовленные к областям затвора, истока и стока; второй МОП-транзистор, расположенный в области кармана второго типа проводимости со скрытым слоем того же типа на втором отрезке полупроводниковой подложки первого типа проводимости, содержащий истоковую и стоковую области первого типа проводимости и имеющий такую же структуру, как первый МОП-транзистор; первый вертикальный биполярный транзистор, расположенный в области кармана первого типа проводимости со скрытым слоем того же типа на третьем отрезке полупроводниковой подложки первого типа проводимости, включающий участок полевого окисла, нанесенный на область кармана, разделяющий коллекторную область первого типа проводимости, выполненную на одной стороне полевого окисла и соединенную с вышеупомянутым скрытым слоем, область активной базы второго типа проводимости, выполненную на другой стороне полевого окисла, области пассивной базы одного с ней типа проводимости, формируемые по обеим сторонам области активной базы, эмиттерную область первого типа проводимости, сформированную между областями пассивной базы, металлические электроды, выполненные соответственно к эмиттерным, базовым и коллекторным электродам из поликремния и силицидного слоя; второй биполярный транзистор, расположенный в области кармана второго типа проводимости со скрытым слоем того же типа проводимости на четвертом отрезке полупроводниковой подложки и имеющий тип проводимости, противоположный типу проводимости первого вертикального биполярного транзистора, для достижения поставленной цели первый МОП-транзистор содержит электроды из третьего слоя поликремния к областям истока и стока, выведенные на полевой окисел и покрытые металлическим силицидным слоем, а металлические электроды контактируют к областям истока и стока через электроды из третьего слоя поликремния, выведенные на полевой диэлектрик; второй МОП-транзистор имеет такую же структуру, как и первый МОП-транзистор, с типом проводимости, противоположным типу проводимости первого МОП-транзистора; первый вертикальный биполярный транзистор содержит эмиттерный электрод из второго слоя поликремния над эмиттерной областью, базовые электроды к двум областям пассивной базы и коллекторный электрод к коллекторной области из третьего слоя поликремния, самосовмещенные металлические силицидные слои к базовым, эмиттерному и коллекторному электродам, металлические электроды, выполненные соответственно к обоим базовым, к эмиттерному и коллекторному электродам; второй биполярный транзистор имеет такую же структуру, как и первый вертикальный биполярный транзистор с типом проводимости, противоположным типу проводимости первого вертикального биполярного транзистора. This goal is achieved due to the fact that in the design of the Bi-CMOS device, which includes the first MOS transistor located in the pocket region of the first conductivity type with a hidden layer of the same type on the first segment of the semiconductor substrate of the first conductivity type, containing the source and drain regions of the second type conductivity in the aforementioned pocket, separated by a channel region, a gate having first and second polysilicon layers and a metal silicide layer deposited on a gate dielectric, metal ele ctrodes made to the gate, source and drain areas; a second MOS transistor located in the pocket region of the second type of conductivity with a hidden layer of the same type on the second segment of the semiconductor substrate of the first type of conductivity, containing the source and drain regions of the first type of conductivity and having the same structure as the first MOS transistor; a first vertical bipolar transistor located in the pocket region of the first conductivity type with a hidden layer of the same type on the third segment of the semiconductor substrate of the first conductivity type, including a field oxide portion deposited on a pocket region separating the collector region of the first conductivity type made on one side of the field oxide and connected to the aforementioned hidden layer, the region of the active base of the second type of conductivity, made on the other side of the field oxide, the passive region ase of her conductivity type formed on both sides of the active base region, the emitter region of the first conductivity type formed between the base region of the passive, metal electrodes are formed respectively to the emitter, base and collector electrodes of polysilicon and silicide layer; a second bipolar transistor located in the pocket region of the second conductivity type with a hidden layer of the same conductivity type on the fourth segment of the semiconductor substrate and having a conductivity type opposite to the conductivity type of the first vertical bipolar transistor, in order to achieve the goal, the first MOS transistor contains electrodes from the third polysilicon layer to the source and drain areas, brought to the field oxide and coated with a metal silicide layer, and the metal electrodes are in contact with the the source and drain through electrodes from the third polysilicon layer, brought to the field dielectric; the second MOS transistor has the same structure as the first MOS transistor, with a conductivity type opposite to that of the first MOS transistor; the first vertical bipolar transistor contains an emitter electrode from the second polysilicon layer above the emitter region, base electrodes to the two regions of the passive base and a collector electrode to the collector region of the third polysilicon layer, self-aligned metal silicide layers to the base, emitter and collector electrodes, metal electrodes, respectively to both base, emitter and collector electrodes; the second bipolar transistor has the same structure as the first vertical bipolar transistor with a conductivity type opposite to that of the first vertical bipolar transistor.

Предлагается способ изготовления конструкции БиКМОП-прибора, описанный выше, включающий формирование областей скрытого слоя первого и второго типа проводимости на полупроводниковой подложке первого типа проводимости, осаждение эпитаксиального слоя на полупродниковой подложке, формирование в эпитаксиальном слое областей карманов первого и второго типа проводимости над областями скрытого слоя одного с ними типа проводимости, изготовление охранных областей под полевым окислом между карманами разного типа проводимости, изготовление полевого окисла на определенных участках поверхности карманов, предназначенных для размещения биполярных транзисторов, изготовление коллекторных областей первого и второго типа проводимости в карманах одного с ними типа проводимости по одну сторону полевого окисла в контакте со скрытыми слоями того же типа проводимости, нанесение на поверхность структуры подзатворного окисла и первого слоя поликремния, формирование базовых областей первого и второго типа проводимости в карманах с противоположным типом проводимости по другую сторону полевого окисла, удаление подзатворного окисла и первого слоя поликремния с областей карманов, предназначенных для размещения биполярных транзисторов, осаждение на поверхность структуры второго слоя поликремния и первого изолирующего слоя, формирование через маску фоторезиста затворов МОП-транзисторов и эмиттерного электрода одного из биполярных транзисторов, имплантацию примесей для изготовления областей истока и стока МОП-транзисторов, формирование второго изолирующего слоя на боковых стенках затворов МОП-транзисторов, осаждение третьего слоя поликремния, изготовление истоковой и стоковой областей первого и второго МОП-транзисторов, областей эмиттера и пассивной базы первого и второго биполярных транзисторов посредством диффузии имплантированных ранее примесей второго и первого типа проводимости, нанесение третьего изолирующего слоя, изготовление в нем контактных окон и создание металлических электродов, отличающийся тем, что после осаждения второго слоя поликремния его легируют через маску фоторезиста в местах расположения затворов КМОП-транзисторов и эмиттерных электродов биполярных транзисторов примесью соответствующего типа проводимости, осаждают первый изолирующий слой, формируют через маску фоторезиста затворы МОП-транзисторов и эмиттерные электроды биполярных транзисторов, имплантируют примеси для изготовления областей истока и стока МОП-транзисторов и областей пассивной базы биполярных транзисторов, формируют второй изолирующий слой на боковых стенках затворов и эмиттерных электродов, осаждают третий слой поликремния, формируют через маску фоторезиста электроды из третьего слоя поликремния к истокам и стокам полевых транзисторов и к областям пассивной базы биполярных транзисторов, имплантируют электроды и часть незакрытых ими областей истока и стока и пассивной базы примесями одного с ними типа проводимости, изготавливают истоковую и стоковую области первого и второго МОП-транзисторов, областей эмиттера и пассивной базы первого и второго биполярных транзисторов посредством диффузии имплантированных ранее примесей второго и первого типа проводимости, наносят третий изолирующий слой, изготавливают в нем контактные окна и создают металлические электроды. A method for manufacturing the construction of a Bi-CMOS device described above is proposed, which includes the formation of regions of a hidden layer of the first and second conductivity type on a semiconductor substrate of the first type of conductivity, deposition of the epitaxial layer on a semiconductor substrate, the formation of pocket regions of the first and second conductivity types in the epitaxial layer over the regions of the hidden layer one type of conductivity with them, manufacturing of protective areas under field oxide between pockets of different types of conductivity, manufacturing field oxide on specific surface areas of pockets designed to accommodate bipolar transistors, fabrication of collector regions of the first and second type of conductivity in pockets of the same type of conductivity on one side of the field oxide in contact with hidden layers of the same type of conductivity, applying a gate oxide to the surface structure and the first layer of polysilicon, the formation of base regions of the first and second type of conductivity in pockets with the opposite type of conductivity on the other side near field oxide, removal of gate oxide and the first polysilicon layer from the pocket areas intended for placement of bipolar transistors, deposition of the second layer of polysilicon and the first insulating layer on the surface of the structure, the formation of gates of MOS transistors and an emitter electrode of one of the bipolar transistors through the mask, implantation impurities for the manufacture of source and drain areas of MOS transistors, the formation of a second insulating layer on the side walls of the gates of MOS transistors, deposition the third layer of polysilicon, the manufacture of the source and drain areas of the first and second MOS transistors, the emitter and passive areas of the first and second bipolar transistors by diffusion of previously impurities of the second and first type of conductivity, the application of the third insulating layer, the manufacture of contact windows in it and the creation of metal electrodes, characterized in that after deposition of the second layer of polysilicon it is doped through a photoresist mask at the locations of the gates of the CMOS transistors and emitter electrodes of bipolar transistors with an admixture of the corresponding type of conductivity, deposit the first insulating layer, form gates of MOS transistors and emitter electrodes of bipolar transistors through a photoresist mask, impurities are implanted to produce the source and drain regions of MOS transistors and regions of the passive base of bipolar transistors, form a second layer on the side walls of the gates and emitter electrodes, a third layer of polysilicon is deposited, electrodes of t are formed through a photoresist mask a new layer of polysilicon to the sources and drains of field-effect transistors and to the areas of the passive base of bipolar transistors, the electrodes are implanted and part of the source and drain and passive base areas uncovered by them are mixed with the same conductivity type, the source and drain areas of the first and second MOS transistors, regions are made the emitter and the passive base of the first and second bipolar transistors by diffusion of previously impurities of the second and first types of conductivity, the third insulating layer is applied, making dissolved therein contact holes and create metal electrodes.

Таким образом, отличительными признаками изобретения являются по конструкции то, что первый МОП-транзистор содержит электроды из третьего слоя поликремния к областям истока и стока, выведенные на полевой окисел и покрытые металлическим силицидным слоем, а металлические электроды контактируют к областям истока и стока через электроды из третьего слоя поликремния, выведенные на полевой диэлектрик; второй МОП-транзистор, имеет такую же структуру, как и первый МОП-транзистор, с типом проводимости, противоположным типу проводимости первого МОП-транзистора; первый вертикальный биполярный транзистор содержит эмиттерный электрод из второго слоя поликремния над эмиттерной областью, базовые электроды к двум областям пассивной базы и коллекторный электрод к коллекторной области из третьего слоя поликремния, самосовмещенные металлические силицидные слои к базовым, эмиттерному и коллекторному электродам, металлические электроды, выполненные соответственно к обоим базовым, к эмиттерному и коллекторному электродам; второй биполярный транзистора имеет такую же структуру, как и первый вертикальный биполярный транзистор с типом проводимости, противоположным типу проводимости первого вертикального биполярного транзистора. Thus, the distinguishing features of the invention are in design that the first MOS transistor contains electrodes from the third polysilicon layer to the source and drain areas, outputted to field oxide and coated with a metal silicide layer, and the metal electrodes are in contact with the source and drain areas through electrodes from a third layer of polysilicon bred onto a field dielectric; the second MOS transistor has the same structure as the first MOS transistor, with a conductivity type opposite to that of the first MOS transistor; the first vertical bipolar transistor contains an emitter electrode from the second polysilicon layer above the emitter region, base electrodes to the two regions of the passive base and a collector electrode to the collector region of the third polysilicon layer, self-aligned metal silicide layers to the base, emitter and collector electrodes, metal electrodes, respectively to both base, emitter and collector electrodes; the second bipolar transistor has the same structure as the first vertical bipolar transistor with a conductivity type opposite to that of the first vertical bipolar transistor.

по способу изготовления предлагаемой конструкции то, что после осаждения второго слоя поликремния его легируют через маску фоторезиста в местах расположения затворов КМОП-транзисторов и эмиттерных электродов биполярных транзисторов примесью соответствующего типа проводимости, осаждают первый изолирующий слой, формируют через маску фоторезиста затворы МОП-транзисторов и эмиттерные электроды биполярных транзисторов, имплантируют примеси для изготовления областей истока и стока МОП-транзисторов и областей пассивной базы биполярных транзисторов, формируют второй изолирующий слой на боковых стенках затворов и эмиттерных электродов, осаждают третий слой поликремния, формируют через маску фоторезиста электроды из третьего слоя поликремния к истокам и стокам полевых транзисторов и к областям пассивной базы биполярных транзисторов, имплантируют электроды и часть незакрытых ими областей истока и стока и пассивной базы примесями одного с ними типа проводимости, изготавливают истоковую и стоковую области первого и второго МОП-транзисторов, областей эмиттера и пассивной базы первого и второго биполярных транзисторов посредством диффузии имплантированных ранее примесей второго и первого типа проводимости, наносят третий изолирующий слой, изготавливают в нем контактные окна и создают металлические электроды. according to the method of manufacturing the proposed design, that after deposition of the second polysilicon layer it is doped through a photoresist mask at the locations of the gates of the CMOS transistors and emitter electrodes of bipolar transistors with an impurity of the corresponding type of conductivity, the first insulating layer is deposited, the gates of the MOS transistors and emitter are formed through the mask of the photoresist electrodes of bipolar transistors, impurities are implanted for the manufacture of source and drain areas of MOS transistors and passive base regions of bipolar transistors, form a second insulating layer on the side walls of the gates and emitter electrodes, deposit a third polysilicon layer, form electrodes from the third polysilicon layer to the sources and drains of field-effect transistors and to areas of the passive base of bipolar transistors through a photoresist mask, implant electrodes and some of the source areas that are not covered by them and the drain and the passive base with impurities of the same type of conductivity, the source and drain regions of the first and second MOS transistors, the emitter and passive regions are made th bases of the first and second bipolar transistors by diffusion of impurities previously implanted first and second conductivity type, the third insulating layer is applied, are made in the contact holes therein and provide metal electrodes.

Проведенные патентные исследования показали, что совокупность признаков предлагаемого изобретения является новой, что доказывает новизну заявляемого прибора. Кроме того, патентные исследования показали, что в литературе отсутствуют данные, показывающие влияние отличительных признаков заявляемого изобретения на достижение технического результата, что подтверждает изобретательский уровень предлагаемой конструкции прибора. Patent studies have shown that the combination of features of the invention is new, which proves the novelty of the claimed device. In addition, patent studies have shown that in the literature there are no data showing the influence of the distinguishing features of the claimed invention on the achievement of a technical result, which confirms the inventive step of the proposed device design.

Данная совокупность отличительных признаков позволяет решить поставленную задачу. This set of distinctive features allows us to solve the problem.

Конструкция предлагаемого БиКМОП-прибора в отличие от прототипа решает проблему минимизации размеров БиКМОП-прибора - повышает степень интеграции и быстродействия как комплементарных NPN и PNP, так и полевых транзисторов за счет использования методов самосовмещения и самоформирования базовых и эмиттерных электродов в биополярных и электродов истока и стока в полевых транзисторах. The design of the proposed Bi-CMOS device, in contrast to the prototype, solves the problem of minimizing the size of the Bi-CMOS device - it increases the degree of integration and speed of both complementary NPN and PNP, and field-effect transistors by using methods of self-alignment and self-formation of base and emitter electrodes in biopolar and source and drain electrodes in field effect transistors.

В новой конструкции полевых транзисторов электроды к истоку и стоку выполнены из третьего слоя поликремния и выводятся на полевой окисел для формирования контактов с металлическим электродом, что снижает размеры истоков и стоков по следующим причинам:
не требуется размещения на их площади контактных окон под металлические электроды,
не требуется топологических запасов между поликремниевым электродом и полевым окислом внутри истока и стока,
топологический запас относительно затвора выполняется между поликремниевым электродом относительно поликремниевого затвора, а не спейсера, как в случае прототипа.In the new design of field-effect transistors, the electrodes to the source and drain are made of the third polysilicon layer and are discharged to the field oxide to form contacts with the metal electrode, which reduces the size of the sources and sinks for the following reasons:
no placement of contact windows for metal electrodes is required on their area,
no topological reserves are required between the polysilicon electrode and field oxide inside the source and drain,
a topological margin relative to the gate is made between the polysilicon electrode relative to the polysilicon gate, and not the spacer, as in the case of the prototype.

Биполярные комплементарные транзисторы выполнены по одной конструкции, оба эмиттера NPN- и PNP-транзисторов выполнены из второго поликремния, а электроды к базовым областям выполнены из третьего поликремния. Bipolar complementary transistors are made in one design, both emitters of NPN and PNP transistors are made of second polysilicon, and the electrodes to the base regions are made of third polysilicon.

Кроме того, конструктивно биполярные транзисторы близки к конструкции полевых транзисторов - электрод эмиттера аналогичен электроду затвора, базовые электроды аналогичны электродам к истоку и стоку. Способ изготовление БиКМОП-прибора данной конструкции содержит меньше операций по сравнению с прототипом, так, легирование базовых областей совмещено с легированием областей истока и стока, что упрощает БиКМОП-прибор. Самосовмещенные металлические силицидные слои создаются в одном процессе. In addition, structurally bipolar transistors are close to the design of field-effect transistors - the emitter electrode is similar to the gate electrode, the base electrodes are similar to the source and drain electrodes. A method of manufacturing a BiKMOS device of this design contains fewer operations than the prototype, for example, alloying the base areas is combined with alloying the source and drain areas, which simplifies the BiKMOS device. Self-aligned metal silicide layers are created in one process.

Унификация конструкции комплементарных биполярных и полевых транзисторов и способа их изготовления существенно упрощает техпроцесс и позволяет повысить процент выхода годных. The unification of the design of complementary bipolar and field-effect transistors and the method of their manufacture significantly simplifies the manufacturing process and allows to increase the yield rate.

Такая совокупность отличительных признаков позволяет устранить недостатки конструкции БиКМОП-прибора [3] и обеспечивает повышение степени интеграции и быстродействия прибора. This set of distinctive features allows you to eliminate the design flaws of the BiKMOS device [3] and provides an increase in the degree of integration and speed of the device.

На фиг. 7 приведено поперечное сечение БиКМОП-прибора, выполненного в соответствии с патентуемым изобретением. Сокращения NM, PM, PB и NB обозначают соответственно области расположения NМОП-транзистора, PМОП-транзистора, вертикального биполярного PNP-транзистора и биполярного NPN-транзистора. In FIG. 7 shows a cross-section of a BiKMOS device made in accordance with the patented invention. The abbreviations NM, PM, PB, and NB denote, respectively, the location areas of the NMOS transistor, PMOS transistor, vertical bipolar PNP transistor, and bipolar NPN transistor.

На отрезках NM, PM, PB и NB полупроводниковой подложки первого типа проводимости 1 показаны сформированные области скрытого слоя первого типа проводимости 3 и 7 и области скрытого слоя второго типа проводимости 5 и 9. Область 2 второго типа проводимости используется для электрической изоляции скрытого слоя 7 от подложки. На подложке выращен эпитаксиальный слой 11, в котором формируются области карманов 13, 15, 17 и 19, расположенные над скрытыми слоями 3, 5, 7 и 9, одного с ними типа проводимости. Между областями карманов 13, 15, 17 и 19 выполняется канальный стопор 21. Для электрической изоляции транзисторов на канальный стопор наносится полевой окисел 23. On the segments NM, PM, PB and NB of the semiconductor substrate of the first conductivity type 1, the formed regions of the hidden layer of the first conductivity type 3 and 7 and the regions of the hidden layer of the second conductivity type 5 and 9 are shown. Region 2 of the second conductivity type is used to electrically isolate the hidden layer 7 from the substrate. An epitaxial layer 11 is grown on the substrate, in which pockets 13, 15, 17, and 19 are formed, located above the hidden layers 3, 5, 7, and 9, of the same conductivity type. Between the areas of the pockets 13, 15, 17 and 19, a channel stopper 21 is made. For the electrical isolation of the transistors, field oxide 23 is applied to the channel stopper.

На отрезке NM в области 13 размещен NМОП-транзистор, содержащий области истока и стока n-типа проводимости 75, разделенные канальной областью, с затвором 45 из первого и второго слоев поликремния 33 и 39 и бокового диэлектрика 59, нанесенных на подзатворный окисел 31. An NMOS transistor containing the source and drain areas of n-type conductivity 75, separated by a channel region, with a gate 45 from the first and second layers of polysilicon 33 and 39 and a side dielectric 59 deposited on the gate oxide 31, is placed on the NM segment in region 13.

К области истока и стока 75 с перекрытием на полевой окисел изготавливаются электроды из третьего слоя поликремния 101. Поликремниевые электроды, непокрытая поликремнием часть истока и стока и поликремниевый затвор покрыты металлическим силицидным слоем 103. To the source and drain area 75 with overlapping field oxide, electrodes are made from the third polysilicon layer 101. The polysilicon electrodes, the polysilicon portion of the source and drain, and the polysilicon gate are coated with a metal silicide layer 103.

Вся структура закрыта защитным слоем 93, в котором вскрыты контактные окна для контактирования металлических электродов с областями стока, истока и затворов 95. The whole structure is closed by a protective layer 93, in which contact windows are opened for contacting the metal electrodes with the areas of drain, source and gates 95.

На отрезке PM в области кармана 15 формируется PМОП-транзистор, содержащий области истока и стока p-типа проводимости 77 и имеющий такую же структуру, как NМОП-транзистор, изготовленный в области 13. On a segment PM in the region of the pocket 15, a PMOS transistor is formed comprising p-type source and drain regions of conductivity 77 and having the same structure as an NMOS transistor made in region 13.

На отрезке PB области 17 формируется вертикальный биполярный PNP-транзистор с активной базовой областью n-типа проводимости 35 и высоколегированной коллекторной областью 27 p⁺-типа проводимости, разделенных с помощью полевого окисла 23. На поверхности коллекторной области 27 формируется высоколегированная контактная область 83. В центре активной базовой области расположена самосовмещенная с ней эмиттерная область p⁺-типа проводимости 81 под эмиттерным электродом 87, состоящим из второго слоя поликремния и бокового диэлектрика 59. С обеих сторон эмиттерной области располагаются области пассивной базы 79 n⁺-типа проводимости, и на эти области с выходом на полевой диэлектрик наносятся базовые электроды 101 из третьего слоя поликремния.A vertical bipolar PNP transistor is formed on segment PB of region 17 with an active n-type base region 35 and a highly doped collector region 27 of p ⁺ type conductivity separated by field oxide 23. A highly doped contact region 83 is formed on the surface of collector region 27. B the center of the active base region is a self-aligned emitter region of p ⁺ type conductivity 81 underneath the emitter electrode 87, which consists of a second layer of polysilicon and a side dielectric 59. On both sides areas of the passive base 79 of the n ⁺ -type of conductivity are located in the emitter region, and base electrodes 101 of the third polysilicon layer are applied to these regions with access to the field dielectric.

Поликремниевые электроды к базе и непокрытая поликремнием часть базы одновременно с поликремниевым электродом эмиттера и областью коллектора локально покрываются силицидным металлическим слоем 103. The polysilicon electrodes to the base and the part of the base uncovered by polysilicon simultaneously with the polysilicon electrode of the emitter and the collector region are locally coated with a silicide metal layer 103.

Вся структура защищается слоем диэлектрика 93, в котором вскрыты контактные окна для контактирования металлических электродов 95 с областями базы, эмиттера и коллектора. The whole structure is protected by a dielectric layer 93, in which contact windows are opened for contacting the metal electrodes 95 with the areas of the base, emitter and collector.

На отрезке NB в области 19 формируется биполярный NPN-транзистор, имеющий такую же структуру, как и первый вертикальный биполярный транзистор, с типом проводимости, противоположным типу проводимости первого вертикального биполярного транзистора. On a segment NB in region 19, a bipolar NPN transistor is formed having the same structure as the first vertical bipolar transistor, with a conductivity type opposite to that of the first vertical bipolar transistor.

На фиг. 8 - 12 показан процесс изготовления патентуемого БиКМОП-прибора. In FIG. 8-12 show the manufacturing process of the patented BiCMOS device.

На фиг. 8 представлен разрез структуры после формирования на определенном участке подложки первого типа проводимости 1 области второго типа проводимости 2, создания областей скрытого слоя первого 3 и 7 и второго 5 и 9 типа проводимости, осаждения эпитаксиального слоя 11 на полупроводниковой подложке, формирования в эпитаксиальном слое областей карманов первого 13 и 17 и второго типа проводимости 15 и 19 над областями скрытого слоя одного с ними типа проводимости, изготовления охранных областей 21 под полевым окислом 23 между карманами разного типа проводимости, изготовления полевого окисла на определенных участках поверхности карманов, предназначенных для размещения биополярных транзисторов, изготовления коллекторных областей первого 27 и второго 29 типа проводимости в карманах одного с ними типа проводимости по одну сторону полевого окисла в контакте со скрытыми слоями того же типа проводимости, нанесения на поверхность структуры подзатворного окисла 31 первого слоя поликремния 33, формирования базовых областей первого 35 и второго 37 типа проводимости в карманах с противоположным типом проводимости по другую сторону полевого окисла. In FIG. Figure 8 shows a section through the structure after the formation of the first conductivity type 1 region 1 of the second conductivity type region 2 on the substrate, creating the regions of the hidden layer of the first 3 and 7 and the second 5 and 9 of the conductivity type, deposition of the epitaxial layer 11 on the semiconductor substrate, and formation of pocket regions in the epitaxial layer the first 13 and 17 and the second type of conductivity 15 and 19 above the hidden layer regions of the same type of conductivity, the manufacture of protective areas 21 under field oxide 23 between pockets of different types of wire possessions, fabrication of field oxide on certain parts of the surface of pockets designed to accommodate biopolar transistors, manufacture of collector regions of the first 27 and second 29 type of conductivity in pockets of the same type of conductivity on one side of the field oxide in contact with hidden layers of the same type of conductivity, deposition on the surface of the structure of the gate oxide 31 of the first layer of polysilicon 33, the formation of base regions of the first 35 and second 37 types of conductivity in pockets with the opposite type conductivity on the other side of the field oxide.

На фиг. 9 представлен разрез структуры после удаления подзатворного окисла и первого слоя поликремния с областей карманов, предназначенных для размещения биполярных транзисторов, осаждения на поверхность структуры второго слоя поликремния 39, имплантации примесей в поликремний в местах расположения затворов и электродов, осаждения первого изолирующего слоя 43. формирования через маску фоторезиста затворов первого 45 и второго 47 МОП-транзисторов и электродов эмиттеров биполярных транзисторов. In FIG. Figure 9 shows a section through the structure after removal of the gate oxide and the first polysilicon layer from the pocket regions intended for placement of bipolar transistors, deposition of the second polysilicon layer 39 onto the surface of the structure, implantation of polysilicon at the locations of the gates and electrodes, and deposition of the first insulating layer 43. formation through mask of the photoresist of the gates of the first 45 and second 47 MOS transistors and electrodes of the emitters of bipolar transistors.

На фиг. 10 представлен разрез структуры после имплантации примесей второго типа проводимости 55 для изготовления областей истока и стока первого МОП-транзистора и областей пассивной базы в карманах первого типа проводимости и имплантации примесей первого типа проводимости 57 для формирования истоковой и стоковой областей второго МОП-транзистора и базовых областей в карманах второго типа проводимости, формирования второго изолирующего слоя 59 на боковых стенках затворов в эмиттерных электродах. In FIG. 10 shows a section through the structure after implantation of impurities of the second type of conductivity 55 for manufacturing the source and drain areas of the first MOS transistor and passive base regions in pockets of the first type of conductivity and implantation of impurities of the first type of conductivity 57 to form the source and drain areas of the second MOS transistor and base areas in the pockets of the second type of conductivity, the formation of the second insulating layer 59 on the side walls of the gates in the emitter electrodes.

На фиг. 11 представлен разрез структуры после осаждения третьего слоя поликремния 101, формирования из него через маску фоторезиста электродов к истокам и стокам полевых транзисторов и к областям базы и коллекторов биполярных транзисторов, имплантации в электроды и в часть незакрытых ими областей истока и стока и пассивной базы примесями одного с ними типа проводимости, изготовления истоковой и стоковой областей первого 75 и второго 77 МОП-транзисторов, областей эмиттера 81 и пассивной базы 79 первого транзистора, областей эмиттера 87 и пассивной базы 85 второго биполярного транзистора посредством диффузии имплантированных ранее примесей второго и первого типа проводимости. In FIG. 11 shows a section through the structure after deposition of the third polysilicon layer 101, the formation of electrodes from it through a photoresist mask to the sources and drains of field-effect transistors and to the base and collector regions of bipolar transistors, implantation into the electrodes and to some of the source and drain and passive base regions uncovered by them with impurities of one with them the type of conductivity, the manufacture of the source and drain areas of the first 75 and second 77 MOS transistors, the areas of the emitter 81 and the passive base 79 of the first transistor, the areas of the emitter 87 and the passive base 85 of the second bipolar transistor by diffusion of previously impurity impurities of the second and first type of conductivity.

На фиг. 12 представлен разрез структуры после нанесения третьего изолирующего слоя 93, изготовления в нем контактных окон и изготовления металлических электродов 95. In FIG. 12 is a sectional view of the structure after applying the third insulating layer 93, making contact windows therein, and manufacturing metal electrodes 95.

Пример. В монокристаллической подложке p-типа проводимости (10 Ом•см) формируют первый скрытый слой диффузией сурьмы из твердого источника Sb 205 в атмосфере азота при 1200^oC с поверхностным сопротивлением 35 Ом/кВ, создают глубокий открытый слой n-типа имплантацией фосфора с дозой 1 мкКул/см² и отжигом при 1150^oC в азоте для изоляции от подложки создаваемого в последующем p⁺ скрытого слоя, формируют p⁺ скрытый слой с поверхностным сопротивлением 200 Ом/кВ имплантацией бора с дозой 40 мкКул/см² с последующей разгонкой при температуре 1100^oC.Example. In a p-type single crystal substrate (10 Ohm • cm), the first hidden layer is formed by diffusion of antimony from a solid source of Sb 205 in a nitrogen atmosphere at 1200 ^° C with a surface resistance of 35 Ohm / kV, a deep open layer of n-type is created by implanting phosphorus with a dose 1 μCool / cm ² and annealing at 1150 ^o C in nitrogen to isolate the hidden p ⁺ layer created in the subsequent p ⁺ , form a p ⁺ hidden layer with a surface resistance of 200 Ω / kV by boron implantation with a dose of 40 μC / cm ² followed by acceleration at a temperature of 1100 ^o C.

Наращивают эпитаксиальный слой n-типа проводимости толщиной 1,75 мкм и омностью 0,3 Ом•см, создают в эпитаксиальном слое карманы p-типа проводимости имплантацией бора с дозой 1 мкКул/см² с последующей разгонкой при температуре 1050^oC в течение 70 мин в азоте в местах размещения PNP- и NМОП-транзисторов, формируют в карманах биполярных транзисторов глубокие коллекторы имплантацией бора и фосфора с дозой соответственно 300 и 150 мкКул/см² с отжигом в азоте при температуре 1050^oC, создают в карманах охранные области p⁺- и n⁺-типа проводимости имплантацией бора и фосфора с дозами 20 и 0,7 мкКул/см², формируют полевой диэлектрик 0,6мкм окислением при повышенном давлении 10 атм при температуре 1000^oC в парах воды, формируют подзатворный диэлектрик толщиной 300

термическим окислением в парах воды при 850^oC, осаждают первый слой поликремния толщиной 0,15 мкм пиролизом моносилана при температуре 640^oC, удаляют первый слой поликремния ПХТ-травлением с областей расположения биполярных транзисторов, формируют базовые области n-типа проводимости имплантацией мышьяка с дозой 9 мкКул/см² с последующей разгонкой при температуре 1000^oC 60 мин глубиной 0,3 мкм, формируют базовые области p-типа проводимости имплантацией BF2 с дозой 6 мкКул/см² с последующим отжигом при 100^oC 5 мин, удаляют подзатворный диэлектрик травлением в растворе плавиковой кислоты (1,50), осаждают второй слой поликремния толщиной 0,2 мкм при температуре 640^oC разложением моносилана, легируют во втором слое поликремния через маску фоторезиста места расположения затвора NМОП-транзистора и эмиттера NPN-транзистора примесью мышьяка с дозой 600 мкКул/см² и затвора PМОП- и эмиттера PNP-транзистора примесью бора с дозой 600 мкКул/см², осаждают первый слой диэлектрика, травят через маску фоторезиста поликремневые затворы и поликремниевые контакты к эмиттерам, легируют коллекторные контакты, области внешних баз, а также области истока и стока имплантицией через маску фоторезиста примесей бора с дозой 3 мкКул/см² и фосфора с дозой 3 мкКул/см² в транзисторах соответствующего типа проводимости, формируют боковой диэлектрик (спейсер) затворов и электродов эмиттеров термическим окислением толщиной 600

и осаждением слоя нитрида кремния толщиной 0.2 мкм с последующим его удалением с горизонтальных участков RIT-травлением, осаждают третий слой поликремния, формируют из него электроды травлением через маску фоторезиста к областям истока и стока полевых транзисторов, базовым и коллекторным областям биполярных транзисторов, поочередно под защитой фоторезиста легируют области истока и стока соответствующих полевых транзисторов и области базы и коллектора соответствующих биполярных транзисторов примесью бора с дозой 600 мкКул/см² и мышьяка с дозой 600 мкКул/см² соответственно их типу проводимости, после чего отжигают структуру при температуре 950^oC в течение 30 мин, удаляют с затворов и электродов эмиттеров первый изолирующий слой, селективно создают на поверхности поликремниевых электродов и открытых участках кремния газофазным осаждением пленку вольфрама толщиной 0,1 мкм, осаждают слой диэлектрика толщиной 0,5 мкм, вскрывают в нем контактные окна и формируют металлические электроды из алюминия.They build up an n-type epitaxial layer with a thickness of 1.75 μm and an ohm of 0.3 Ohm · cm, create pockets of p-type conductivity in the epitaxial layer by implantation of boron with a dose of 1 μCul / cm ² , followed by acceleration at a temperature of 1050 ^o C for 70 min in nitrogen at the locations of PNP and NMOS transistors, deep collectors are formed in the pockets of bipolar transistors by implantation of boron and phosphorus with a dose of 300 and 150 μCul / cm ^2, respectively, with annealing in nitrogen at a temperature of 1050 ^o C, create protection areas p ⁺ - and n ⁺ -type conductivity by implantation boron and phosphorus with doses of 20 and 0.7 μCool / cm ² , form a field dielectric of 0.6 μm by oxidation at an increased pressure of 10 atm at a temperature of 1000 ^o C in water vapor, form a gate insulator with a thickness of 300

thermal oxidation in water vapor at 850 ^o C, precipitate the first layer of polysilicon with a thickness of 0.15 μm by pyrolysis of monosilane at a temperature of 640 ^o C, remove the first layer of polysilicon by PCT etching from the areas of bipolar transistors, form the base region of n-type conductivity by arsenic implantation with dose of 9 μg / cm ² followed by acceleration at a temperature of 1000 ^o C 60 min with a depth of 0.3 μm, form the base region of the p-type conductivity by implantation of BF2 with a dose of 6 μg / cm ² followed by annealing at 100 ^° C for 5 minutes, remove the gate etched dielectric When a hydrofluoric acid solution (1.50) is deposited, a second 0.2-μm polysilicon layer is deposited at 640 ^° C by monosilane decomposition, doped in the second polysilicon layer through the photoresist mask of the gate location of the NMOS transistor and the emitter of the NPN transistor with an admixture of arsenic with dose of 600 μCool / cm ² and the gate of the PMOS and emitter of the PNP transistor with an admixture of boron with a dose of 600 μCool / cm ² , the first dielectric layer is deposited, polysilicon gates and polysilicon contacts to the emitters are etched through the photoresist mask, collector contacts are doped, These external bases, as well as the source and drain areas, by implantation with a photoresist mask of boron impurities with a dose of 3 μCul / cm ² and phosphorus with a dose of 3 μCul / cm ² in transistors of the corresponding conductivity type, form a side dielectric (spacer) of the gates and emitter electrodes by thermal oxidation 600 thick

and deposition of a 0.2 μm thick silicon nitride layer with its subsequent removal from horizontal sections by RIT etching, a third polysilicon layer is deposited, electrodes are formed from it by etching through a photoresist mask to the source and drain areas of the field effect transistors, the base and collector areas of bipolar transistors, alternately under protection photoresists alloy the source and drain areas of the corresponding field-effect transistors and the base and collector areas of the corresponding bipolar transistors with an admixture of boron with a dose of 600 μCul / cm ² and arsenic with with a dose of 600 μCool / cm ² according to their type of conductivity, after which the structure is annealed at a temperature of 950 ^° C for 30 minutes, the first insulating layer is removed from the gates and emitter electrodes, selectively create a tungsten film on the surface of polysilicon electrodes and open silicon areas by gas deposition 0.1 μm, a dielectric layer 0.5 μm thick is deposited, contact windows are opened in it and metal electrodes of aluminum are formed.

Пример, описанный выше, является частным случаем, в котором используется предлагаемый способ. The example described above is a special case in which the proposed method is used.

Предлагаемая конструкция может использоваться для создания только КМОП-приборов, биполярных или БикМОП-приборов с любым набором полевых или биполярных транзисторов, не выходя за пределы патентных притязаний. The proposed design can be used to create only CMOS devices, bipolar or BICMOS devices with any set of field or bipolar transistors, without going beyond the scope of patent claims.

Claims (2)

1. БиКМОП-прибор, включающий первый МОП-транзистор, расположенный в области кармана первого типа проводимости со скрытым слоем того же типа на первом отрезке полупроводниковой подложки первого типа проводимости, содержащий истоковую и стоковую области второго типа проводимости в вышеупомянутом кармане, разделенные канальной областью, затвор, имеющий первый и второй поликремниевые слои и металлический силицидный слой, нанесенные на подзатворный диэлектрик, металлические электроды, изготовленные к областям затвора, истока и стока, второй МОП-транзистор, расположенный в области кармана второго типа проводимости со скрытым слоем того же типа на втором отрезке полупроводниковой подложки первого типа проводимости, содержащий истоковую и стоковую области первого типа проводимости и имеющий такую же структуру, как первый МОП-транзистор, первый вертикальный биполярный транзистор, расположенный в области кармана первого типа проводимости со скрытым слоем того же типа на третьем отрезке полупроводниковой подложки первого типа проводимости, включающий участок полевого окисла, нанесенный на область кармана, разделяющий коллекторную область первого типа проводимости, выполненную на одной стороне полевого окисла и соединенную с вышеупомянутым скрытым слоем, область активной базы второго типа проводимости, выполненную на другой стороне полевого окисла, области пассивной базы одного с ней типа проводимости, формируемые по обеим сторонам области активной базы, эмиттерную область первого типа проводимости, сформированную между областями пассивной базы, металлические электроды, выполненные соответственно к эмиттерным, базовым и коллекторным электродам из поликремния и силицидного слоя, второй биполярный транзистор, расположенный в области кармана второго типа проводимости со скрытым слоем того же типа проводимости на четвертом отрезке полупроводниковой подложки и имеющий тип проводимости, противоположный типу проводимости первого вертикального биполярного транзистора, отличающийся тем, что первый МОП-транзистор содержит электроды из третьего слоя поликремния к областям истока и стока, выведенные на полевой окисел и покрытые металлическим силицидным слоем, а металлические электроды контактируют к областям истока и стока через электроды из третьего слоя поликремния, выведенные на полевой диэлектрик, второй МОП-транзистор имеет такую же структуру, как и первый МОП-транзистор, с типом проводимости, противоположным типу проводимости первого МОП-транзистора, первый вертикальный биполярный транзистор содержит эмиттерный электрод из второго слоя поликремния над эмиттерной областью, базовые электроды к двум областям пассивной базы и коллекторный электрод к коллекторной области из третьего слоя поликремния, самосовмещенные металлические силицидные слои к базовым, эмиттерному и коллекторному электродам, металлические электроды, выполненные соответственно к обоим базовым, к эмиттерному и коллекторному электродам, второй биполярный транзистор имеет такую же структуру, как и первый вертикальный биполярный транзистор, с типом проводимости, противоположным типу проводимости первого вертикального биполярного транзистора. 1. Bi-CMOS device comprising a first MOS transistor located in a pocket region of a first conductivity type with a hidden layer of the same type on a first segment of a semiconductor substrate of a first conductivity type, containing a source and a drain region of a second conductivity type in the aforementioned pocket, separated by a channel region, a gate having first and second polysilicon layers and a metal silicide layer deposited on a gate insulator, metal electrodes made to the areas of the gate, source and drain, sec The first MOS transistor located in the pocket region of the second conductivity type with a hidden layer of the same type on the second segment of the semiconductor substrate of the first conductivity type, containing the source and drain regions of the first conductivity type and having the same structure as the first MOS transistor, the first vertical bipolar a transistor located in the pocket region of the first type of conductivity with a hidden layer of the same type on the third segment of the semiconductor substrate of the first type of conductivity, including a field oxide portion la deposited on a pocket region separating the collector region of the first type of conductivity, made on one side of the field oxide and connected to the aforementioned hidden layer, the region of the active base of the second type of conductivity, made on the other side of the field oxide, the area of the passive base of the same conductivity type, the areas of the active base formed on both sides, the emitter region of the first type of conductivity formed between the areas of the passive base, metal electrodes made respectively to Mitter, base and collector electrodes made of polysilicon and a silicide layer, a second bipolar transistor located in the pocket region of the second conductivity type with a hidden layer of the same conductivity type on the fourth segment of the semiconductor substrate and having a conductivity type opposite to that of the first vertical bipolar transistor, characterized in that the first MOS transistor contains electrodes from the third polysilicon layer to the source and drain areas, brought to the field oxide and coated with metal a silicide layer, and the metal electrodes are in contact with the source and drain regions through electrodes from the third polysilicon layer brought to the field dielectric, the second MOS transistor has the same structure as the first MOS transistor, with the conductivity type opposite to that of the first MOS -transistor, the first vertical bipolar transistor contains an emitter electrode from a second polysilicon layer above the emitter region, base electrodes to two regions of the passive base, and a collector electrode to the collector blasts from the third polysilicon layer, self-aligned metal silicide layers to the base, emitter and collector electrodes, metal electrodes made respectively to both base, emitter and collector electrodes, the second bipolar transistor has the same structure as the first vertical bipolar transistor, with type conductivity opposite to the type of conductivity of the first vertical bipolar transistor. 2. Способ изготовления БиКМОП-прибора, включающий формирование областей скрытого слоя первого и второго типа проводимости на полупроводниковой подложке первого типа проводимости, осаждение эпитаксиального слоя на полупроводниковой подложке, формирование в эпитаксиальном слое областей карманов первого и второго типа проводимости над областями скрытого слоя одного с ними типа проводимости, изготовление охранных областей под полевым окислом между карманами разного типа проводимости, изготовление полевого окисла на определенных участках поверхности карманов, предназначенных для размещения биполярных транзисторов, изготовление коллекторных областей первого и второго типа проводимости в карманах одного с ними типа проводимости по одну сторону полевого окисла в контакте со скрытыми слоями того же типа проводимости, нанесение на поверхность структуры подзатворного окисла и первого слоя поликремния, формирование базовых областей первого и второго типа проводимости в карманах с противоположным типом проводимости по другую сторону полевого окисла, удаление подзатворного окисла и первого слоя поликремния с областей карманов, предназначенных для размещения биполярных транзисторов, осаждение на поверхность структуры второго слоя поликремния и первого изолирующего слоя, формирование через маску фоторезиста затворов МОП-транзисторов и эмиттерного электрода одного из биполярных транзисторов, имплантацию примесей для изготовления областей истока и стока МОП-транзисторов и базовых областей биполярных транзисторов, формирование второго изолирующего слоя на боковых стенках затворов МОП-транзисторов и эмиттерного электрода одного из биполярных транзисторов, осаждение третьего слоя поликремния, изготовление истоковой и стоковой областей первого и второго МОП-транзисторов, областей эмиттера и пассивной базы первого и второго биполярных транзисторов посредством диффузии имплантированных ранее примесей второго и первого типа проводимости, нанесение третьего изолирующего слоя, изготовление в нем контактных окон и создание металлических электродов, отличающийся тем, что после осаждения второго слоя поликремния его легируют через маску фоторезистора в местах расположения затворов КМОП-транзисторов и эмиттерных электродов биполярных транзисторов примесью соответствующего типа проводимости, осаждают первый изолирующий слой, формируют через маску фоторезиста затворы МОП-транзисторов и эмиттерные электроды биполярных транзисторов, имплантируют примеси для изготовления областей истока и стока МОП-транзисторов и областей пассивной базы биполярных транзисторов, формируют второй изолирующий слой на боковых стенках затворов и эмиттерных электродов, осаждают третий слой поликремния, формируют через маску фоторезиста электроды из третьего слоя поликремния к истокам и стокам полевых транзисторов и к областям пассивной базы и колекторам биполярных транзисторов, имплантируют электроды и части незакрытых ими областей истока и стока и пассивной базы примесями одного с ними типа проводимости, изготавливают истоковую и стоковую области первого и второго МОП-транзисторов, области эмиттера и пассивной базы перевого и второго биполярных транзисторов посредством диффузии имплантированных ранее примесей второго и первого типа проводимости, наносят третий изолирующий слой, изготавливают в нем контактные окна и создают металлические электроды. 2. A method of manufacturing a BiKMOS device, including the formation of regions of a hidden layer of the first and second type of conductivity on a semiconductor substrate of the first type of conductivity, deposition of the epitaxial layer on the semiconductor substrate, the formation in the epitaxial layer of the regions of pockets of the first and second conductivity type over the regions of the hidden layer of the same one type of conductivity, production of protective areas under field oxide between pockets of different types of conductivity, production of field oxide at certain sites the surface of pockets designed to accommodate bipolar transistors, the manufacture of collector regions of the first and second type of conductivity in pockets of the same type of conductivity on one side of the field oxide in contact with hidden layers of the same type of conductivity, applying to the surface of the structure of the gate oxide and the first layer of polysilicon , the formation of the basic areas of the first and second type of conductivity in pockets with the opposite type of conductivity on the other side of the field oxide, removing the gate oxide and the first polysilicon layer from the pocket areas intended for the placement of bipolar transistors, deposition of the second polysilicon layer and the first insulating layer on the surface of the structure, the formation of gates of MOS transistors and the emitter electrode of one of the bipolar transistors through the mask, implantation of impurities for manufacturing the source regions and drain of MOS transistors and base regions of bipolar transistors, the formation of a second insulating layer on the side walls of the gates of the MOS transistors the emitter electrode of one of the bipolar transistors, the deposition of the third polysilicon layer, the manufacture of the source and drain regions of the first and second MOS transistors, the emitter and passive regions of the first and second bipolar transistors by diffusion of previously impurities of the second and first conductivity types, applying a third insulating layer, the manufacture of contact windows in it and the creation of metal electrodes, characterized in that after the deposition of the second layer of polysilicon it is doped through ma A photoconductor at the locations of the gates of the CMOS transistors and emitter electrodes of bipolar transistors with an impurity of the corresponding type of conductivity, the first insulating layer is deposited, the gates of the MOS transistors and emitter electrodes of the bipolar transistors are formed through the mask of the transistor, and impurities are implanted to produce the source and drain areas of the MOS transistors areas of the passive base of bipolar transistors, form a second insulating layer on the side walls of the gates and emitter electrodes, besiege the third a polysilicon layer, electrodes from the third polysilicon layer are formed through the photoresist mask to the sources and drains of field-effect transistors and to the areas of the passive base and collectors of bipolar transistors, implant electrodes and parts of the source and drain areas and the passive base that are not covered by them with impurities of the same conductivity type, and the source is made and the drain region of the first and second MOS transistors, the emitter region and the passive base of the second and second bipolar transistors by diffusion of previously impurities into of the second and first types of conductivity, a third insulating layer is applied, contact windows are made in it, and metal electrodes are created.

Images