RU2101759C1

RU2101759C1 - Computing unit with alternating processing of several instruction flows

Info

Publication number: RU2101759C1
Application number: RU95120645A
Authority: RU
Inventors: Алексей Евгеньевич Андреев
Original assignee: Алексей Евгеньевич Андреев
Priority date: 1995-12-04
Filing date: 1995-12-04
Publication date: 1998-01-10

Abstract

FIELD: computer engineering. SUBSTANCE: device has central processing unit, N flag registers, task allocation unit. Simultaneous analysis of several instruction flows increases probability to detect arithmetic-logical instruction at least in one clock tick of device. EFFECT: increased efficiency. 2 dwg

Description

Изобретение относится к вычислительной технике и может быть использовано в электронной цифровой вычислительной машине. The invention relates to computer technology and can be used in an electronic digital computer.

Известно вычислительное устройство, содержащее блок центрального процессора, регистр флагов [1]
В известном устройстве при выполнении инструкций единственного командного потока, содержащего как арифметико-логические, так и не арифметико-логические команды, в каждый момент времени задействованы либо арифметико-логические узлы блока центрального процессора, либо вспомогательные узлы вычислительной системы, не входящие в состав блока центрального процессора, либо и те и другие одновременно.Known computing device comprising a central processor unit, a register of flags [1]
In the known device, when executing instructions of a single command stream containing both arithmetic-logical and non-arithmetic-logical commands, either arithmetic-logical nodes of the central processor unit or auxiliary nodes of the computing system that are not part of the central unit are involved at each moment of time processor, or both at the same time.

Причиной низкой производительности известного устройства является простой арифметико-логических узлов блока центрального процессора при выполнении вычислительной системой не арифметико-логических команд (загрузки операндов из памяти и др.). The reason for the poor performance of the known device is the simple arithmetic-logical nodes of the central processor unit when the computer system executes non-arithmetic-logical commands (loading operands from memory, etc.).

Задачей изобретения является создание устройства, позволяющего за счет одновременного анализа содержимого нескольких командных потоков минимизировать простой арифметико-логических узлов блока центрального процессора, повысив вероятность присутствия в каждом такте работы вычислительного устройства арифметико-логической команды, ожидающей выполнения. The objective of the invention is to provide a device that allows due to the simultaneous analysis of the contents of several command streams to minimize simple arithmetic-logical nodes of a central processor unit, increasing the likelihood of the presence of an arithmetic-logical command awaiting execution at each clock cycle of a computing device.

В результате, созданное устройство обладает более высокой производительностью за счет того, что повышается вероятность присутствия арифметико-логической инструкции хотя бы в одном командном потоке в каждом такте работы вычислительного устройства, и, как следствие, увеличивается загрузка арифметико-логических узлов блока центрального процессора. As a result, the created device has higher performance due to the fact that the probability of the presence of an arithmetic-logical instruction in at least one command stream in each clock cycle of the computing device increases, and, as a result, the load of arithmetic-logical nodes of the central processor unit increases.

Сущность изобретения состоит в том, что вычислительное устройство с чередующимся обслуживанием нескольких командных потоков, содержащее блок центрального процессора, регистр флагов, отличается тем, что в него введены (N-1) регистров флагов, блок выбора задания, причем вход заданий устройства является входом заданий блока выбора задания, вход запросов устройства является входом запросов блока выбора задания, синхровход устройства является синхровходом блока центрального процессора и синхровходом всех регистров флагов, выход данных блока центрального процессора является выходом данных устройства, выход флагов блока центрального процессора соединен с входами информационными всех регистров флагов, выходы информационные всех регистров флагов соединены с входом флагов блока выбора задания, выход задания блока выбора задания соединен с входом задания блока центрального процессора, выход флагов блока выбора задания соединен с входом флагов блока центрального процессора, выход разрешения блока выбора задания соединен с входами разрешения всех регистров флагов и является выходом устройства, в результате чего повышается вероятность присутствия арифметико-логической инструкции хотя бы в одном командном потоке в каждом такте работы вычислительного устройства, и, как следствие, увеличивается загрузка арифметико-логических узлов блока центрального процессора. The essence of the invention lies in the fact that a computing device with alternating servicing of several command streams, comprising a central processor unit, a flag register, is characterized in that (N-1) flag registers, a task selection unit are introduced, and the device task input is the task input the unit for selecting a task, the input of device requests is the input of requests for the unit for selecting the device, the clock input of the device is the sync input of the central processor unit and the sync input of all flag registers, data output is and the central processor is the data output of the device, the output of the flags of the central processor unit is connected to the information inputs of all flag registers, the information outputs of all the flag registers are connected to the input of the flags of the task selection unit, the output of the task selection unit is connected to the task input of the central processor unit, the output of the block flags the task selector is connected to the flags input of the central processor unit, the permission output of the task selector is connected to the enable inputs of all flag registers and is output devices, thereby increasing the probability of occurrence of arithmetic-logic instructions in at least one instruction stream in each cycle of operation of the computing device, and as a result, increased loading arithmetic logic units of the CPU unit.

Введение в устройство (N-1) регистров флагов позволяет единственному блоку центрального процессора чередовать обслуживание нескольких командных потоков, не нарушая причинно-следственной связи между исполняемыми в рамках этих командных потоков инструкциями. The introduction of flag registers into the device (N-1) allows a single block of the central processor to alternate the servicing of several command streams without violating the causal relationship between the instructions executed within these command streams.

Введение в устройство блока выбора задания позволяет за счет одновременного анализа содержимого несколько командных потоков в каждом такте работы вычислительного устройства повысить общую загрузку арифметико-логических узлов блока центрального процессора. The introduction to the device of the unit for selecting a task allows, due to the simultaneous analysis of the contents, several command streams in each cycle of the computing device to increase the overall load of the arithmetic-logical nodes of the central processor unit.

На фиг.1 представлена структурная схема вычислительного устройства с чередующимся обслуживанием нескольких командных потоков; на фиг.2 пример реализации блока выбора задания. Figure 1 presents the structural diagram of a computing device with alternating maintenance of several command streams; figure 2 is an example implementation of a block selection task.

На фиг. 1 представлены блок 1 центрального процессора, N регистров 2 флагов, блок 3 выбора задания. Вход заданий устройства является входом 4 заданий блока 3 выбора задания, вход запросов устройства является входом 5 запросов блока 3 выбора задания, синхровход устройства является синхровходом 6 блока 1 центрального процессора и синхровходом всех регистров 2 флагов, выход 7 данных блока 1 центрального процессора является выходом данных устройства, выход 8 флагов блока 1 центрального процессора соединен с входами 9 информационными всех регистров 2 флагов, выходы 10 информационные всех регистров 2 флагов соединены с входом 11 флагов блока 3 выбора задания, выход 12 задания блока 3 выбора задания соединен с входом задания блока 1 центрального процессора, выход 13 флагов блока 3 выбора задания соединен с входом флагов блока 1 центрального процессора, выход 14 разрешения блока 3 выбора задания соединен с входами 15 разрешения всех регистров 2 флагов и является выходом устройства. In FIG. 1 shows the block 1 of the central processor, N registers 2 flags, block 3 job selection. The input of the device’s tasks is the input of 4 tasks of the block 3 of the task selection, the input of the device’s requests is the input of 5 requests of the block 3 of the task selection, the clock input of the device is the sync input 6 of the block 1 of the central processor and the clock input of all registers 2 flags, the output 7 of the data of the block 1 of the central processor is the data output devices, the output of 8 flags of block 1 of the central processor is connected to inputs 9 of information of all registers 2 flags, outputs 10 of information of all registers of 2 flags are connected to input 11 of flags of block 3 and the task, the output 12 of the task of the block 3 of the selection of the task is connected to the input of the task of the block 1 of the central processor, the output of 13 flags of the block 3 of the task of the connection is connected to the input of the flags of the block 1 of the central processor, the output 14 of the resolution of the block 3 of the selection of the task is connected to the inputs 15 of the permission of all registers 2 flags and is the output of the device.

На фиг.2 показаны шифратор 16 приоритетный, дешифратор 17, мультиплексор 18 флагов, мультиплексор 19 заданий. Вход 4 заданий блока 3 выбора задания является входом информационным мультиплексора 19 заданий, вход 5 запросов блока 3 выбора задания является входом информационным шифратора 16 приоритетного, вход 11 флагов блока 3 выбора задания является входом информационным мультиплексора 18 флагов. Выход 12 информационный мультиплексора 19 заданий является выходом задания блока 3 выбора задания, выход 13 информационный мультиплексора 18 флагов является выходом флагов блока 3 выбора задания, выход 14 информационный дешифратора 17 является выходом разрешения блока 3 выбора задания, выход 20 информационный шифратора 16 приоритетного соединен с входом 21 информационным дешифратора 17, входом 22 адреса мультиплексора 18 флагов, входом 23 адреса мультиплексора 19 заданий. Figure 2 shows the priority encoder 16, the decoder 17, the flag multiplexer 18, the task multiplexer 19. The input 4 of the tasks of the block 3 of the selection of the task is the input of the information multiplexer 19 tasks, the input 5 of the requests of the block 3 of the selection of the task is the input of the information encoder 16 priority, the input 11 of the flags of the block 3 of the selection of the task is the input of the information multiplexer 18 flags. The output 12 of the information task multiplexer 19 is the task output of the task selection block 3, the output 13 of the flags information multiplexer 18 is the flags output of the task selection block 3, the output of 14 information decoder 17 is the resolution output of the task selection block 3, the output of the priority information encoder 16 is connected to the input 21 information decoder 17, input 22 addresses of the multiplexer 18 flags, input 23 addresses of the multiplexer 19 jobs.

Работа вычислительного устройства с чередующимся обслуживанием нескольких командных потоков (фиг.1) заключается в выполнении последовательности поступающих в устройство команд над поступающими в устройство операндами. The operation of the computing device with alternating maintenance of several command streams (Fig. 1) consists in executing a sequence of instructions received by the device on operands arriving at the device.

Входные задания поступают на вход 4 заданий устройства. Вход 4 заданий устройства представляет собой магистраль, состоящую из N шин заданий. С каждой шиной заданий связан свой командный поток, относящийся к отдельному вычислительному процессу, в результате чего задания из соседних шин заданий никаким образом не связаны друг с другом. Не является существенным, как конкретно формируются поступающие в вычислительное устройство задания, поэтому соответствующие цепи и устройства не показаны. Каждое входящее в устройство задание содержит в своем составе код операции команды с относящимся к нему операндом. Разрядность кода операции команды выбирается исходя из размера системы команд конкретно реализуемого вычислительного устройства и равна Log2 от этого количества (ближайшему целому сверху от Log2 от этого количества в случае неравенства нулю дробной части Log2 от этого количества). Разрядность, относящегося к коду операции команды операнда, определяется характеристиками используемого в вычислительном устройстве блока 1 центрального процессора. Input tasks go to the input of 4 device tasks. The input 4 of the device tasks is a highway consisting of N task buses. Each job bus has its own command flow related to a separate computing process, as a result of which jobs from neighboring job buses are in no way connected to each other. It is not significant how specifically the tasks arriving at the computing device are formed, therefore, the corresponding circuits and devices are not shown. Each task included in the device contains a command operation code with an operand related to it. The bit depth of the command operation code is selected based on the size of the command system of the specifically implemented computing device and is equal to Log2 of this quantity (the nearest integer above Log2 of this quantity if the fractional part of Log2 does not equal zero to this quantity). The bit depth related to the operand instruction operation code is determined by the characteristics of the central processor unit 1 used in the computing device.

Одновременно с входными заданиями на вход 5 запросов устройства поступают N одноразрядных сигналов запроса на обслуживание, каждый из которых связан с одной из шин заданий в магистрали входа 4 заданий устройства. Присутствие логической "1" на одноразрядном сигнале запроса на обслуживание свидетельствует о присутствии в текущий момент времени входного задания на соответствующей этому одноразрядному сигналу шине заданий входа 4 заданий устройства. Не является существенным, как конкретно формируются поступающие в вычислительное устройство запросы на обслуживание, поэтому соответствующие цепи и устройства не показаны. Simultaneously with the input tasks, the input 5 of the device’s requests receives N one-bit service request signals, each of which is connected to one of the task buses in the input line of 4 device tasks. The presence of a logical “1” on a one-bit signal of a service request indicates the presence at the current time of the input job on the job bus of the input 4 jobs of the device corresponding to this one-bit signal. It is not essential how specifically the service requests arriving at the computing device are generated, so the corresponding circuits and devices are not shown.

На синхровход 6 устройства подаются синхроимпульсы от внешнего источника синхросигналов. Не является существенным, как конкретно формируются синхроимпульсы, поэтому соответствующие цепи и источник синхросигналов не показаны. On the clock input 6 of the device are clock pulses from an external source of clock signals. It is not significant how exactly the clock pulses are generated, therefore, the corresponding circuits and the clock source are not shown.

С входа 4 заданий устройства задания, входа 5 запросов устройства запросы на обслуживание поступают на вход заданий, вход запросов блока 3 выбора задания соответственно. From the input 4 of the tasks of the task device, the input of 5 requests of the device, service requests are received at the input of the tasks, the input of the requests of the block 3 of the task selection, respectively.

Внутри блока 3 выбора задания в соответствии с присутствующими на входе 5 запросов запросами на обслуживание (предполагается, что задания, принадлежащие различным шинам заданий входа 4 заданий, имеют различные приоритеты на обслуживание) осуществляется выбор задания, выполнение которого будет произведено в следующем такте работы вычислительного устройства. Выбранное задание однозначно определяет один из N вычислительных процессов, которому в следующем такте работы устройства будет выделен вычислительный ресурс блока 1 центрального процессора (конкретная реализация блока 1 центрального процессора не является существенной [1,2]). При этом на N-разрядном выходе 14 разрешения блока 3 выбора задания в логическую "1" устанавливается одноразрядный сигнал, ответственный за выбранное задание (остальные одноразрядные сигналы устанавливаются в логический "0"). Inside the task selection block 3, in accordance with the service requests present at the input of 5 requests (it is assumed that tasks belonging to different buses of the task input 4 tasks have different service priorities), a task is selected that will be performed in the next clock cycle of the computing device . The selected task uniquely determines one of the N computing processes, which in the next clock cycle of the device will be allocated the computing resource of the central processor unit 1 (the specific implementation of the central processor unit 1 is not significant [1,2]). At the same time, on the N-bit output 14 of the resolution of the unit 3 for selecting a task, a single-bit signal responsible for the selected task is set to the logical "1" (the remaining single-bit signals are set to logical "0").

Для обеспечения корректности получаемых в ходе вычислений результатов, каждый из N вычислительных процессов работает со своим регистром 2 флагов. Каждый из N регистров 2 флагов функционирует независимо от остальных N-1 регистров 2 флагов, входящих в вычислительное устройство с чередующимся обслуживанием нескольких командных потоков, при этом конкретная реализация регистров 2 флагов не является существенной [1] На вход 11 флагов блока 3 выбора задания с выходов 10 информационных поступает содержимое N регистров 2 флагов. Выбор задания в блоке 3 выбора задания однозначно определяет регистр 2 флагов, содержимое которого будет учтено при проведении вычислений в следующем такте работы вычислительного устройства. С выхода 12 задания задание, выхода 13 флагов флаги поступают на вход задания, вход флагов блока 1 центрального процессора соответственно. Таким образом, в блоке 1 центрального процессора имеется вся информация для выполнения очередной команды в следующем такте работы вычислительного устройства, задаваемом синхроимпульсами, поступающими на синхровход 6 блока 1 центрального процессора с синхровхода устройства. To ensure the correctness of the results obtained during the calculation, each of the N computing processes works with its own register of 2 flags. Each of the N registers of 2 flags operates independently of the remaining N-1 registers of 2 flags included in the computing device with alternating servicing of several command streams, while the specific implementation of the registers of 2 flags is not significant [1] Input 11 flags of block 3 of the job selection with outputs 10 information receives the contents of N registers 2 flags. The task selection in the task selection block 3 uniquely determines the register 2 flags, the contents of which will be taken into account when performing calculations in the next clock cycle of the computing device. From the output 12 of the task task, the output of 13 flags, the flags go to the input of the task, the input of the flags of block 1 of the central processor, respectively. Thus, in block 1 of the central processor there is all the information for executing the next command in the next clock cycle of the computing device, set by the clock pulses arriving at clock input 6 of block 1 of the central processor from the clock input of the device.

После выполнения вычислительным устройством очередного задания, с выхода 8 флагов блока 1 центрального процессора измененные значения флагов подаются на входы 9 информационные всех регистров 2 флагов. Одновременно с этим, с выхода 14 разрешения блока 3 выбора задания N одноразрядных сигналов разрешения поступают на одноразрядные входы 15 разрешения N регистров 2 флагов, однозначно выбирая единственный регистр 2 флагов, в который и будет осуществлена запись измененных значений флагов с приходом на синхровход 6 регистров 2 флагов синхроимпульсов с синхровхода устройства. After the computing device performs the next task, from the output of 8 flags of the central processor unit 1, the changed flag values are supplied to the 9 information inputs of all registers 2 flags. At the same time, from the output 14 of the permission of the block 3 of the job selection, N one-bit permission signals are sent to the single-bit inputs 15 of the permission of N registers of 2 flags, unambiguously choosing the only register of 2 flags, into which the changed values of the flags will be recorded with the arrival of 6 registers 2 on the sync input clock flags from the device sync input.

На выход данных устройства поступает обработанный операнд с выхода 7 данных блока 1 центрального процессора. Не является существенным, куда конкретно затем поступает обработанный операнд, поэтому соответствующие цепи и устройства не показаны. Для однозначного определения вычислительного процесса, к которому относится этот операнд, на выход устройства подаются N одноразрядных сигналов с выхода 14 разрешения блока 3 выбора задания. Не является существенным, куда конкретно подаются сигналы с выхода устройства, поэтому соответствующие цепи и устройства не показаны. The processed operand from the output 7 of the data of unit 1 of the central processor is sent to the device data output. It is not significant where exactly the processed operand then goes, so the corresponding circuits and devices are not shown. To unambiguously determine the computational process to which this operand belongs, N single-digit signals from output 14 of the resolution of block 3 of the job selection are sent to the output of the device. It is not significant where specifically the signals from the output of the device are supplied, so the corresponding circuits and devices are not shown.

Работа блока 3 выбора задания (фиг.2) заключается в выборе задания, выполнение которого будет произведено в следующем такте работы вычислительного устройства, определении регистра флагов, содержимое которого будет учтено при проведении вычислений в следующем такте работы вычислительного устройства, формировании N сигналов разрешения, обеспечивающих запись измененных значений флагов в регистр флагов того вычислительного процесса, к которому относится задание, выполнение которого будет произведено в следующем такте работы вычислительного устройства. The operation of the unit 3 select tasks (figure 2) is to select a task that will be performed in the next cycle of the computing device, determining the register of flags, the contents of which will be taken into account when performing calculations in the next cycle of the computing device, the formation of N resolution signals that provide writing the changed flag values to the flag register of the computational process to which the task belongs, the execution of which will be performed in the next step of the computational work wow device.

С входа 5 запросов блока 3 выбора задания равное или меньшее N число запросов на обработку заданий поступает на вход информационный шифратора 16 приоритетного. С выхода 20 информационного шифратора 16 приоритетного снимается двоичный код, разрядности Log2(N), младшего не равного логическому "0" сигнала входа 5 информационного шифратора 16 приоритетного. С выхода 20 информационного шифратора 16 приоритетного двоичный код поступает на вход 21 информационный дешифратора 17, с N-разрядного выхода 14 информационного которого снимается сигнал с установленной логической "1" лишь в разряде, соответствующем младшему не равному логическому "0" сигналу входа 5 информационного дешифратора 16 приоритетного. С выхода 14 информационного дешифратора 17 N-разрядный сигнал разрешения поступает на выход разрешения блока 3 выбора задания. From the input 5 of requests of block 3 of the task selection, an equal or smaller N number of requests for processing tasks is received at the input of the information encoder 16 priority. From the output 20 of the priority information encoder 16, a binary code of bit depth Log2 (N) is taken, the lower one is not equal to the logical "0" input signal 5 of the priority information encoder 16. From the output 20 of the information encoder 16 priority binary code is fed to the input 21 of the information decoder 17, from the N-bit output 14 of which the signal is removed from the set logical “1” only in the category corresponding to the least equal to the logical “0” signal of input 5 of the information decoder 16 priority. From the output 14 of the information decoder 17, the N-bit enable signal is sent to the output of the resolution of unit 3 of the job selection.

С выхода 20 информационного шифратора 16 приоритетного двоичный код поступает также на вход 22 адреса мультиплексора 18 флагов, где определяет содержимое какого из N регистров 2 флагов, приходящее с входа 11 флагов блока 3 выбора задания на вход информационный мультиплексора 18 флагов, поступит с выхода 13 информационного мультиплексора 18 флагов на выход флагов блока 3 выбора задания. From the output 20 of the information encoder 16 priority binary code also goes to the input 22 of the address of the flags multiplexer 18, where it determines the contents of which of the N registers 2 flags coming from the input 11 flags of the block 3 of the job selection to the input of the information multiplexer 18 flags, will come from the output of 13 information a multiplexer of 18 flags to the output of the flags of the block 3 job selection.

С выхода 20 информационного шифратора 16 приоритетного двоичный код поступает также на вход 23 адреса мультиплексора 19 заданий, где определяет задание какой из N шин заданий, приходящее со входа 4 заданий блока 3 выбора задания на вход информационный мультиплексора 19 заданий, поступит с выхода 12 информационного мультиплексора 19 заданий на выход задания блока 3 выбора задания. From the output 20 of the information encoder 16 of the priority binary code also goes to the input 23 of the address of the job multiplexer 19, where it determines the job which of the N job buses coming from the input of 4 jobs of the unit 3 of the job selection to the input of the information multiplexer 19 of the jobs, will come from the output of 12 information multiplexer 19 tasks for the output of the task block 3 select tasks.

Источники информации:
1. Каган Б. М. Сташин В.В. "Микропроцессоры в цифровых системах" М. Энергия, 1979, 27 с.Sources of information:
1. Kagan B. M. Stashin V.V. "Microprocessors in digital systems" M. Energia, 1979, 27 pp.

2. Каган Б.М. "Электронные вычислительные машины и системы". М. Энергоатомиздат, 1985, 552 с. 2. Kagan B.M. "Electronic computers and systems." M. Energoatomizdat, 1985, 552 p.

Claims

Вычислительное устройство с чередующимся обслуживанием нескольких командных потоков, содержащее блок центрального процессора, регистр флагов, отличающееся тем, что в него введены N 1 регистров флагов, блок выбора задания, причем вход заданий устройства является входом заданий блока выбора задания, вход запросов устройства является входом запросов блока выбора задания, синхровход устройства является синхровходом блока центрального процессора и синхровходом всех регистров флагов, выход данных блока центрального процессора является выходом данных устройства, выход флагов блока центрального процессора соединен с входами информационными всех регистров флагов, выходы информационные всех регистров флагов соединены с входом флагов блока выбора задания, выход заданий блока выбора задания соединен с входом задания блока центрального процессора, выход флагов блока выбора задания соединен с входом флагов блока центрального процессора, выход разрешения блока выбора задания соединен с входами разрешения всех регистров флагов и является выходом устройства. A computing device with alternating servicing of several command streams, comprising a central processor unit, a flag register, characterized in that N 1 flag registers, a task selection unit are introduced therein, and the device task input is the task input of the task selection unit, the device request input is the request input of the task selection block, the device sync input is the sync input of the central processor unit and the sync input of all flag registers, the data output of the central processor unit is the data of the device, the output of the flags of the central processor unit is connected to the information inputs of all flag registers, the information outputs of all the flag registers are connected to the flags input of the task select unit, the task output of the task select unit is connected to the input of the task of the central processor unit, the output of the flags of the task select unit is connected to the flags of the central processor unit, the output of the resolution of the task selection block is connected to the resolution inputs of all the flag registers and is the output of the device.