RU208046U1

RU208046U1 - Блок измерения частоты следования импульсов

Info

Publication number: RU208046U1
Application number: RU2021126807U
Authority: RU
Inventors: Сергей Иванович Берестов
Priority date: 2021-09-13
Filing date: 2021-09-13
Publication date: 2021-11-30

Abstract

Полезная модель относится к измерительной технике и может быть использована в устройствах контроля параметров окружающей среды для кодирования сигналов с частотных датчиков.Техническим результатом полезной модели является повышение надежности измерения частоты, благодаря введению синхронизации выходных данных и окончания измерения.Технический результат достигается тем, что блок измерения частоты следования импульсов, содержащий генератор, счетчик эталонной частоты, счетчик измеряемой частоты, первый D-триггер, элемент И, входную шину, шину числа эталонных импульсов, шину числа входных импульсов, причем выход первого D-триггера соединен с первым входом элемента И, дополнительно содержит пусковую шину и программируемую логическую интегральную схему (ПЛИС), в которой спроектированы счетчик эталонной частоты, счетчик измеряемой частоты, первый D-триггер, элемент И, в ПЛИС дополнительно спроектированы второй D-триггер, S-триггер, элемент ИЛИ, при этом счетчик эталонной частоты и счетчик измеряемой частоты, синхронные, многоразрядные, имеют тактовый вход и вход разрешения счета, счетчик эталонной частоты имеет выход переполнения, первый и второй D-триггеры, синхронные, имеют тактовый вход и информационный вход, S-триггер, синхронный, имеет тактовый вход, вход установки в логическую «1» и вход установки в логический «0», элементы И, ИЛИ имеют два входа каждый, при этом пусковая шина соединена с первым вводом ПЛИС, выход генератора соединен со вторым вводом ПЛИС, входная шина соединена с третьим вводом ПЛИС, шина числа эталонных импульсов соединена поразрядно с группой четвертых вводов ПЛИС, шина числа входных импульсов соединена поразрядно с группой пятых вводов ПЛИС, первый ввод ПЛИС соединен внутри ПЛИС с информационным входом первого D-триггера, выход первого D-триггера соединен с информационным входом второго D-триггера, инверсный выход второго D-триггера соединен со вторым входом элемента И, выход элемента И соединен с входом установки в логическую «1» S-триггера, выход S-триггера соединен с входом разрешения счета счетчика эталонной частоты и с входом разрешения счета счетчика измеряемой частоты, разрядные выходы счетчика эталонной частоты соединены поразрядно с группой четвертых вводом ПЛИС внутри ПЛИС, выход переполнения счетчика эталонной частоты соединен с первым входом элемента ИЛИ, второй ввод ПЛИС соединен внутри ПЛИС с тактовым входом первого D-триггера и второго D-триггера, с тактовым входом S-триггера, с тактовым входом счетчика эталонной частоты, третий ввод ПЛИС соединен внутри ПЛИС с тактовым входом счетчика измеряемой частоты, разрядные выходы которого соединены поразрядно с группой пятых вводом ПЛИС внутри ПЛИС, выход старшего разряда счетчика измеряемой частоты соединен со вторым входом элемента ИЛИ, выход которого соединен с входом установки в логический «0» S-триггера. 1 ил.

Description

Полезная модель относится к измерительной технике и может быть использована в устройствах контроля параметров окружающей среды для кодирования сигналов с частотных датчиков.

Наиболее близким к заявленному блоку (прототипом) является устройство для измерения частоты следования импульсов [1], которое содержит генератор, счетчик эталонной частоты, выход переполнения которого соединен с первым входом элемента ИЛИ-НЕ, выход D-триггера через элемент И соединен со счетным входом счетчика измеряемой частоты, второй вход элемента И является входом устройства элемент задержки и регистр, причем выход генератора через элемент задержки соединен с С-входом триггера, выход которого соединен с входом управления регистра, разрядные входы которого соединены с соответствующими разрядными выходами счетчика эталонной частоты, вход которого соединен с выходом генератора, выход старшего разряда счетчика измеряемой частоты соединен с вторым входом элемента ИЛИ-НЕ, инверсный выход которого соединен с D-входом триггера, информационными выходами устройства являются разрядные выходы счетчика измеряемой частоты и выходы регистра.

Недостатком прототипа является невысокая надежность измерения частоты вследствие отсутствия синхронизации выходных данных и окончания измерения. Выходные данные - число эталонных импульсов, выставляются на информационных выходах устройства из регистра, в котором защелкивается (записывается) код числа эталонных импульсов с разрядных выходов счетчика эталонной частоты. Окончание измерения происходит в момент установке лог. «0» на выходе D-триггера после набора половины емкости счетчика измеряемой частоты. Синхронизация установки D-триггера в лог. «0» и записи кода счетчика эталонной частоты в регистр в прототипе отсутствует. Запись кода счетчика эталонной частоты в регистр происходит по уровню лог. «0» на входе управления регистра. Уровень лог. «0» устанавливается на вход управления регистра с выхода D-триггера. Счетчик эталонной частоты и D-триггер тактируются импульсами генератора. Код счетчика эталонной частоты поступает на регистр с задержкой относительно тактовых импульсов, обусловленной задержкой в микросхеме счетчика эталонной частоты и задержкой передачи данных в линиях связи. Уровень лог. «0» на вход управления регистра поступает также с задержкой относительно тактовых импульсов, обусловленной задержкой в микросхеме D-триггера и задержкой распространения в линии связи. Задержки кода счетчика эталонной частоты и сигнала на входе управления регистра не равны друг другу, вследствие чего нет синхронизации выходных данных и окончания измерения. Если задержка передачи кода со счетчика эталонной частоты на регистр окажется больше задержки сигнала управления регистра, регистр защелкнет код, предшествующий окончанию измерения, то есть недостоверный. В прототипе для этого случая предусмотрен элемент задержки в виде RC-цепи между генератором и D-триггером. Но правильно подобрать величину задержки бывает практически сложно, так как задержки в микросхемах меняются от образца к образцу и зависят от температуры и других факторов. Возможная недостоверность данных о числе эталонных импульсов снижает надежность измерения в прототипе.

Техническим результатом полезной модели является повышение надежности измерения частоты, благодаря введению синхронизации выходных данных и окончания измерения.

Технический результат достигается тем, что блок измерения частоты следования импульсов, содержащий генератор, счетчик эталонной частоты, счетчик измеряемой частоты, первый D-триггер, элемент И, входную шину, шину числа эталонных импульсов, шину числа входных импульсов, причем выход первого D-триггера соединен с первым входом элемента И, дополнительно содержит пусковую шину и программируемую логическую интегральную схему (ПЛИС), в которой спроектированы счетчик эталонной частоты, счетчик измеряемой частоты, первый D-триггер, элемент И, в ПЛИС дополнительно спроектированы второй D-триггер, S-триггер, элемент ИЛИ, при этом счетчик эталонной частоты и счетчик измеряемой частоты, синхронные, многоразрядные, имеют тактовый вход и вход разрешения счета, счетчик эталонной частоты имеет выход переполнения, первый и второй D-триггеры, синхронные, имеют тактовый вход и информационный вход, S-триггер, синхронный, имеет тактовый вход, вход установки в логическую «1» и вход установки в логический «0», элементы И, ИЛИ имеют два входа каждый, при этом пусковая шина соединена с первым вводом ПЛИС, выход генератора соединен со вторым вводом ПЛИС, входная шина соединена с третьим вводом ПЛИС, шина числа эталонных импульсов соединена поразрядно с группой четвертых вводов ПЛИС, шина числа входных импульсов соединена поразрядно с группой пятых вводов ПЛИС, первый ввод ПЛИС соединен внутри ПЛИС с информационным входом первого D-триггера, выход первого D-триггера соединен с информационным входом второго D-триггера, инверсный выход второго D-триггера соединен со вторым входом элемента И, выход элемента И соединен с входом установки в логическую «1» S-триггера, выход S-триггера соединен с входом разрешения счета счетчика эталонной частоты и с входом разрешения счета счетчика измеряемой частоты, разрядные выходы счетчика эталонной частоты соединены поразрядно с группой четвертых вводом ПЛИС внутри ПЛИС, выход переполнения счетчика эталонной частоты соединен с первым входом элемента ИЛИ, второй ввод ПЛИС соединен внутри ПЛИС с тактовым входом первого D-триггера и с тактовым входом второго D-триггера, с тактовым входом S-триггера, с тактовым входом счетчика эталонной частоты, третий ввод ПЛИС соединен внутри ПЛИС с тактовым входом счетчика измеряемой частоты, разрядные выходы которого соединены поразрядно с группой пятых вводом ПЛИС внутри ПЛИС, выход старшего разряда счетчика измеряемой частоты соединен со вторым входом элемента ИЛИ, выход которого соединен с входом установки в логический «0» S-триггера.

На чертеже представлена структурная схема блока.

Принятые обозначения на чертеже:

обозначения без позиционных номеров:

пусковая шина;

входная шина;

шина числа эталонных импульсов;

шина числа входных импульсов;

1 - генератор;

2 - программируемая логическая интегральная схема ПЛИС, в ПЛИС используются первый ввод, второй ввод, третий ввод, группа четвертых вводов, группа пятых вводов;

в ПЛИС 2 содержаться:

3 - первый D-триггер, синхронный, имеет тактовый вход «С», информационный вход «D»;

4 - второй D-триггер, синхронный, имеет тактовый вход «С», информационный вход «D»;

5 - элемент И, имеет два входа;

6 - S-триггер, синхронный, имеет тактовый вход «С», вход «S» установки в логическую «1», вход «R» установки в логический «0». Установка S-триггера в логическую «1» происходит по тактовому импульсу при условии присутствия уровня логической «1» на входе установки в логическую «1», установка в логический «0» происходит по тактовому импульсу при условии присутствия уровня логической «1» входе установки в логический «0»;

7 - счетчик эталонной частоты, многоразрядный, синхронный, имеет тактовый вход «С», вход «En» разрешения счета, выход «Cout» переполнения. Производит двоичный счет тактовых импульсов при условии присутствия уровня логической «1» на входе разрешения счета;

8 - счетчик измеряемой частоты, многоразрядный, синхронный, имеет тактовый вход «С», вход «En» разрешения счета. Производит двоичный счет входных импульсов при условии присутствия уровня логической «1» на входе разрешения счета;

9 - элемент ИЛИ, имеет два входа.

Блок измерения частоты следования импульсов содержит (см. чертеж) генератор 1, счетчик 7 эталонной частоты, счетчик 8 измеряемой частоты, первый D-триггер 3, элемент И 5, входную шину, шину числа эталонных импульсов, шину числа входных импульсов, пусковую шину, программируемую логическую интегральную схему (ПЛИС) 2, в которой спроектированы счетчик 7, счетчик 8, D-триггер 3, элемент И 5, второй D-триггер 4, S-триггер 6, элемент ИЛИ 9, пусковая шина соединена с первым вводом ПЛИС 2, выход генератора 1 соединен со вторым вводом ПЛИС 2, входная шина соединена с третьим вводом ПЛИС 2, шина числа эталонных импульсов соединена поразрядно с группой четвертых вводов ПЛИС 2, шина числа входных импульсов соединена поразрядно с группой пятых вводов ПЛИС 2, первый ввод ПЛИС 2 соединен внутри ПЛИС 2 с информационным входом D-триггера 3, выход D-триггера 3 соединен с информационным входом D-триггера 4 и с первым входом элемента И 5, инверсный выход D-триггера 4 соединен со вторым входом элемента И 5, выход элемента И 5 соединен с входом установки в лог. «1» S-триггера 6, выход S-триггера 6 соединен с входом разрешения счета счетчика 7 и с входом разрешения счета счетчика 8, разрядные выходы счетчика 7 соединены поразрядно с группой четвертых вводов ПЛИС 2 внутри ПЛИС 2, выход переполнения счетчика 7 соединен с первым входом элемента ИЛИ 9, второй ввод ПЛИС 2 соединен внутри ПЛИС 2 с тактовым входом D-триггера 3 и с тактовым входом D-триггера 4, с тактовым входом S-триггера 6, с тактовым входом счетчика 7, третий ввод ПЛИС 2 соединен внутри ПЛИС 2 с тактовым входом счетчика 8, разрядные выходы которого соединены поразрядно с группой пятых вводов ПЛИС 2 внутри ПЛИС 2, выход старшего разряда счетчика 8 соединен со вторым входом элемента ИЛИ 9, выход которого соединен с входом установки в лог. «0» S-триггера 6.

Генератор 1 служит для генерации высокостабильных эталонных импульсов (тактовых импульсов), которые поступают на второй ввод (тактовый) ПЛИС 2. Генератор 1 может быть выполнен, например, на микросхеме B525CEM3 100.000MHZ фирмы BFC (Brookdale Frequency Controls), которая генерирует прямоугольные импульсы в логических уровнях частотой 100МГц с относительной стабильностью 5×10^-6 .

Входная шина служит для приема входных импульсов измеряемой частоты электрического напряжения в логических уровнях.

Пусковая шина служит для приема пускового импульса электрического напряжения в логических уровнях, запускающего начало измерения.

Шина числа эталонных импульсов является выходной информационной шиной, на которой выставляется двоичный код числа эталонных импульсов из счетчика 7.

Шина числа входных импульсов является выходной информационной шиной, на которой выставляется двоичный код числа сосчитанных входных импульсов из счетчика 8.

Измеряемая частота равна эталонной частоте умноженной на число входных импульсов и деленной на число эталонных импульсов.

В ПЛИС 2 спроектированы с помощью программных средств первый D-триггер 3, второй D-триггер 4, элемент И 5, S-триггер 6, счетчик 7 эталонной частоты, счетчик 8 измеряемой частоты, элемент ИЛИ 9. В качестве ПЛИС 2 может быть использована, например, программируемая логическая интегральная схема EP3C16F484C6 семейства Cyclone III фирмы ALTERA, имеющая следующие ресурсы: 15,5 тыс. логических элементов, 20 выделенных тактовых линий синхронизации, четыре тактовых ввода, общее количество вводов 484. Максимальная частота переключения триггеров и счетчиков в ПЛИС 2 - 330 МГЦ. Программа конфигурирования ПЛИС 2 хранится, например, в микросхеме Flash памяти EPCS16SI8 фирмы ALTERA, содержащей 16 Кбит памяти (микросхема Flash памяти на чертеже не показана).

Первый D-триггер 3, элемент И 5, второй D-триггер 4 служат для привязки пускового импульса к тактовым импульсам генератора 1. На выходе элемента И 5 формируется импульс длительностью, равной периоду тактовых импульсов, фронт которого с небольшой задержкой совпадает с фронтом тактового импульса, следующего первым после фронта пускового импульса. Импульс на выходе элемента И 5 позволяет установить по пусковому импульсу S-триггер 6 в лог. «1» синхронно с тактовыми импульсами.

Импульс на выходе S-триггера 6 управляет счетчиком 7 и счетчиком 8 синхронно с тактовыми импульсами.

После достижения в счетчике 8 половины емкости (с целью обеспечения заданной точности измерения частоты) старший разряд счетчика 8 инициализирует синхронное прекращение счета периодов эталонной частоты в счетчике 7.

Генератор 1 установлен на общей печатной плате с помощью объемного монтажа, микросхема ПЛИС 2 установлена на общей печатной плате с помощью поверхностного монтажа. Входная шина, пусковая шина, шина числа эталонных импульсов, шина числа входных импульсов и соединение генератора 1 с ПЛИС 2 выполнены на общей печатной плате печатным способом. Общая печатная плата на чертеже не показана.

На чертеже не показано питание генератора 1 и ПЛИС 2.

Блок измерения частоты следования импульсов работает следующим образом. Описание приводится по чертежу.

Подразумевается, что питание на генератор 1 и ПЛИС 2 подано. Также подразумевается, что программа конфигурирования загружена в ПЛИС 2 из микросхемы Flash памяти.

В исходном состоянии D-триггер 3, D-триггер 4, S-триггер 6, счетчик 7, счетчик 8 обнулены (цепи обнуления на чертеже не показаны). На выходе D-триггера 3, S-триггера 6, на выходе переполнения счетчика 7, на выходе старшего разряда счетчика 8 установлен уровень лог. «0», на инверсном выходе D-триггера 4 установлен уровень лог. «1». Уровень лог. «0» с выхода D-триггера 3 через элемент И 5 поступает на вход установки в лог. «1» S-триггер 6 и запрещает установку S-триггера 6 в лог. «1» по тактовым импульсам. Уровень лог. «0» с выхода S-триггера 6 поступает на вход разрешения счета счетчика 7, на вход разрешения счета счетчика 8 и запрещает счет импульсов.

Импульсы генератора 1 поступают на второй ввод (тактовый) ПЛИС 2. Внутри ПЛИС 2 тактовые импульсы распространяются по выделенным тактовым линиям с одинаковой минимальной задержкой. Тактовые импульсы поступают на тактовый вход D-триггера 3, D-триггера 4, S-триггера 6, счетчика 7. Тактовые импульсы синхронизируют работу триггеров и счетчика внутри ПЛИС 2, исключая сбои на высокой тактовой частоте, когда сказываются задержки распространения импульсов внутри ПЛИС 2.

Входные импульсы измеряемой частоты поступают на третий ввод ПЛИС 2. Внутри ПЛИС 2 они поступают на тактовый вход счетчика 8.

До поступления пускового импульса на пусковую шину тактовые и входные импульсы не меняют исходное состояние счетчиков 7 и 8, так как на входе разрешения счета счетчика 7 и счетчика 8 установлен уровень лог. «0» с выхода S-триггера 6. Уровень лог. «0» на выходе S-триггера 6 удерживается до тех пор, пока лог. «0» присутствует на входе установки в лог. «1» S-триггера 6. На входе установки в лог. «1» S-триггера 6 лог. «0» установлен с выхода D-триггера 3 через элемент И 5.

В произвольный момент времени на пусковую шину поступает пусковой импульс лог. «1», инициализирующий начало измерения частоты входных импульсов. Пусковой импульс через первый ввод ПЛИС 2 поступает внутри ПЛИС 2 на информационный вход D-триггер 3. Первый тактовый импульс, пришедший первым на тактовый вход D-триггера 3 после фронта пускового импульса, то есть после перехода лог. «0» на лог. «1» на пусковой шине, записывает лог. «1» в D-триггер 3. На выходе D-триггера 3 происходит переход лог. «0» на лог. «1» с небольшой задержкой относительно фронта первого тактового импульса. Уровень лог. «1» с выхода D-триггера 3 поступает на информационный вход D-триггера 4 и на первый вход элемента И 5. Второй тактовый импульс после фронта пускового импульса записывает лог. «1» в D-триггер 4. На инверсном выходе D-триггера 4 происходит переход лог. «1» на лог. «0» с небольшой задержкой относительно фронта второго тактового импульса. Уровень лог. «0» с инверсного выхода D-триггера 4 поступает на второй вход элемента И 5. Элемент И 5 сравнивает по логике И логические уровни на первом и втором входе. Совпадение уровней лог. «1» происходит в интервале времени между фронтами первого и второго тактовых импульсов. На выходе элемента И 5 формируется импульс лог. «1» длительности, равной периоду тактовых импульсов, немного задержанный относительно фронтов первого и второго тактовых импульсов. Импульс с выхода элемента И 5 поступает на вход установки в лог. «1» (S-вход) S-триггера 6, разрешая установку S-триггера 6 в лог. «1». Второй тактовый импульс после фронта пускового импульса устанавливает S-триггер 6 в лог. «1», поскольку фронт второго тактового импульса находится в пределах длительности импульса на S-входе S-триггера 6 из-за небольшой задержки импульса в элементе И 5. Уровень лог. «1» с выхода S-триггер 6 с небольшой задержкой относительно фронта второго тактового импульса поступает на вход разрешения счета счетчика 7 и на вход разрешения счета счетчика 8. Уровень лог. «1» на входе разрешения счета разрешает счет тактовых импульсов в счетчике 7 и счет входных импульсов в счетчике 8. Счетчик 7 на каждом тактовом импульсе прибавляет единицу на разрядных выходах, начиная с третьего тактового импульса из-за задержки установки лог. «1» на выходе S-триггера 6. Время измерения начинается со второго тактового импульса, поскольку после фронта второго тактового импульса открываются счетчики 7 и 8. Счетчик 8 производит счет входных импульсов. Отмеченные небольшие задержки обусловлены задержками срабатывания триггеров в ПЛИС 2 и составляют менее 1 нс.

При достижении счетчиком 8 половины емкости на выходе старшего разряда счетчика 8 появляется уровень лог. «1», который через элемент ИЛИ 9 поступает на вход установки в лог. «0» (R-вход) S-триггера 6. Тактовый импульс, поступивший первым на тактовый вход S-триггера 6 после установки лог. «1» на R-входе S-триггера 6, устанавливает S-триггер 6 в лог. «0» с небольшой задержкой. Тактовый импульс, который устанавливает S-триггер 6 в лог. «0», прибавляет единицу на разрядных выходах счетчика 7. Уровень лог. «0» с выхода S-триггера 6 поступает на вход разрешения счета счетчика 7 и на вход разрешения счета счетчика 8. Счет импульсов в счетчике 7 и в счетчике 8 прекращается. Происходит окончание измерения. В счетчике 7 сохраняется код числа эталонных импульсов, в счетчике 8 сохраняется код числа сосчитанный входных импульсов. Окончание измерения и счет числа эталонных импульсов происходят синхронно по одному и тому же тактовому импульсу. Число эталонных импульсов надежно связано с окончанием измерения и является достоверным.

Время измерения равно длительности удержания лог. «1» на выходе S-триггера 6. Уровень лог. «1» на выходе S-триггера 6 устанавливается по фронту тактового импульса после фронта пускового импульса и сбрасывается в лог. «0» по фронту тактового импульса после достижения счетчиком 8 половины емкости. Код на разрядных выходах счетчика 7 равен целому числу периодов эталонной частоты.

В случае высокой частоты входных импульсов, счет которых до половины емкости счетчика 8 происходит в течение одного периода эталонной частоты, код числа эталонных импульсов в счетчике 7 будет равен единице. В этом случае по фронту второго тактового импульса счетчик 7 откроется, а по фронту третьего тактового импульса закроется. По фронту третьего тактового импульса счетчик 7 прибавит единицу на разрядных выходах.

В случае низкой частоты входных импульсов переполнение счетчика 7 возникает раньше набора половины емкости счетчиком 8. В этом случае на всех разрядных выходах счетчика 7 устанавливается лог. «1», а на выходе переполнения счетчика 7 появляется импульс лог. «1», который проходит через элемент ИЛИ 9 на R-вход S-триггера 6. Уровень лог. «1» на R-входе разрешает следующему тактовому импульсу установить S-триггер 6 в лог. «0». Следующий тактовый импульс устанавливает лог. «0» на выходе S-триггера 6 и на всех разрядных выходах счетчика 7. Уровень лог. «0» с выхода S-триггера 6 поступает на вход разрешения счета счетчика 7 и запрещает счет импульсов в счетчике 7. Счетчик 7 останавливается в состоянии лог. «0» на всех разрядных выходах. Уровень лог. «0» на всех разрядных выходах счетчика 7 свидетельствует о невозможности достичь заданной точности измерения входной частоты даже за максимальное время измерения.

Код числа эталонных импульсов на разрядных выходах счетчика 7 через группу четвертых вводов ПЛИС 2 поразрядно поступает на шину числа эталонных импульсов. Код числа входных импульсов на разрядных выходах счетчика 8 через группу пятых вводов ПЛИС 2 поразрядно поступает на шину числа входных импульсов. Измеренная частота следования входных импульсов в блоке равна частоте генератора 1, умноженной на число входных импульсов (код счетчика 8) и деленной на число эталонных импульсов (код счетчика 7).

Данные на шине числа эталонных импульсов и окончание измерения синхронизированы, поскольку окончание счета числа эталонных импульсов в счетчике 7 и сброс S-триггера 6 в лог. «0» происходят синхронно по тактовому импульсу. Код в счетчике 7 эталонной частоты достоверен с высокой надежностью. Надежность измерения частоты следования импульсов повышена.

Таким образом, достигается заявленный технический результат, а именно: повышение надежности измерения частоты, благодаря введению синхронизации выходных данных и окончания измерения.

Источники информации

1. Патент RU 2054681 C1, МПК G01R 21/10, 20.02.1996.

Claims

Блок измерения частоты следования импульсов, содержащий генератор, счетчик эталонной частоты, счетчик измеряемой частоты, первый D-триггер, элемент И, входную шину, шину числа эталонных импульсов, шину числа входных импульсов, причем выход первого D-триггера соединен с первым входом элемента И, отличающийся тем, что дополнительно содержит пусковую шину и программируемую логическую интегральную схему (ПЛИС), в которой спроектированы счетчик эталонной частоты, счетчик измеряемой частоты, первый D-триггер, элемент И, в ПЛИС дополнительно спроектированы второй D-триггер, S-триггер, элемент ИЛИ, при этом счетчик эталонной частоты и счетчик измеряемой частоты, синхронные, многоразрядные, имеют тактовый вход и вход разрешения счета, счетчик эталонной частоты имеет выход переполнения, первый и второй D-триггеры, синхронные, имеют тактовый вход и информационный вход, S-триггер, синхронный, имеет тактовый вход, вход установки в логическую «1» и вход установки в логический «0», элементы И, ИЛИ имеют два входа каждый, при этом пусковая шина соединена с первым вводом ПЛИС, выход генератора соединен со вторым вводом ПЛИС, входная шина соединена с третьим вводом ПЛИС, шина числа эталонных импульсов соединена поразрядно с группой четвертых вводов ПЛИС, шина числа входных импульсов соединена поразрядно с группой пятых вводов ПЛИС, первый ввод ПЛИС соединен внутри ПЛИС с информационным входом первого D-триггера, выход первого D-триггера соединен с информационным входом второго D-триггера, инверсный выход второго D-триггера соединен со вторым входом элемента И, выход элемента И соединен с входом установки в логическую «1» S-триггера, выход S-триггера соединен с входом разрешения счета счетчика эталонной частоты и с входом разрешения счета счетчика измеряемой частоты, разрядные выходы счетчика эталонной частоты соединены поразрядно с группой четвертых вводом ПЛИС внутри ПЛИС, выход переполнения счетчика эталонной частоты соединен с первым входом элемента ИЛИ, второй ввод ПЛИС соединен внутри ПЛИС с тактовым входом первого D-триггера и с тактовым входом второго D-триггера, с тактовым входом S-триггера, с тактовым входом счетчика эталонной частоты, третий ввод ПЛИС соединен внутри ПЛИС с тактовым входом счетчика измеряемой частоты, разрядные выходы которого соединены поразрядно с группой пятых вводом ПЛИС внутри ПЛИС, выход старшего разряда счетчика измеряемой частоты соединен со вторым входом элемента ИЛИ, выход которого соединен с входом установки в логический «0» S-триггера.