RU2064190C1 - Устройство подавления многокомпонентных помех - Google Patents
Устройство подавления многокомпонентных помех Download PDFInfo
- Publication number
- RU2064190C1 RU2064190C1 RU93031276A RU93031276A RU2064190C1 RU 2064190 C1 RU2064190 C1 RU 2064190C1 RU 93031276 A RU93031276 A RU 93031276A RU 93031276 A RU93031276 A RU 93031276A RU 2064190 C1 RU2064190 C1 RU 2064190C1
- Authority
- RU
- Russia
- Prior art keywords
- pair
- inputs
- block
- unit
- outputs
- Prior art date
Links
Images
Landscapes
- Noise Elimination (AREA)
Abstract
Использование: системы управления воздушным движением в гражданском авиации. Сущность изобретения: устройство подавления многокомпонентных помех содержит два блока задержки, два блока перемножения, два блока суммирования, один блок оценки параметров помех, один блок весовых коэффициентов, один блок памяти, один блок умножениями, N-2 дополнительных блоков задержки,М-1 дополнительных блоков памяти, N-2 дополнительных блоков перемножения, один блок вычитания, N-1 дополнительных запоминающих блоков, М-1 дополнительных блоков умножения, один синхронизатор, что позволяет повысить эффективность обработки радиолокационных сигналов на фоне многокомпонентных корреляционных помех с априорно неизвестными параметрами за счет подавления трехкомпонентной пассивной помехи. 6 з.п. ф-лы, 16 ил.
Description
Изобретение относится к радиолокации может быть использовано в системах управления воздушным движением в гражданской авиации.
Известно устройство когерентной адаптивной обработки радиолокационных сигналов (1), содержащее два блока задержки, блок вычитания, блок весовых коэффициентов, блок перемножения, блок суммирования. Однако это устройство не обеспечивает высокой помехозащищенности на фоне многокомпонентных пассивных помех с неизвестными параметрами. Существенным недостатком известного устройства является низкая помехозащищенность во всем доплеровском диапазоне из-за несогласованности амплитудно-частотной характеристики (АЧХ) устройства обработки сигналов с энергетическим спектром многокомпонентной помехи ввиду адаптации известного устройства обработки к параметрам одной частотной компоненты пассивной помехи.
Наиболее близким к данному изобретению является устройство подавления двухкомпонентной пассивной помехи (2) выбранное в качестве прототипа.
Недостатком известного устройства является невозможность достаточно полного и одновременного учета параметров трех, четырех и более компонент многокомпонентной пассивной помехи. Это обуславливает появление значительных остатков режекции на выходе известного устройства при увеличении количества компонент (за счет неспособности одновременно оценки параметров более двух компонент). Эти факторы приводят к недостаточной эффективности обработки радиолокационных сигналов на фоне многокомпонентных пассивных помех.
Целью изобретения является повышение эффективности обработки радиолокационных сигналов на фоне многокомпонентных коррелированных помех с априорно неизвестными параметрами.
На фиг. 1 представлена структурная электрическая схема устройства подавления многокомпонентных помех; на фиг. 2 представлена структурная электрическая схема блока задержки, дополнительного блока задержки, дополнительного запоминающего блока; на фиг. 3 представлена структурная электрическая схема блока перемножения, блока умножения, дополнительного блока перемножения, дополнительного блока умножения; на фиг. 4 представлена структурная электрическая схема первого блока суммирования, второго блока суммирования, блока суммирования; на фиг. 5 представлена структурная электрическая схема блока оценки параметров помех; на фиг. 6 представлена структурная электрическая схема блока весовых коэффициентов; на фиг. 7 представлена структурная электрическая схема блока памяти, дополнительного блока памяти; на фиг. 8 представлена структурная электрическая схема синхрогенератора; на фиг. 9 представлена структурная электрическая схема блока вычитания; на фиг. 10 представлена структурная электрическая схема блока оценки коэффициента корреляции; на фиг. 11 представлена структурная электрическая схема блока нормировки; на фиг. 12 представлена структурная электрическая схема блока комплексно-сопряженного умножения; на фиг. 13 представлена структурная электрическая схема блока оценки мощности; на фиг. 14 представлена структурная электрическая схема линейки постоянного запоминающего устройства; на фиг. 15 представлены зависимости коэффициентов подавления помехи от относительной мощности третьей компоненты помехи для предлагаемого устройства и для прототипа; на фиг. 16 представлены зависимости коэффициентов подавления помехи от относительной скорости третьей компоненты помехи для предлагаемого устройства и для прототипа.
Устройство подавления многокомпонентных помех работает следующим образом. Пачка когерентных радиоимульсов, поступающая на вход приемного устройства радиолокационной станции, прошедшая каскады усиления и демодулированная в фазовых детекторах каждого из двух квадратурных каналов, через аналого-цифровые преобразователи в виде цифровых отсчетов Xn подается на входы заявляемого устройства, которыми служит пара входов первого блока 1 задержки. Сигнал Х последовательно проходит через два блока 1 задержки и (N-2) дополнительных блоков 10 задержки (фиг. 1), которые образуют линию задержки.
Каждый из блоков 1 задержки и дополнительных блоков 10 задержки ( фиг. 2) включает в себя два параллельно включенных оперативных запоминающих устройства (ОЗУ) 16. Каждое ОЗУ 16 предназначено для хранения цифровых отсчетов колец дальности одного квадратурного канала в течение периода повторения зондирующих импульсов Т. Организация ОЗУ 16 соответствует принципу FILO (первым вошел - последним вышел). Емкость ОЗУ обусловлена количеством колец дальности радиолокационной станции (РЛС) и разрядностью каждого отсчета h
V=Lh
Сигналы со входа линии задержки поступают на первые входы второго блока 4 суммирования (фиг. 1).
V=Lh
Сигналы со входа линии задержки поступают на первые входы второго блока 4 суммирования (фиг. 1).
Второй блок 4 суммирования (фиг. 4) включает в себя два многовходовых сумматора 18. Первый сумматор 18 производит сложение сигналов с первых квадратур (N + 1) пар входов второго блока 4 суммирования. Второй сумматор 18 производит сложение сигналов со вторых квадратур ( N+1) пар входов второго блока 4 суммирования.
Сигналы с выходов каждого блока 1 задержки (фиг. 1) поступают через соответствующий блок 2 перемножения на второй блок 4 суммирования.
Блок 2 перемножения (фиг. 3) включает в себя четыре умножителя 17, сумматор 18 и вычитатель 19. Блок 2 перемножения реализует умножение первого ( А1 + В1) и второго ( A2 + B2) комплексных чисел:
(A1 + JB1) (A2 + JB2) A1A2 - B1B2 + J (A2B1 + A1B2)
Причем первое комплексное число (А1 + В1) представляет собой первую А1 и вторую В1 квадратуры сигнала Хn. Второе комплексное число (A2 +JB2) представляет собой первую A2 и вторую В2 квадратуры соответствующего весового коэффициента, поступающего на вторые входы блока 2 перемножения. При этом сигналы А1, A2 первых квадратур входов блока 2 перемножения поступают на входы первого умножителя 17, формирующего произведение A1A2. Сигналы В1, B2 вторых квадратур входов блока 2 перемножения поступают на входы второго умножителя 17, формирующего произведение B1B2. Сигналы A2 первой квадратуры второго квадратурного входа блока 2 перемножения и B1 второй квадратуры первого квадратурного входа блока 2 перемножения поступают на входы третьего умножителя 17, формирующего произведение A2B1. Сигналы А1 первой квадратуры первого квадратурного входа блока 2 перемножения и В2 второй квадратуры второго квадратурного входа блока 2 перемножения поступают на входы четвертого умножителя 17, формирующего произведение A1B2. Выходные сигналы (A1A2) первого умножителя 17 и (B1B2) второго умножителя 17 поступают на входы вычитателя 19, формирующего разность ( A1A2 B1B2). Выходные сигналы (A2B1) третьего умножителя 17 и (А1В2) четвертого умножителя 17 поступают на входы двухвходового сумматора 18, формирующего сумму (A2B1 + A1B2). Выходной сигнал вычитателя 19 является первой квадратурой выходного квадратурного сигнала блока 2 перемножения. Выходной сигнал сумматора 18 является второй квадратурой выходного квадратурного сигнала блока 2 перемножения.
(A1 + JB1) (A2 + JB2) A1A2 - B1B2 + J (A2B1 + A1B2)
Причем первое комплексное число (А1 + В1) представляет собой первую А1 и вторую В1 квадратуры сигнала Хn. Второе комплексное число (A2 +JB2) представляет собой первую A2 и вторую В2 квадратуры соответствующего весового коэффициента, поступающего на вторые входы блока 2 перемножения. При этом сигналы А1, A2 первых квадратур входов блока 2 перемножения поступают на входы первого умножителя 17, формирующего произведение A1A2. Сигналы В1, B2 вторых квадратур входов блока 2 перемножения поступают на входы второго умножителя 17, формирующего произведение B1B2. Сигналы A2 первой квадратуры второго квадратурного входа блока 2 перемножения и B1 второй квадратуры первого квадратурного входа блока 2 перемножения поступают на входы третьего умножителя 17, формирующего произведение A2B1. Сигналы А1 первой квадратуры первого квадратурного входа блока 2 перемножения и В2 второй квадратуры второго квадратурного входа блока 2 перемножения поступают на входы четвертого умножителя 17, формирующего произведение A1B2. Выходные сигналы (A1A2) первого умножителя 17 и (B1B2) второго умножителя 17 поступают на входы вычитателя 19, формирующего разность ( A1A2 B1B2). Выходные сигналы (A2B1) третьего умножителя 17 и (А1В2) четвертого умножителя 17 поступают на входы двухвходового сумматора 18, формирующего сумму (A2B1 + A1B2). Выходной сигнал вычитателя 19 является первой квадратурой выходного квадратурного сигнала блока 2 перемножения. Выходной сигнал сумматора 18 является второй квадратурой выходного квадратурного сигнала блока 2 перемножения.
Сигналы с выходов каждого дополнительного блока 10 задержки (фиг. 1) поступают через соответствующий дополнительны блок 12 перемножения на соответствующие дополнительно введенные входы второго блока 4 суммирования, пара выходов которого являются выходами устройства подавления многокомпонентных помех.
Дополнительный блок 12 перемножения аналогичен по структуре и принципу действия блоку 2 перемножения (фиг. 3).
Талии образом, на линии из 2-х блоков 1 задержки и (N-2) дополнительных блоков 10 задержки (фиг. 1), 2-х блоках 2 перемножения и (N-2) дополнительных блоков 12 перемножения, втором блоке 4 суммирования реализован нерекурсивный режекторный фильтр N-го порядка (1) Данный фильтр производит обеление коррелированных помех.
Комплексные коэффициенты весового вектора-столбца W нерекурсивного обеляющего фильтра поступают с выходов блока 6 весовых коэффициентов на вторые пары входов блоков 2 перемножения и дополнительных блоков 12 перемножения.
Блок 6 весовых коэффициентов (фиг. 6) содержит (2N + 1) логических элементов И 22. На первый вход первого логического элемента 22 И поступают синхроимпульсы со входа "а" блока 6 весовых коэффициентов. На второй вход первого логического элемента И 22 поступают сигналы обнуления со входа "б" блока 6 весовых коэффициентов. На первые входы последующих 2Nh логических элементов И 22 поступают сигналы с выхода первого логического элемента И 22. На второй вход каждого из 2Nh логических элементов И 22 поступает соответствующий разряд соответствующей квадратуры соответствующего квадратурного входа блока 6 весовых коэффициентов. Сигналы с выхода каждого из 2Nh логических элементов И 22 поступают на соответствующий разряд соответствующей квадратуры соответствующего квадратурного выхода блока 6 весовых коэффициентов. Фактически осуществляется коммутация N входов блока 6 весовых коэффициентов с его N выходами в момент одновременного прихода синхроимпульса и сигнала обнуления.
Нормированную мощность Р на выходе нерекурсивного режекторного фильтра (фиг. 1) можно оценить по формуле ( 4):
P WT*R W / WT*W, где:
R комплексная корреляционная матрица входного процесса;
T знак транспортирования;
* знак комплексного сопряжения.
P WT*R W / WT*W, где:
R комплексная корреляционная матрица входного процесса;
T знак транспортирования;
* знак комплексного сопряжения.
Для максимизации коэффициента К подавления помехи, определяемого как К I/P, оценивается матрица R и на основе этой оценки формируется вектор W, представляющий собой первый вектор-столбец обратной корреляционной матрицы G входного процесса. Процедура формирования обратной матрицы сопряжена с большими вычислительными сложностями. Существенно упростить задачу адаптивного подавления помех позволяет применения рекурсивного обеляющего фильтра, использующего в качестве вектора V весовых коэффициентов первый вектор-столбец матрицы R, т. е. нормированную автокорреляционную последовательность (АКП) входного процесса [4] Однако зоны прозрачности для сигнала рекурсивного обеляющего фильтра небольшого порядка сильно заужены [4] что снижает эффективность применения рекурсивных режекторных фильтров на коротких пачках в условиях воздействия характерных для радиолокации узкополосных коррелированных помех. Нерекурсивный фильтр ограниченного порядка (N < 10) более эффективен для подавления таких помех, т.к. имеет широкие зоны прозрачности для сигнала и узкие зоны режекции. Избежать вычислительные сложности формирования весового вектора W нерекурсивного режекторного фильтра позволяет подход, реализованный в заявляемом устройстве. На первом этапе в блоке 5 оценки параметров помех (фиг. 5) производится формирование весового вектора V рекурсивного обеляющего фильтра М-го порядка, т.е. вычисление М коэффициентов нормированной АКП входного процесса. Для этого в блоках 20 оценки коэффициентов корреляции определяются М ненормированных значений коэффициентов АКЦ по алгоритму:
где Xn n-й входной отсчет,
Sn n-й ненормированный коэффициент АКП.
где Xn n-й входной отсчет,
Sn n-й ненормированный коэффициент АКП.
Затем в блоке 21 нормировки по формуле ( 1 ) оценивается мощность входного процесса S0 и формируется М нормирующих множителей, каждый из которых с соответствующего выхода блока 21 нормировки поступает на нормирующий вход соответствующего блока 20 оценки коэффициета корреляции. Коэффициенты Rj нормированной АКП вычисляются по алгоритму:
В результате на выходах блока 5 оценки параметров помех формируются комплексные коэффициенты весового вектора V.
В результате на выходах блока 5 оценки параметров помех формируются комплексные коэффициенты весового вектора V.
Сигналы с i-й пары входов блока 5 оценки параметров помех поступают на ( 2i 1)-ю пару входов каждого блока 20 оценки коэффициента корреляции. Сигналы с i-й пары входов блока 5 оценки параметров помех, начиная с (j + 1)-й пары поступают на 2(i j)-ую пару входов j-го блока 20 оценки коэффициента корреляции. Сигналы с соответствующего выхода блока 21 нормировки поступают на нормирующий вход соответствующего блока 20 оценки коэффициента корреляции. Сигналы со входов блока 5 оценки параметров помех поступают на входы блока 21 нормировки. Выходные сигналы блоков 20 оценки коэффициента корреляции представляют собой коэффициенты нормированной АКП входного процесса.
Блок 20 оценки коэффициента корреляции (фиг. 10) включает в себя (N j + 1) блоков 29 комплексно сопряженного умножения, блок 30 суммирования и два делителя 31. Причем i-й блок 29 комплексно сопряженного умножения i-го блока 20 оценки коэффициента корреляции формирует ненормированную оценку мгновенного значения i-го коэффициента корреляции Ui,j по алгоритму:
ui,j= X(i-j)X
Блок 29 комплексно сопряженного умножения (фиг. 12) состоит из четырех умножителей 17, сумматора 18 и вычитатели 19. Блок 29 комплексно сопряженного умножения реализует умножение первого (А1 + jB1) и второго комплексно сопряженного (A2 jB2) комплексных чисел:
(A1 + JB1) (A2 JB2) A1A2 + B1B2 + J(A2B1 A1B2)
При этом сигналы А1, A2 первых квадратур входов блока 29 комплексно сопряженного умножения поступают на входы первого умножителя 17, формирующего произведение A1A2. Сигналы В1, В2 вторых квадратур входов блока 29 комплексно сопряженного умножения поступают на входы второго умножителя 17, формирующего произведение В1В2. Сигналы А2 первой квадратуры второго квадратурного входа блока 29 комплексно сопряженного умножения и В1 второй квадратуры первого квадратурного входа блока 29 комплексно сопряженного умножения В1 второй квадратуры первого квадратурного входа блока 29 комплексно сопряженного умножения поступают на входы третьего умножителя 17, формирующего произведение A2B1. Сигналы А1 первой квадратуры первого квадратурного входа блока 29 комплексно сопряженного умножения и B2 второй квадратуры второго квадратурного входа блока 29 комплексно сопряженного умножения поступают на входы четвертого умножителя 17, формирующего произведение A1B2. Выходные сигналы (А1A2) первого умножителя 17 и (B1B2) второго умножителя 17 поступают на входы двухвходового сумматора 18, формирующего сумму (A1A2 + B1B2). Выходные сигналы (A2B1) третьего умножителя 17 и (А1В2) четвертого умножителя 17 поступают на входы вычитателя 18, формирующего разность (A2B1 A1B2). Выходной сигнал сумматора 18 является пeрвой квадратурой выходного квадратурного сигнала блока 29 комплексно сопряженного умножения. Выходной сигнал вычитателя 19 является второй квадратурой выходного квадратурного сигнала блока 29 комплексно сопряженного умножения.
ui,j= X(i-j)X
Блок 29 комплексно сопряженного умножения (фиг. 12) состоит из четырех умножителей 17, сумматора 18 и вычитатели 19. Блок 29 комплексно сопряженного умножения реализует умножение первого (А1 + jB1) и второго комплексно сопряженного (A2 jB2) комплексных чисел:
(A1 + JB1) (A2 JB2) A1A2 + B1B2 + J(A2B1 A1B2)
При этом сигналы А1, A2 первых квадратур входов блока 29 комплексно сопряженного умножения поступают на входы первого умножителя 17, формирующего произведение A1A2. Сигналы В1, В2 вторых квадратур входов блока 29 комплексно сопряженного умножения поступают на входы второго умножителя 17, формирующего произведение В1В2. Сигналы А2 первой квадратуры второго квадратурного входа блока 29 комплексно сопряженного умножения и В1 второй квадратуры первого квадратурного входа блока 29 комплексно сопряженного умножения В1 второй квадратуры первого квадратурного входа блока 29 комплексно сопряженного умножения поступают на входы третьего умножителя 17, формирующего произведение A2B1. Сигналы А1 первой квадратуры первого квадратурного входа блока 29 комплексно сопряженного умножения и B2 второй квадратуры второго квадратурного входа блока 29 комплексно сопряженного умножения поступают на входы четвертого умножителя 17, формирующего произведение A1B2. Выходные сигналы (А1A2) первого умножителя 17 и (B1B2) второго умножителя 17 поступают на входы двухвходового сумматора 18, формирующего сумму (A1A2 + B1B2). Выходные сигналы (A2B1) третьего умножителя 17 и (А1В2) четвертого умножителя 17 поступают на входы вычитателя 18, формирующего разность (A2B1 A1B2). Выходной сигнал сумматора 18 является пeрвой квадратурой выходного квадратурного сигнала блока 29 комплексно сопряженного умножения. Выходной сигнал вычитателя 19 является второй квадратурой выходного квадратурного сигнала блока 29 комплексно сопряженного умножения.
Блок 30 суммирования аналогичен по структуре и принципу работы второму блоку 4 суммирования (фиг. 4). Блок 30 суммирования j-го блока 20 оценки коэффициента корреляции (фиг. 10) формирует j-й ненормированный коэффициент корреляции по алгоритму:
Таким образом, блоки 29 комплeксно сопряженного умножения и блок 30 суммирования, реализующие алгоритмы (3, 4), осуществляют оценку Sj согласно ( 1 ).
Таким образом, блоки 29 комплeксно сопряженного умножения и блок 30 суммирования, реализующие алгоритмы (3, 4), осуществляют оценку Sj согласно ( 1 ).
Формирование j-го коэффициента нормированной АКП по ( 1 ) осуществляется парой делителей 31. На первый вход первого делителя 31 поступает первая квадратура выходного квадратурного сигнала блока 30 суммирования. На первый вход второго делителя 31 поступает вторая квадратура выходного квадратурного сигнала блока 30 суммирования. На вторые входы первого и второго делителей 31 с нормирующего входа блока 20 оценки коэффициента корреляции поступает нормирующий коэффициент.
Формирование нормирующего коэффициента происходит в блоке 21 нормировки (фиг. 11).
Блок 21 нормировки включает в себя (N+ 1) блоков 32 оценки мощности, сумматор 18, линейку 33 постоянного запоминающего устpойства (ПЗУ) М умножителей 17. Сигналы с каждого из (N + 1) квадратурных входов блока 21 нормировки поступают на соответствующий блок 32 оценки мощности. Каждый блок 32 оценки мощности осуществляет оценку мгновенного значения мощности входового процесса Нi по алгоритму
Hi= A +B (5)
Блок 32 оценки мощности (фиг. 13) состоит из двух умножителей 17 и двувходового сумматора 18. На первый и второй входы первого умножителя 17 поступают сигналы с первой квадратуры квадратурного входа блока 32 оценки мощности. С выхода первого умножителя 17 величина Аi поступает на первый вход сумматора 18. Сигналы второй квадратуры квадратурного входа блока 32 оценки мощности поступают на входы второго умножителя 17, с выхода которого величина В подается на второй вход сумматора 18. На выходе сумматора 18 формируется мгновенная мощность входного процесса Нi, по алгоритму ( 5 ). Сигналы с выходов (N+1) блоков 32 оценки мощности (фиг. 11) поступают на входы многовходового сумматора 18, реализующего алгоритм ( 1 ) оценки ненормированной мощности входного процесса. С выхода сумматора 18 величина S0 поступает на первые входы каждого из М умножителей 17, которые осуществляют формирование М нормирующих коэффициентов S0(N + 1)/(N j + 1) Для этого на второй вход j-го умножителя 17 поступает величина (N + 1)/(N - j + 1)с соответствующего выхода линейки 33 ПЗУ.
Hi= A
Блок 32 оценки мощности (фиг. 13) состоит из двух умножителей 17 и двувходового сумматора 18. На первый и второй входы первого умножителя 17 поступают сигналы с первой квадратуры квадратурного входа блока 32 оценки мощности. С выхода первого умножителя 17 величина Аi поступает на первый вход сумматора 18. Сигналы второй квадратуры квадратурного входа блока 32 оценки мощности поступают на входы второго умножителя 17, с выхода которого величина В подается на второй вход сумматора 18. На выходе сумматора 18 формируется мгновенная мощность входного процесса Нi, по алгоритму ( 5 ). Сигналы с выходов (N+1) блоков 32 оценки мощности (фиг. 11) поступают на входы многовходового сумматора 18, реализующего алгоритм ( 1 ) оценки ненормированной мощности входного процесса. С выхода сумматора 18 величина S0 поступает на первые входы каждого из М умножителей 17, которые осуществляют формирование М нормирующих коэффициентов S0(N + 1)/(N j + 1) Для этого на второй вход j-го умножителя 17 поступает величина (N + 1)/(N - j + 1)с соответствующего выхода линейки 33 ПЗУ.
Таким образом, на выходе каждого умножителя 17 формируется выходной нормирующий сигнал S0(N + 1)/(N j +1) блока 21 нормировки.
Линейка 33 ПЗУ (фиг. 14) включает в себя М ячеек 34 ПЗУ, причем в j-й ячейке 34 ПЗУ хранится множитель (N + 1)/(N j +1),поступающий в момент прихода синхронизирующего импульса на вход "а" линейки 33 ПЗУ.
На втором этапе комплексные коэффициенты весового вектора поступают на рекурсивный обеляющий фильтр М-го порядка (фиг. 1). Данный фильтр реализован на линии блоков памяти, состоящий из блока 7 памяти и (М 1) дополнительных блоков 11 памяти, блоке 8 умножения, ( М 1 ) дополнительных блоках 15 умножения, блоке 13 вычитания, первом блоке 3 суммирования, на первую пару входов которого через блок умножения поступают сигналы с выходов блока 7 памяти, на каждую следующую пару входов первого блока 3 суммирования через соответствующий дополнительный блок 15 умножения поступают сигналы с выходов соответствующего дополнительного блока 11 памяти. Причем первый блок 3 суммирования аналогичен по структуре и принципу действия второму блоку 4 суммирования ( фиг. 4).
Первый коэффициент вектора V (фиг. 1) поступает на вторые входы блока 8 умножения, каждый из последующих (М-1) коэффициентов вектора поступает на вторые входы соответствующего дополнительного блока 15 умножения, сигналы с выходов блока 3 суммирования поступают через блок 13 вычитания на входы линии блоков памяти. Выходные сигналы блока 13 вычитания являются выходными сигналами данного рекурсивного обеляющего фильтра.
Блок 7 памяти (фиг. 7) включает в себя два ОЗУ 23 со сбросом и элемент И 22. Причем каждое ОЗУ 23 со сбросом предназначено для хранения одной квадратуры сигналов рекурсивного обеляющего фильтра. В момент одновременного прихода синхроимпульса со входа "а" блока 7 памяти и сигнала обнуления со входа "б" происходит сброс (обнуление) ячеек ОЗУ 23 со сбросом.
Блок 13 вычитания (фиг. 9) состоит из двух вычитателей 19, двух нулевых ячеек 26 ПЗУ, первой ячейки 27 ПЗУ, логического элемента И 22, схемы 28 неравнозначности. До поступления сигнала обнуления со входа "б" блок 13 вычитания выступает в роли вычитателя на выходе рекурсивного фильтра. Для этого на пару вычитателей 19, каждый из которых производит вычитание соответствующей квадратурной составляющей, с выходов нулевых ячеек ПЗУ 26 поступают нулевые сигналы, что обеспечивает инверсию знаков сигналов каждой квадратуры. В момент прихода сигнала обнуления на первую квадратурную составляющую квадратурного выхода блока 13 вычитания поступает единица, вызванная из первой ячейки ПЗУ 27. Схема 28 неравнозначности исключает возможность одновременного вызова нуля и единицы из нулевой 26 и первой 27 ячеек ПЗУ.
В последующие (N+ 1) периодов t синхроимпульсов инициализированный рекурсивный фильтр, возбуженный единичным импульсным воздействием, формирует на своем выходе отклик, соответствующий первым (N + 1) отсчетам импульсной характеристики обеляющего нерекурсивного фильтра.
Импульс обнуления поступает с выхода "б" синхрогенератора 9. Синхрогенератор 9 (фиг. 8) включает в себя генератор 24 синхроимпульсов, делитель 25 частоты. Причем генератор 24 синхроимпульсов формирует на своем выходе последовательность синхроимпульсов с периодом t. С выхода генератора 24 синхроимпульсов данная последовательность поступает на выход "а" синхрогенератора 9 и на вход делителя 25 частоты. Делитель 25 частоты осуществляет выделение каждого (N + 1)-го синхроимпульса и формирует на выходе "б" синхрогенератора 9 последовательность сигналов обнуления с периодом Nt.
Таким образом, на основе оценки нормированной АКП формируется обеляющий рекурсивный фильтр М-го порядка (фиг. 1), а затем используются его первые N+1 коэффициентов импульсной характеристики в качестве весовых коэффициентов нерекурсивного режекторного фильтра, обрабатывающего входную последовательность. Вычисление импульсной характеристики рекурсивного фильтра осуществляется путем подачи на вход рекурсивного фильтра единичного импульса и последующего запоминания (N + 1) первых импульсов его отклика в дополнительных запоминающих блоках 14. Дополнительные запоминающие блоки 14 (фиг. 2) аналогичны по структуре и принципу действия блокам 1 задержки.
С выходов дополнительных запоминающих блоков 14 через блок 6 весовых коэффициентов коэффициенты импульсной характеристики поступают в качестве весовых коэффициентов на нерекурсивный фильтр обработки (фиг. 1). Блок 6 весовых коэффициентов обеспечивает одновременную подачу весовых коэффициентов нерекурсивного фильтра в момент прихода импульса обнуления. С его поступлением заявляемое устройство начинает очередной такт работы длительностью Nt, т. е. производит на счет следующего набора из N весовых коэффициентов нерекурсивного фильтра на основе вновь сформированной АКП, которая содержит информацию об изменяющейся помеховой обстановке. Импульс обнуления производит сброс ОЗУ 23 со сбросом блока 7 памяти и дополнительных блоков 11 памяти рекурсивного фильтра и подает на его вход единичный импульс, что обеспечивает следующий такт на счета импульсной характеристики рекурсивного фильтра.
Преимущества в эффективности предложенного устройства подавления многокомпонентных помех по сравнению с прототипом проиллюстрированы зависимостями коэффициента подавления помехи К от относительной мощности третьей компоненты помехи Р3 (фиг. 15) и от относительной скорости третьей компоненты помехи Φ3 (фиг. 16). Эти зависимости построены по результатам расчета подавления трехкомпонентной пассивной помехи с эффективной шириной спектра каждой компоненты, относительной скоростью первой компоненты Φ1= 0, второй компоненты Φ2= 0,4, относительной мощностью первой компоненты P1 1, второй компоненты P2 1, число обусловленности корреляционной матрицы входного процесса было принято равным 10-6, М 5, N 6, причем для первой зависимости (фиг. 15) величина относительной скорости третьей компоненты принята равной Φ3= 1, а для второй зависимости (фиг. 16) величина относительной мощности третьей компоненты принята равной Р3 1.
Выигрыш в эффективности состоит в том, что при изменяющейся относительной мощности третьей компоненты Р3 коэффициент подавления помехи для предложенного устройства K2 выше, чем коэффициент подавления помехи для прототипа К1. Например, при относительной мощности третьей компоненты Р3 0,5 К1 1,48 дБ, а K2 6,66 дБ, что обеспечивает выигрыш в коэффициенте подавления помехи от оптимальной скорости (Φ3= 0,8) К1 0,79 дБ, а К2 4,11 дБ, что обеспечивает выигрыш в коэффициенте подавления ΔK = 3,32дБ (фиг. 16). С увеличением относительной мощности третьей компоненты помехи и с ее приближением к оптимальной скорости выигрыши К при прочих неизменных условиях будут нарастать. ЫЫЫ2 ЫЫЫ4 ЫЫЫ6 ЫЫЫ8 ЫЫЫ10 ЫЫЫ12 ЫЫЫ14
Claims (7)
1. Устройство подавления многокомпонентных помех, содержащее два последовательно соединенных блока задержки, отличающееся тем, что дополнительно введены два блока перемножения, первый блок суммирования, второй блок суммирования, блок оценки параметров помех, блок весовых коэффициентов, блок памяти, блок умножения, синхрогенератор, причем пара входов первого блока задержки является входами устройства подавления многокомпонентных помех и соединена с первой парой входов блока оценки параметров помех, вторая пара входов блока оценки параметров помех соединена с парой выходов первого блока задержки и с парой первых входов первого блока перемножения, третья пара входов блока оценки параметров помех соединена с парой выходов второго блока задержки и с первой парой входов второго блока перемножения, вторая пара входов первого блока перемножения соединена с первой парой выходов блока весовых коэффициентов, вторая пара входов второго блока перемножения соединена с второй парой выходов блока весовых коэффициентов, пара выходов синфазной и квадратурной составляющих сигнала второго блока суммирования является выходами устройства подавления многокомпонентных помех, N-2 последовательно соединенных дополнительных блоков задержки, М-1 последовательно соединенных дополнительных блоков памяти, N- 2 дополнительных блоков перемножения, блок вычитания, N-1 последовательно включенных дополнительных запоминающих блоков, М-1 дополнительных блоков умножения, причем пара входов первого дополнительного блока задержки соединена с парой выходов второго блока задержки, пара выходов каждого дополнительного блока задержки соединена с первой парой входов соответствующего дополнительного блока перемножения и с соответствующей дополнительной парой входов блока оценки параметров помех, пара входов устройства подавления многокомпонентных помех соединена с первой парой из N+ 1 пар входов синфазной и квадратурной составляющих сигнала второго блока суммирования, пара выходов первого блока перемножителя соединена с второй парой входов синфазной и квадратурной составляющих сигнала второго блока суммирования, пара выходов второго блока перемножения соединена с третьей парой входов синфазной и квадратурной составляющих сигнала второго блока суммирования, пара выходов каждого дополнительного блока перемножения соединена с соответствующий парой входов синфазной и квадратурной составляющих сигнала второго блока суммирования, начиная с четвертой пары входов, вторая пара входов каждого дополнительного блока перемножения соединена с соответствующей парой выходов блока весовых коэффициентов, начиная с третьей пары выходов, первая пара выходов блока оценки параметров помех соединена с первой парой входов блока умножения, каждая из последующих М-1 пар выходов блока оценки параметров помех соединена с первой парой входов соответствующего дополнительного блока умножения, пара выходов блока памяти соединена с второй парой входов блока умножения и с парой входов первого дополнительного блока памяти, пара выходов блока умножения соединена с первой парой из М пар входов синфазной и квадратурной составляющих сигнала первого блока суммирования, каждая из последующих М-1 пар входов синфазной и квадратурной составляющих сигнала первого блока суммирования соединена с парой выходов соответствующего дополнительного блока умножения, пара выходов каждого дополнительного блока памяти соединена с второй парой входов соответствующего дополнительного блока умножения, пара выходов синфазной и квадратурной составляющих сигнала первого блока суммирования соединена через блок вычитания с парой входов блока памяти, с парой входов первого дополнительного запоминающего блока и первой парой входов блока весовых коэффициентов, каждая из последующих N- 1 пар входов блока весовых коэффициентов соединена с парой выходов соответствующего дополнительного запоминающего блока, синхровход каждого из перечисленных блоков подключен к первому выходу синхрогенератора, вход обнуления блока весовых коэффициентов, блока памяти, каждого из дополнительных блоков памяти, блока вычитания подключен к второму выходу синхрогенератора.
2. Устройство по п. 1, отличающееся тем, что первый блок суммирования содержит два сумматора, причем каждый из М входов первого сумматора соединен с синфазной составляющей соответствующей пары из М пар входов синфазной и квадратурной составляющих сигнала первого блока суммирования, каждый из М входов второго сумматора соединен с квадратурной составляющей сигнала первого блока суммирования, выход первого сумматора является синфазной составляющей пары выходов синфазной и квадратурной составляющих сигнала первого блока суммирования, выход второго сумматора является квадратурной составляющей пары, выходом синфазной и квадратурной составляющих сигнала первого блока суммирования, синхровход первого блока суммирования соединен с синхровходами первого и второго сумматоров.
3. Устройство по п. 1, отличающееся тем, что второй блок суммирования содержит два (N+ 1)-входовых сумматора, причем входы первого сумматора соединены с синфазными составляющими соответствующих пар из (N + 1) пар входов синфазной и квадратурной составляющих сигнала второго блока суммирования, входы второго сумматора соединены с квадратурными составляющими соответствующих пар из (N+ 1) пар входов синфазной и квадратурной составляющих сигнала второго блока суммирования, выход первого сумматора является синфазной составляющей пары выходов синфазной и квадратурной составляющих сигнала второго блока суммирования, выход второго сумматора является квадратурной составляющей пары выходов синфазной и квадратурной составляющих сигнала второго блока суммирования, синхровход второго блока суммирования соединен с синхровходами первого и второго сумматоров.
4. Устройство по п. 1, отличающееся тем, что блок оценки параметров помех содержит М блоков оценки коэффициента корреляции, блок нормировки, причем i-я из N + 1 пар входов блока оценки параметров помех соединена с (2i-1)-й парой входов каждого блока оценки коэффициента корреляции, 1-ая из (N+ 1) пар входов блока оценки параметров помех, начиная с (j + 1)-й пары, соединена с 2 (j 1)-ой парой входов j-го нормировки соединен с нормирующим входом соответствующего блока оценки коэффициента корреляции, каждая из N+ 1 пар входов блока нормировки соединена с соответствующей парой входов блока оценки параметров помех, пары выходов блоков оценки коэффициента корреляции являются выходами блока оценки параметров помех, синхровход блока оценки параметров помех соединен с синхровходами всех входящих в состав блока оценки параметров помех блоков.
5. Устройство по п. 1, отличающееся тем, что блок весовых коэффициентов содержит (2Nh + 1) элементов И, причем первый вход первого элемента И соединен с синхровходом блока весовых коэффициентов, второй вход первого элемента И соединен с входом обнуления блока весовых коэффициентов, первые входы последующих 2Nh элементов И соединены с выходом первого элемента И, второй вход каждой из 2Nh элементов И соединен с соответствующим разрядом соответствующей квадратуры соответствующей пары из N пар входов блока весовых коэффициентов, выход каждой из 2Nh элементов И соединен с соответствующим разрядом соответствующей квадратуры соответствующей пары из N пар выходов блока весовых коэффициентов.
6. Устройство по п. 1, отличающееся тем, что блок памяти содержит два оперативных запоминающих устройства со сбросом, элемент И, причем каждая квадратура пары входов блока памяти соединена со входом соответствующего оперативного запоминающего устройства со сбросом, выход первого оперативного запоминающего устройства со сбросом является первой квадратурой пары выходов блока памяти, выход второго оперативного запоминающего устройства со сбросом является второй квадратурой пары выходов блока памяти, первый вход элемента И, синхровходы оперативных запоминающих устройств со сбросом соединены с синхровходом блока памяти, вход обнуления блока памяти соединен с вторым входом элемента И, выход элемента И соединен с входами сброса оперативных запоминающих устройства со сбросом.
7. Устройство по п. 1, отличающееся тем, что синхрогенератор содержит генератор синхроимпульсов, выход которого является выходом синхронизации синхрогенератора, делитель частоты, выход которого является выходом обнуления синхрогенератора, причем вход делителя частоты соединен с выходом генератора синхроимпульсов.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU93031276A RU2064190C1 (ru) | 1993-06-15 | 1993-06-15 | Устройство подавления многокомпонентных помех |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU93031276A RU2064190C1 (ru) | 1993-06-15 | 1993-06-15 | Устройство подавления многокомпонентных помех |
Publications (2)
Publication Number | Publication Date |
---|---|
RU93031276A RU93031276A (ru) | 1996-02-27 |
RU2064190C1 true RU2064190C1 (ru) | 1996-07-20 |
Family
ID=20143262
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
RU93031276A RU2064190C1 (ru) | 1993-06-15 | 1993-06-15 | Устройство подавления многокомпонентных помех |
Country Status (1)
Country | Link |
---|---|
RU (1) | RU2064190C1 (ru) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2582874C1 (ru) * | 2015-06-18 | 2016-04-27 | Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Рязанский государственный радиотехнический университет" | Адаптивный вычислитель для режектирования помех |
RU2582877C1 (ru) * | 2015-04-27 | 2016-04-27 | Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Рязанский государственный радиотехнический университет" | Адаптивный компенсатор фазы пассивных помех |
RU173289U1 (ru) * | 2017-03-28 | 2017-08-21 | Федеральное государственное бюджетное образовательное учреждение высшего образования "Рязанский государственный радиотехнический университет" | Вычислительное устройство подавления помех |
CN113721201A (zh) * | 2021-09-08 | 2021-11-30 | 哈尔滨工程大学 | 一种线性调频信号调频率的估计方法 |
-
1993
- 1993-06-15 RU RU93031276A patent/RU2064190C1/ru active
Non-Patent Citations (1)
Title |
---|
Радиолокационные устройства и системы. Под ред. А.С. Виницкого М., Сов, радио, 1988. стр. 361-362. (прототип) * |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2582877C1 (ru) * | 2015-04-27 | 2016-04-27 | Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Рязанский государственный радиотехнический университет" | Адаптивный компенсатор фазы пассивных помех |
RU2582874C1 (ru) * | 2015-06-18 | 2016-04-27 | Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Рязанский государственный радиотехнический университет" | Адаптивный вычислитель для режектирования помех |
RU173289U1 (ru) * | 2017-03-28 | 2017-08-21 | Федеральное государственное бюджетное образовательное учреждение высшего образования "Рязанский государственный радиотехнический университет" | Вычислительное устройство подавления помех |
CN113721201A (zh) * | 2021-09-08 | 2021-11-30 | 哈尔滨工程大学 | 一种线性调频信号调频率的估计方法 |
CN113721201B (zh) * | 2021-09-08 | 2023-10-13 | 哈尔滨工程大学 | 一种线性调频信号调频率的估计方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0149981B1 (en) | Adaptive radar signal processor for the detection of the useful echo and the cancellation of clutter | |
RU158593U1 (ru) | Устройство адаптивного режектирования пассивных помех | |
RU157117U1 (ru) | Адаптивный вычислитель для подавления помех | |
RU2599621C1 (ru) | Адаптивный режектор пассивных помех | |
RU2582874C1 (ru) | Адаптивный вычислитель для режектирования помех | |
RU170068U1 (ru) | Адаптивное устройство для подавления помех | |
RU2642418C1 (ru) | Фильтр режектирования помех | |
RU157108U1 (ru) | Устройство компенсации фазы пассивных помех | |
RU158304U1 (ru) | Адаптивное устройство режектирования пассивных помех | |
RU2582877C1 (ru) | Адаптивный компенсатор фазы пассивных помех | |
RU2064190C1 (ru) | Устройство подавления многокомпонентных помех | |
RU165559U1 (ru) | Устройство для адаптивного подавления помех | |
RU173289U1 (ru) | Вычислительное устройство подавления помех | |
RU2708372C1 (ru) | Способ обнаружения пачки радиоимпульсов с произвольной степенью когерентности и устройство его осуществления | |
US8589462B2 (en) | Digital optimal filter for periodically alternating signals | |
RU161949U1 (ru) | Вычислитель для автокомпенсации сдвигов фазы помех | |
RU2413237C1 (ru) | Способ подавления помех | |
RU2420754C2 (ru) | Способ подавления помех | |
RU159585U1 (ru) | Вычислитель для адаптивного подавления помех | |
RU182703U1 (ru) | Вычислительное устройство режекции помех | |
RU184016U1 (ru) | Вычислительное устройство компенсации помех | |
RU182621U1 (ru) | Адаптивный фильтр режекции помех | |
RU2679972C1 (ru) | Вычислитель для подавления помех | |
RU2686643C1 (ru) | Вычислитель для подавления помех | |
RU2646330C1 (ru) | Вычислитель для режекторной фильтрации помех |