RU206092U1 - Three Phase Digital Sine Wave Generator with Phase Control - Google Patents

Three Phase Digital Sine Wave Generator with Phase Control Download PDF

Info

Publication number
RU206092U1
RU206092U1 RU2021113121U RU2021113121U RU206092U1 RU 206092 U1 RU206092 U1 RU 206092U1 RU 2021113121 U RU2021113121 U RU 2021113121U RU 2021113121 U RU2021113121 U RU 2021113121U RU 206092 U1 RU206092 U1 RU 206092U1
Authority
RU
Russia
Prior art keywords
phase
code
digital
counter
signals
Prior art date
Application number
RU2021113121U
Other languages
Russian (ru)
Inventor
Виктор Александрович Гоголин
Лилия Анатольевна Гоголина
Сергей Григорьевич Малофиенко
Original Assignee
Акционерное общество "Научно-производственный центр "Полюс"
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Акционерное общество "Научно-производственный центр "Полюс" filed Critical Акционерное общество "Научно-производственный центр "Полюс"
Priority to RU2021113121U priority Critical patent/RU206092U1/en
Application granted granted Critical
Publication of RU206092U1 publication Critical patent/RU206092U1/en

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/544—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices for evaluating functions by calculation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B19/00—Generation of oscillations by non-regenerative frequency multiplication or division of a signal from a separate source

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Computing Systems (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

Полезная модель относится к цифровой преобразовательной технике и может быть использована для синтеза трехфазного цифрового синусоидального сигнала с регулированием фазы в электроприводах постоянного и переменного тока с цифровым управлением. Генератор трехфазного цифрового синусоидального сигнала с регулированием фазы содержит задающий генератор прямоугольных импульсов фиксированной частоты, k-разрядный счетчик импульсов двоичного кода, делитель-счетчик шестифазного кода, формирователь сигнала, блоки инвертирования, логические блоки, блок суммирования, идентичные каналы - 1-й, 2-й, 3-й, которые состоят из коммутаторов и двухвходового двоичного цифрового сумматора. Заданный фазовый сдвиг трехфазной системы цифровых синусоидальных сигналов определяется цифровым кодом В={В';В''}.The utility model relates to digital converting equipment and can be used to synthesize a three-phase digital sinusoidal signal with phase control in digitally controlled AC and DC electric drives. The generator of a three-phase digital sinusoidal signal with phase control contains a master generator of square-wave pulses of a fixed frequency, a k-bit counter of pulses of a binary code, a divider-counter of a six-phase code, a signal shaper, inverting blocks, logical blocks, a summation block, identical channels - 1st, 2 th, 3rd, which consist of switches and a two-input binary digital adder. The specified phase shift of a three-phase system of digital sinusoidal signals is determined by the digital code B = {B '; B' '}.

Description

Полезная модель относится к цифровой преобразовательной технике и может быть использована для синтеза цифрового синусоидального сигнала с регулированием фазы в электроприводах постоянного и переменного тока с цифровым управлением.The utility model relates to digital conversion technology and can be used to synthesize a digital sinusoidal signal with phase control in digitally controlled DC and AC drives.

Известен генератор трехфазных синусоидальных сигналов (Патент СССР №1543534, Н03В В 27/00, опубл. 15.02.1990, БИПМ №6), содержащий блок управления, генератор переменной частоты, реверсивный счетчик, блоки постоянной памяти, цифроаналоговые преобразователи, сумматоры, блок коррекции.A known generator of three-phase sinusoidal signals (USSR Patent No. 1543534, Н03В В 27/00, publ. 15.02.1990, BIPM No. 6), containing a control unit, a variable frequency generator, a reversible counter, permanent memory blocks, digital-to-analog converters, adders, a correction unit ...

Основным недостатком данного устройства является наличие аналогового преобразования и блоков постоянной памяти, что не позволяет получить схему в интегральном исполнении.The main disadvantage of this device is the presence of analog conversion and blocks of permanent memory, which does not allow obtaining a circuit in an integrated design.

Наиболее близким по технической сущности к заявляемому техническому решению является генератор трехфазного цифрового синусоидального сигнала (Патент РФ №196141, Н03В 19/00, опубл. 18.02.2020, БИПМ №5), в котором используется формирование трех фаз цифрового синусоидального сигнала с фиксированным 120-градусным фазовым сдвигом.The closest in technical essence to the claimed technical solution is a three-phase digital sinusoidal signal generator (RF Patent No. 196141, Н03В 19/00, publ. 02/18/2020, BIPM No. 5), which uses the formation of three phases of a digital sinusoidal signal with a fixed 120- degree phase shift.

Однако в данном устройстве отсутствует возможность изменения фазового сдвига трехфазной системы синусоид.However, this device does not have the ability to change the phase shift of a three-phase sinusoidal system.

Технический результат, получаемый при реализации заявляемой полезной модели, выражается в расширении функциональных возможностей за счет формирования трехфазной системы цифрового синусоидального сигнала с регулированием фазы.The technical result obtained during the implementation of the claimed utility model is expressed in the expansion of functionality due to the formation of a three-phase system of a digital sinusoidal signal with phase control.

Это достигается тем, что в устройство генератора трехфазного цифрового синусоидального сигнала, содержащее задающий генератор, выход которого соединен со счетчиком импульсов двоичного кода, выход старшего разряда соединен со входом делителя-счетчика шестифазного кода, введен блок суммирования, на вторые входы которого поступают сигналы кода, задающего величину фазового сдвига, на первые входы которого поступают сигналы со счетчика импульсов двоичного кода и делителя-счетчика шестифазного кода, выходы блока суммирования соединены с логическими блоками, выходы которых поступают на вторые входы коммутаторов, на первые входы которых поступают выходы блока суммирования, сигналы с блоков инвертирования и формирователя, выходы коммутаторов подаются на двухвходовой двоичный сумматор, выходной код которого и определяет трехфазный цифровой синусоидальный сигнал с регулированием фазы.This is achieved by the fact that in the device of the generator of a three-phase digital sinusoidal signal, containing a master oscillator, the output of which is connected to the counter of pulses of the binary code, the output of the high-order bit is connected to the input of the divider-counter of the six-phase code, a summation unit is introduced, to the second inputs of which the code signals are received, specifying the value of the phase shift, the first inputs of which receive signals from the pulse counter of the binary code and the divider-counter of the six-phase code, the outputs of the summation unit are connected to logical blocks, the outputs of which are fed to the second inputs of the switches, the first inputs of which receive the outputs of the summation unit, signals from inverter and shaper units, the outputs of the switches are fed to a two-input binary adder, the output code of which determines a three-phase digital sinusoidal signal with phase control.

На фиг. 1 приведена структурная электрическая схема предлагаемого устройства; на фиг. 2 - структурная электрическая схема блока суммирования; на фиг. 3 - структурная электрическая схема 1-го канала, на фиг. 4 - диаграмма работы предлагаемого устройства, на фиг. 5 - диаграмма заданного фазового сдвига трехфазной системы цифровых синусоидальных сигналов определяемая цифровым кодом В={В';В''}.FIG. 1 shows a structural electrical diagram of the proposed device; in fig. 2 - electrical block diagram of the summation unit; in fig. 3 is a structural electrical diagram of the 1st channel; FIG. 4 is a diagram of the operation of the proposed device; FIG. 5 is a diagram of a given phase shift of a three-phase system of digital sinusoidal signals determined by a digital code B = {B '; B' '}.

Генератор цифрового синусоидального сигнала с регулированием фазы (фиг. 1) содержит задающий генератор прямоугольных импульсов фиксированной частоты 1, k-разрядный счетчик импульсов двоичного кода 2, делитель-счетчик шестифазного кода 3, формирователь сигнала 5, блоки инвертирования 4 и 6, логические блоки 7, 8, 9, блок суммирования 13 (фиг. 2), идентичные каналы 1-й, 2-й, 3-й, которые состоят из коммутаторов 10, 11 и двухвходового двоичного цифрового сумматора 12 (фиг. 3).The generator of a digital sinusoidal signal with phase control (Fig. 1) contains a master generator of rectangular pulses of a fixed frequency 1, a k-bit counter of pulses of a binary code 2, a divider-counter of a six-phase code 3, a signal shaper 5, inverting blocks 4 and 6, logical blocks 7 , 8, 9, adder 13 (Fig. 2), identical channels 1, 2, 3, which consist of switches 10, 11 and a two-input binary digital adder 12 (Fig. 3).

Предлагаемое устройство работает следующим образом.The proposed device works as follows.

Импульсы стабильной частоты ƒ = const с задающего генератора поступают на вход k - разрядного двоичного счетчика. Выход двоичного счетчика

Figure 00000001
с выходным кодом изменяющимся от 0 до (2k-1) поступает на вход блока суммирования, k-й разряд двоичного счетчика 2 поступает на вход делителя-счетчика шестифазного кода 3, выходы которого
Figure 00000002
являются входами блока суммирования, на вторые входы которого поступает код задания фазового сдвига В={В';В''}, где младший разряд
Figure 00000003
- в двоичном коде и старший разряд
Figure 00000004
- в многофазном коде.Pulses of stable frequency ƒ = const from the master oscillator are fed to the input of a k-bit binary counter. Binary counter output
Figure 00000001
with an output code varying from 0 to (2 k -1) is fed to the input of the summation block, the kth bit of the binary counter 2 is fed to the input of the divider-counter of the six-phase code 3, the outputs of which
Figure 00000002
are the inputs of the summation block, to the second inputs of which the code for setting the phase shift B = {B ';B''} is received, where the least significant bit
Figure 00000003
- in binary code and the most significant bit
Figure 00000004
- in a polyphase code.

В блоке суммирования 13 сигналы А' и В' поступают на двухвходовой двоичный цифровой сумматор, где реализуется арифметическая операция сложения, выходной сигнал переноса р поступает на сумматор переноса. Сигналы А'' и В'' поступают на двухвходовой сумматор многофазного кода, выходной код {m1…m6} которого поступает на сумматор переноса, где выполняется операция суммирования с сигналом переноса р, результатом которого являются сигналы

Figure 00000005
формирующиеся по следующим зависимостям:
Figure 00000006
Figure 00000007
Figure 00000008
Figure 00000009
Figure 00000010
Figure 00000011
которые поступают на логические блоки 7, 8, 9 имеющие по шесть выходных сигналов с1U…c6U, c1V…c6V, c1W…c6W представленных следующими логическими зависимостями:In the adder 13, the signals A 'and B' are fed to a two-input binary digital adder, where the arithmetic addition operation is carried out, the carry output signal p is fed to the carry adder. Signals A '' and B '' are fed to the two-input adder of the polyphase code, the output code {m 1 ... m 6 } of which is fed to the carry adder, where the addition operation is performed with the carry signal p, the result of which are signals
Figure 00000005
formed according to the following dependencies:
Figure 00000006
Figure 00000007
Figure 00000008
Figure 00000009
Figure 00000010
Figure 00000011
which are fed to logic blocks 7, 8, 9 each having six output signals from 1U ... c 6U , c 1V ... c 6V , c 1W ... c 6W represented by the following logical dependencies:

Figure 00000012
Figure 00000012

Выходные сигналы с1U…c6U, c1V…c6V, c1W…c6W логических блоков 7, 8, 9 поступают на вторые входы коммутаторов 10, 11. Сигналы

Figure 00000013
поступают на логический блок, где по зависимостям:
Figure 00000014
Figure 00000015
формируются старшие дополнительные двоичные два разряда для сигнала С'. Результаты сложения {c1…сk} вместе с сигналами с логического блока ck+1, сk+2 образуют двоичный цифровой код сигнала
Figure 00000016
Output signals from 1U ... c 6U , c 1V ... c 6V , c 1W ... c 6W logic blocks 7, 8, 9 are fed to the second inputs of switches 10, 11. Signals
Figure 00000013
go to the logical block, where by dependencies:
Figure 00000014
Figure 00000015
the most significant additional binary two bits are formed for the signal C '. The results of addition {c 1 ... with k } together with signals from the logic block c k + 1 , with k + 2 form a binary digital code of the signal
Figure 00000016

На первые входы коммутатора 10 поступают сигналы

Figure 00000017
с блока суммирования 13, инвертированные сигналы
Figure 00000018
с блока инвертирования 4 и сигналы
Figure 00000019
Сигнал D' формируется в блоке 5, на вход которого поступают сигналы
Figure 00000020
с блока суммирования 13, в соответствии с заданными логическими выражениями
Figure 00000021
и поступает на блок инвертирования 6. Сигналы D'=(d1…dk, dk-1, dk+2) с формирователя 5, инвертированные сигналы
Figure 00000022
с блока инвертирования 6 и сигналы D'=1={d1=d2=…=dk=dk+1=dk+2=1} поступают на первые входы коммутатора 11. На вторые входы коммутаторов 10, 11 поступают сигналы с логических блоков 7, 8 и 9, которые управляют работой коммутаторов 10 и 11 (в каждом канале) таким образом, что на выходе сумматора 12 образуются двоичные цифровые коды синусоид с заданным кодом В={В';В''} фазовым сдвигом. Коммутаторы 10, 11, пропускают на выходы кодыThe first inputs of the switch 10 receive signals
Figure 00000017
from the summation block 13, inverted signals
Figure 00000018
from inverting block 4 and signals
Figure 00000019
Signal D 'is formed in block 5, the input of which receives signals
Figure 00000020
from the summation block 13, in accordance with the given logical expressions
Figure 00000021
and goes to the inverting unit 6. Signals D '= (d 1 ... d k , d k-1 , d k + 2 ) from the shaper 5, inverted signals
Figure 00000022
from the inverting unit 6 and the signals D ' = 1 = {d 1 = d 2 =… = d k = d k + 1 = d k + 2 = 1} are fed to the first inputs of the switch 11. The second inputs of the switches 10, 11 are fed signals from logical blocks 7, 8 and 9, which control the operation of switches 10 and 11 (in each channel) in such a way that binary digital codes of sinusoids with a given code B = {B ';B''} phase shift are formed at the output of the adder 12 ... Switches 10, 11, pass codes to the outputs

Свых и Dвых, которые поступают на входы двоичного сумматора 12, где реализуется арифметическая операция сложения, выходы которого являются шинами выходного сигнала.Svykh and Dout, which are fed to the inputs of the binary adder 12, where the arithmetic operation of addition is implemented, the outputs of which are the buses of the output signal.

Все преобразования в устройстве выполняются в дискретном виде и возможна полная реализация в интегральном исполнении.All transformations in the device are performed in a discrete form and a complete implementation in an integrated version is possible.

Claims (1)

Генератор трехфазного цифрового синусоидального сигнала, содержащий задающий генератор, выход которого соединен со счетчиком импульсов двоичного кода, выход старшего разряда соединен со входом делителя-счетчика шестифазного кода, отличающийся тем, что в него введен блок суммирования, на вторые входы которого поступают сигналы кода, задающего величину фазового сдвига, на первые входы которого поступают сигналы со счетчика импульсов двоичного кода и делителя-счетчика шестифазного кода, выходы блока суммирования соединены с логическими блоками, выходы которых поступают на вторые входы коммутаторов, на первые входы которых поступают выходы блока суммирования, сигналы с блоков инвертирования и формирователя, выходы коммутаторов подаются на двухвходовой двоичный сумматор, выходной код которого и определяет трехфазный цифровой синусоидальный сигнал с регулированием фазы.A generator of a three-phase digital sinusoidal signal containing a master oscillator, the output of which is connected to a counter of pulses of a binary code, the output of the high-order bit is connected to the input of the divider-counter of a six-phase code, characterized in that an adder unit is introduced into it, the second inputs of which receive the signals of the code that sets the value of the phase shift, the first inputs of which receive signals from the pulse counter of the binary code and the divider-counter of the six-phase code, the outputs of the summation block are connected to logical blocks, the outputs of which are fed to the second inputs of the switches, the first inputs of which receive the outputs of the summation block, signals from the blocks inversion and shaper, the outputs of the switches are fed to a two-input binary adder, the output code of which determines a three-phase digital sinusoidal signal with phase control.
RU2021113121U 2021-05-05 2021-05-05 Three Phase Digital Sine Wave Generator with Phase Control RU206092U1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU2021113121U RU206092U1 (en) 2021-05-05 2021-05-05 Three Phase Digital Sine Wave Generator with Phase Control

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2021113121U RU206092U1 (en) 2021-05-05 2021-05-05 Three Phase Digital Sine Wave Generator with Phase Control

Publications (1)

Publication Number Publication Date
RU206092U1 true RU206092U1 (en) 2021-08-23

Family

ID=77460537

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2021113121U RU206092U1 (en) 2021-05-05 2021-05-05 Three Phase Digital Sine Wave Generator with Phase Control

Country Status (1)

Country Link
RU (1) RU206092U1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU213509U1 (en) * 2022-02-02 2022-09-14 Акционерное общество "Научно-производственный центр "Полюс" Three-Phase Digital Sine Wave Generator with Third Harmonic

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3657657A (en) * 1970-08-03 1972-04-18 William T Jefferson Digital sine wave generator
SU1283917A1 (en) * 1985-07-17 1987-01-15 Коммунарский горно-металлургический институт Device for generating three-phase quasi-sine voltage
SU1543534A1 (en) * 1987-11-02 1990-02-15 Предприятие П/Я А-3474 Digital generator of three-phase sine signals
EP0232789B1 (en) * 1986-02-03 1992-04-29 Siemens Aktiengesellschaft Österreich Digital sine wave generator
RU2423782C1 (en) * 2010-03-25 2011-07-10 Государственное образовательное учреждение высшего профессионального образования Марийский государственный технический университет Digital synthesiser of multiphase signals
RU2568391C1 (en) * 2014-04-18 2015-11-20 Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Новосибирский государственный технический университет" Generator of sinusoidal signal
RU2670028C1 (en) * 2017-07-18 2018-10-17 Акционерное общество "Научно-производственный центр "Полюс" Digital sine-wave generator
RU2712656C1 (en) * 2019-02-26 2020-01-30 Акционерное общество "Научно-производственный центр "Полюс" Digital sinusoid signal generator with amplitude setting
RU196141U1 (en) * 2019-11-18 2020-02-18 Акционерное общество "Научно-производственный центр "Полюс" Three-phase digital sine wave generator
RU202504U1 (en) * 2020-09-14 2021-02-19 Владимир Владимирович Скакун Device for feeding lubricating technological media

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3657657A (en) * 1970-08-03 1972-04-18 William T Jefferson Digital sine wave generator
SU1283917A1 (en) * 1985-07-17 1987-01-15 Коммунарский горно-металлургический институт Device for generating three-phase quasi-sine voltage
EP0232789B1 (en) * 1986-02-03 1992-04-29 Siemens Aktiengesellschaft Österreich Digital sine wave generator
SU1543534A1 (en) * 1987-11-02 1990-02-15 Предприятие П/Я А-3474 Digital generator of three-phase sine signals
RU2423782C1 (en) * 2010-03-25 2011-07-10 Государственное образовательное учреждение высшего профессионального образования Марийский государственный технический университет Digital synthesiser of multiphase signals
RU2568391C1 (en) * 2014-04-18 2015-11-20 Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Новосибирский государственный технический университет" Generator of sinusoidal signal
RU2670028C1 (en) * 2017-07-18 2018-10-17 Акционерное общество "Научно-производственный центр "Полюс" Digital sine-wave generator
RU2712656C1 (en) * 2019-02-26 2020-01-30 Акционерное общество "Научно-производственный центр "Полюс" Digital sinusoid signal generator with amplitude setting
RU196141U1 (en) * 2019-11-18 2020-02-18 Акционерное общество "Научно-производственный центр "Полюс" Three-phase digital sine wave generator
RU202504U1 (en) * 2020-09-14 2021-02-19 Владимир Владимирович Скакун Device for feeding lubricating technological media

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU213509U1 (en) * 2022-02-02 2022-09-14 Акционерное общество "Научно-производственный центр "Полюс" Three-Phase Digital Sine Wave Generator with Third Harmonic
RU218452U1 (en) * 2022-12-21 2023-05-26 Акционерное общество "Научно-производственный центр "Полюс" Three-Phase Digital Sine Signal Generator for Induction Motor Slip Control
RU227217U1 (en) * 2024-01-09 2024-07-11 Акционерное общество "Научно-производственный центр "Полюс" Digital three-phase sinusoidal pulse-width modulated signal generator

Similar Documents

Publication Publication Date Title
Gopinath et al. Fractal based space vector PWM for multilevel inverters—A novel approach
Zhou et al. Design of a universal space vector PWM controller based on FPGA
RU2670028C1 (en) Digital sine-wave generator
US5914984A (en) Method and device for pulse width modulation control
CN107302318B (en) A kind of phase shift space vector modulating method based on H bridge cascaded multilevel inverter
CN100367647C (en) Universal pulse width modulation integrated circuit for power electric current transormer
RU196141U1 (en) Three-phase digital sine wave generator
RU206092U1 (en) Three Phase Digital Sine Wave Generator with Phase Control
US5091841A (en) Procedure for the control of frequency converter and rectifier/inverter bridges, and a modulator unit designed for implementing the procedure
JPH06177651A (en) Frequency synthesizer
JPH03107373A (en) Power converter and control method thereof
RU2712656C1 (en) Digital sinusoid signal generator with amplitude setting
RU213509U1 (en) Three-Phase Digital Sine Wave Generator with Third Harmonic
RU218452U1 (en) Three-Phase Digital Sine Signal Generator for Induction Motor Slip Control
Omar et al. FPGA-based ASIC design of the three-phase synchronous PWM flyback converter
RU227217U1 (en) Digital three-phase sinusoidal pulse-width modulated signal generator
JPH04295280A (en) Pwm signal arithmetic circuit
JPH10248262A (en) Power conversion device and its control method
EP2484000A2 (en) Electronic device control system and method
RU2379819C2 (en) Method to control three-phase bridge converter
RU2795263C1 (en) Paired arbitrary signal generator
Bouhali et al. Modeling and control of the three-phase NPC multilevel converter using an equivalent matrix structure
JP2522407B2 (en) Pulse generator for pulse width modulation
RU90915U1 (en) DIGITAL FREQUENCY SYNTHESIS
RU78959U1 (en) DIGITAL FREQUENCY SYNTHESIS