RU2046527C1 - Push-pull transistor inverter - Google Patents

Abstract

FIELD: secondary power supplies. SUBSTANCE: inverter has d.c. power source, push-pull output stage built around power transistors and output transformer, control unit. Switching transistor determine direction of magnetization of output transformer core and additional transistor functions to determine time required to transmit energy through output transformer to load. Transistor control pulses are shaped so that during reversal of core magnetization additional transistor is cut off, which ensures no-current switching of output transformer primary windings. Lengths of pulses controlling additional transistor during core magnetization and demagnetization are equal which ensures equal degree of core saturation. EFFECT: improved design. 2 cl, 2 dwg

Description

Изобретение относится к электронике и может быть использовано в источниках вторичного электропитания систем радиотехники, автоматики и вычислительной техники, а также при построении усилителей мощности низкой частоты. The invention relates to electronics and can be used in secondary power sources of radio engineering, automation and computer systems, as well as in the construction of low-frequency power amplifiers.

Известны двухтактные транзисторные инверторы, в которых осуществляется симметрирование работы силового трансформатора (авт. св. СССР N 1495963, 1473040, 1314439, 1314438, патент Великобритании N 2189950, авт.св. СССР N 1474817,1396221, 1403307, европейская заявка N 0237861). Однако эти технические решения не исключают возможности одностороннего намагничивания сердечника выходного трансформатора инвертора, что имеет место в случае неидентичности параметров транзисторов выходного каскада инвертора или в случае, когда выходной сигнал на входе модулятора возрастает по амплитуде во времени более десяти периодов коммутации энергии в выходном трансформаторе. Known push-pull transistor inverters in which the operation of a power transformer is balanced (ed. St. USSR N 1495963, 1473040, 1314439, 1314438, UK patent N 2189950, USSR autos. N 1474817,1396221, 1403307, European application N 0237861). However, these technical solutions do not exclude the possibility of one-sided magnetization of the core of the inverter output transformer, which occurs if the parameters of the transistors of the inverter output stage are not identical or when the output signal at the input of the modulator increases in amplitude over time over ten switching periods of energy in the output transformer.

Известен двухтактный усилитель мощности (авт.св. N 1314439), содержащий силовые транзисторы, входной и выходной трансформаторы, два обратносмещенных диода, токоограничивающий резистор, счетный триггер, который формирует импульсы типа "меандр", необходимые для симметричной работы двухтактного усилителя мощности и предотвращения подмагничивания сердечников входного и выходного трансформаторов. Управление двухтактным усилителем мощности осуществляется подачей равных по длительности напряжений, которые суммируются с ЭДС, наводимой в дополнительной обмотке входного трансформатора, и с напряжением выходного трансформатора через обратносмещенные диоды. Known push-pull power amplifier (autoswitch N 1314439), containing power transistors, input and output transformers, two reverse biased diodes, current-limiting resistor, counting trigger, which generates pulses of the type "meander" necessary for the symmetrical operation of a push-pull power amplifier and prevent bias cores of input and output transformers. A push-pull power amplifier is controlled by supplying equal duration voltages, which are summed with the EMF induced in the additional winding of the input transformer, and with the voltage of the output transformer via reverse biased diodes.

Из принципа работы усилителя следует, что суммарная длительность управляющих импульсов зависит от конечного времени рассасывания носителей в базах силовых транзисторов, таким образом, параметры силовых транзисторов влияют на степень одностороннего намагничивания сердечника выходного трансфоматора, ухудшая его энергетические характеристики. From the principle of operation of the amplifier, it follows that the total duration of the control pulses depends on the final time of absorption of carriers in the bases of power transistors, thus, the parameters of power transistors affect the degree of unilateral magnetization of the core of the output transformer, worsening its energy characteristics.

Известен двухтактный усилитель мощности (авт.св. N 1352618), содержащий источник постоянного тока, два входных трансформатора, два триггера, фильтр, нагрузку, элемент совпадения. Known push-pull power amplifier (ed. St. N 1352618), containing a constant current source, two input transformers, two triggers, a filter, a load, a matching element.

Из принципа работы усилителя следует, что влияние параметров транзисторов двухтактного выходного каскада на степень одностороннего намагничивания сердечника выходного трансформатора ничем не ограниченно и не контролируется, что сказывается на энергетических параметрах усилителя, а также снижает его надежность. From the principle of operation of the amplifier, it follows that the influence of the parameters of the transistors of the push-pull output stage on the degree of unilateral magnetization of the core of the output transformer is not limited and is not controlled, which affects the energy parameters of the amplifier, and also reduces its reliability.

Наиболее близким по технической сущности к заявляемому являтся двухтактный транзисторный инвертор (авт. св. СССР N 1474817), содержащий силовые транзисторы, выходной трансформатор с датчиком магнитного состояния сердечника и блок управления, который формирует сигналы управления силовыми транзисторами в зависимости от магнитного состояния сердечника. Сигнал с обмотки датчика выпрямляется мостовым выпрямителем и подается на вход блока управления. По мере протекания тока по обмотке выходного трансформатора сердченик выходного трансформатора насыщается, сигнал с выхода датчика резко возрастает, что способствует переключению состяния выходов блока управления, а это в свою очередь через усилители мощности вызывает изменение состояния транзисторов выходного каскада. The closest in technical essence to the claimed one is a push-pull transistor inverter (ed. St. USSR N 1474817), containing power transistors, an output transformer with a sensor of the magnetic state of the core and a control unit that generates control signals of the power transistors depending on the magnetic state of the core. The signal from the sensor winding is rectified by a bridge rectifier and fed to the input of the control unit. As the current flows through the winding of the output transformer, the core of the output transformer becomes saturated, the signal from the sensor output increases sharply, which helps to switch the state of the outputs of the control unit, and this, in turn, through the power amplifiers causes a change in the state of the transistors of the output stage.

Однако в устройстве-прототипе разброс параметров силовых транзисторов может привести к значительному отличию длительностей управляющих импульсов, поступающих на вход первого и второго силовых транзисторов, а это, в свою очередь, ведет к одностороннему насыщению сердечника выходного трансформатора и, как следствие, к увеличению уровня электромагнитных помех и снижению КПД. However, in the prototype device, the spread in the parameters of power transistors can lead to a significant difference in the durations of the control pulses supplied to the input of the first and second power transistors, and this, in turn, leads to one-sided saturation of the core of the output transformer and, as a result, to an increase in the level of electromagnetic interference and reduced efficiency.

Задачей изобретения является снижение уровня одностороннего подмагничивания сердечника выходного трансформатора за счет обеспечения равенства длительностей управляющих сигналов. The objective of the invention is to reduce the level of one-sided magnetization of the core of the output transformer by ensuring equal durations of control signals.

Цель достигается тем, что в двухтактный транзисторный инвертор, содержащий источник питания постоянного тока, первый и второй силовые транзисторы, выходной трансформатор, блок управления, имеющий первый и второй входы, включающий компаратор, первый и второй усилители мощности, выходы которых образуют соответственно первый и второй выходы блока управления, введены дополнительный трансформатор, дополнительный транзистор, коллектор которого подключен к среднему выводу первичной обмотки выходного трансформатора, а эмиттер к отрицательной шине источника питания постоянного тока и к второму входу блока управления, при этом база дополнительного транзистора подключена к дополнительному выходу блока управления, первый и второй выходы которого подключены к первичной обмотке дополнительного трансформатора. Первый вывод первой вторичной обмотки дополнительного трансформатора через первый резистор соединен с базой первого силового транзистора, эмиттер которого соединен с вторым выводом первой вторичной обмотки дополнительного трансформатора и первым крайним выводом первичной обмотки выходного трансформатора, второй крайний вывод которой подключен к эмиттеру второго силового транзистора и первому выводу второй вторичной обмотки дополнительного трансформатора, второй вывод которой через второй резистор подключен к базе второго силового транзистора. Коллекторы первого и второго силовых транзисторов соединены между собой и подключены к положительной шине источника питания постоянного тока. Вторичная обмотка выходного трансформатора подключена к первому и втрому входам выпрямителя, к первому и второму выходам которого подключены соответствующие входы фильтра. Первый и второй выходы фильтра соединены с нагрузкой и соответственно с первым и вторым входами блока управления. The goal is achieved in that a push-pull transistor inverter containing a DC power source, first and second power transistors, an output transformer, a control unit having first and second inputs, including a comparator, first and second power amplifiers, the outputs of which form the first and second, respectively the outputs of the control unit, an additional transformer, an additional transistor, the collector of which is connected to the middle terminal of the primary winding of the output transformer, and the emitter to the negative minutes bus DC power source and to the second input of the control unit, wherein the base of additional transistor is connected to an additional output of the control unit, the first and second outputs which are connected to the primary winding of the additional transformer. The first terminal of the first secondary winding of the additional transformer is connected through the first resistor to the base of the first power transistor, the emitter of which is connected to the second terminal of the first secondary winding of the additional transformer and the first extreme terminal of the primary winding of the output transformer, the second extreme terminal of which is connected to the emitter of the second power transistor and the first terminal the second secondary winding of the additional transformer, the second output of which is connected through the second resistor to the base of the second power th transistor. The collectors of the first and second power transistors are interconnected and connected to the positive bus of the DC power source. The secondary winding of the output transformer is connected to the first and second inputs of the rectifier, the corresponding filter inputs are connected to the first and second outputs of which. The first and second filter outputs are connected to the load and, respectively, to the first and second inputs of the control unit.

Блок управления состоит из генератора прямоугольных импульсов, двоичного счетчика с 2^N выходами, первого и второго триггеров, схемы распределения импульсов, дополнительного усилителя мощности, формирователя длительности управляющих импульсов, источника опорного напряжения и усилителя ошибок, у которого инверсный вход образует первый вход блока управления, а неинверсный вход соединен с выходом источника опорного напряжения. Выход усилителя ошибок соединен с инверсным входом компаратора, неинверсный вход которого подключен к второму выходу формирователя длительности управляющих импульсов. Выход компаратора соединен с четвертым входом формирователя длительности управляющих импульсов, первый вход которого соединен с выходом схемы распределения импуьсов, а его второй и третий входы подключены соответственно к неинверсному и инверсному выходам первого триггера и соответственно к входам первого и второго усилителей мощности. Первый выход формирователя длительности управляющих импульсов соединен с вторым входом дополнительного усилителя мощности, первый вход которого соединен с входом схемы распределения импульсов и выходом 2^N двоичного счетчика. Выход 2^N-1 двоичного счетчика соединен с С-входом первого триггера, а выход p

соединен с С-входом второго триггера, у которого соединены D-вход и инверсный выход. Неинверсный выход второго триггера соединен с D-входом первого триггера. Выход генератора прямоугольных импульсов соединен с вторым входом схемы распределения импульсов и счетным входом двоичного счетчика.The control unit consists of a rectangular pulse generator, a binary counter with 2 ^N outputs, first and second triggers, a pulse distribution circuit, an additional power amplifier, a control pulse generator, a reference voltage source and an error amplifier, in which the inverse input forms the first input of the control unit, and a non-inverse input is connected to the output of the reference voltage source. The output of the error amplifier is connected to the inverse input of the comparator, the non-inverse input of which is connected to the second output of the driver for the duration of the control pulses. The output of the comparator is connected to the fourth input of the driver for the duration of the control pulses, the first input of which is connected to the output of the distribution circuit of the impulses, and its second and third inputs are connected respectively to the non-inverse and inverse outputs of the first trigger and, respectively, to the inputs of the first and second power amplifiers. The first output of the driver pulse shaper is connected to the second input of the additional power amplifier, the first input of which is connected to the input of the pulse distribution circuit and the output 2 ^{N of the} binary counter. The output 2 ^{N-1 of the} binary counter is connected to the C-input of the first trigger, and the output p

connected to the C-input of the second trigger, in which the D-input and the inverse output are connected. The non-inverse output of the second trigger is connected to the D-input of the first trigger. The output of the rectangular pulse generator is connected to the second input of the pulse distribution circuit and the counting input of the binary counter.

Такая совокупность блоков, элементов и связей позволяет обеспечить равенство импульсов управления силовыми транзисторами, а также импуьсов управления дополнительным транзистором за период коммутации энергии через выходной трансформатор. Such a combination of blocks, elements and connections makes it possible to ensure the equality of control pulses of power transistors, as well as the control impulses of an additional transistor during the period of switching energy through an output transformer.

Сущность изобретения заключается в том, что силовые транзисторы определяют направление намагничивания сердечника выходного трансформатора, а дополнительный транзистор определяет время передачи энергии через выходной трансформатор в нагрузку. The essence of the invention lies in the fact that power transistors determine the direction of magnetization of the core of the output transformer, and an additional transistor determines the time of energy transfer through the output transformer to the load.

Импульсы управления силовыми транзисторами и дополнительным транзистором формируются в блоке управления таким образом, чтобы в момент переключения намагничивания сердечника выходного трансформатора дополнительный транзистор был закрыт. Это обеспечивает бестоковую коммутацию первичных обмоток выходного трансформатора силовыми транзисторами, при этом импульсы управления силовыми транзисторами за период коммутации энергии через выходной трансформатор равны. The control pulses of the power transistors and the additional transistor are formed in the control unit so that at the time of switching the magnetization of the core of the output transformer, the additional transistor is closed. This provides a current-free switching of the primary windings of the output transformer by power transistors, while the control pulses of the power transistors for the period of switching energy through the output transformer are equal.

Длительность импульса, управляющего дополнительным транзистором, определяет в течение какой части периода коммутации энергия через выходной трансформатор передается в нагрузку, при этом длительности импульсов управления дополнительным транзистором в каждом полупериоде за период коммутации равны, что обеспечивает одинаковую степень намагничивания сердечника выходного трансформатора в обоих направлениях. The duration of the pulse controlling the additional transistor determines during which part of the switching period the energy is transmitted to the load through the output transformer, while the duration of the control pulses of the additional transistor in each half-cycle for the switching period is equal, which ensures the same degree of magnetization of the core of the output transformer in both directions.

На фиг.1 показана функциональная схема предлагаемого двухтактного транзисторного инвертора; на фиг.2 показаны временные диаграммы, отображающие сущность процессов, протекающих в двухтактном транзисторном инверторе. Figure 1 shows a functional diagram of the proposed push-pull transistor inverter; figure 2 shows the timing diagrams showing the essence of the processes occurring in a push-pull transistor inverter.

Двухтактный транзисторный инвертор содержит источник 1 постоянного тока, силовые транзисторы 2 и 3, выходной трансформатор 4, блок 5 управления, имеющий первый и второй входы, включающий компаратор 6, усилители 7 и 8 мощности, выходы которых образуют соответственно первый и второой выходы блока 5 управления, дополнительный трансформатор 9, дополнительный транзистор 15, коллектор которого подключен к среднему выводу первичной обмотки выходного трансформатора 4 (точка соединения второго вывода первичной обмотки 16 и первого вывода первичной обмотки 17 выходного трансформатора 4). Эмиттер дополнительного транзистора 15 подключен к отрицательной шине 1.2 источника 1 питания постоянного тока и к второму входу блока 5 управления, а база к дополнительному выходу блока 5 управления. Первый и второй выходы блока управления подключены к первичной обмотке 10 дополнительного трансформатора 9. Первый вывод вторичной обмотки 11 дополнительного трансформатора 9 через резистор 13 соединен с базой силового транзистора 2, эмиттер которого соединен с вторым выводом вторичной обмотки 11 дополнительного трансформатора 9 и первым выводом первичной обмотки 16 выходного трансформатора 4. Второй вывод первичной обмотки 17 выходного трансформатора 4 подключен к эмиттеру силового транзистора 3 и первому выводу вторичной обмотки 12 дополнительного трансформатора 9, второй вывод обмотки 12 через резистор 14 подключен к базе силового транзистора 3. Коллекторы силовых транзисторов 2 и 3 соединены между собой и подключены к положительной шине 1.1 источника 1 питания постоянного тока. Вторичная обмотка 18 выходного трансформатора 4 подключена к первому и второму входам выпрямителя 19, к первому и второму выходам которого подключены соответствующие входы фильтра 20, первый и второй выходы которого соединены с нагрузкой 21 и соответственно с первым и вторым входами блока 5 управления. Первый выход фильтра 20 имеет более положительный потенциал, чем второй его выход. The push-pull transistor inverter contains a direct current source 1, power transistors 2 and 3, an output transformer 4, a control unit 5 having first and second inputs, including a comparator 6, power amplifiers 7 and 8, the outputs of which form the first and second outputs of the control unit 5, respectively , an additional transformer 9, an additional transistor 15, the collector of which is connected to the middle terminal of the primary winding of the output transformer 4 (the connection point of the second terminal of the primary winding 16 and the first terminal of the primary output transformer 4) heel 17. The emitter of the additional transistor 15 is connected to the negative bus 1.2 of the DC power supply 1 and to the second input of the control unit 5, and the base to the additional output of the control unit 5. The first and second outputs of the control unit are connected to the primary winding 10 of the additional transformer 9. The first output of the secondary winding 11 of the additional transformer 9 through a resistor 13 is connected to the base of the power transistor 2, the emitter of which is connected to the second output of the secondary winding 11 of the additional transformer 9 and the first output of the primary winding 16 of the output transformer 4. The second output of the primary winding 17 of the output transformer 4 is connected to the emitter of the power transistor 3 and the first output of the secondary winding 12 will complement transformer 9, the second output of the winding 12 through a resistor 14 is connected to the base of the power transistor 3. The collectors of the power transistors 2 and 3 are interconnected and connected to the positive bus 1.1 of the DC power supply 1. The secondary winding 18 of the output transformer 4 is connected to the first and second inputs of the rectifier 19, to the first and second outputs of which the corresponding inputs of the filter 20 are connected, the first and second outputs of which are connected to the load 21 and, respectively, with the first and second inputs of the control unit 5. The first output of filter 20 has a more positive potential than its second output.

Блок 5 управления состоит из генератора 22 прямоугольных импульсов, двоичного счетчика 23 с 2^N выходами, триггеров 24 и 25, схемы 26 распределения импульсов, выполненной на элементе 2И, дополнительного усилителя 27 мощности, входами которого служат входы элемента 2И-НЕ, формирователя 28 длительности управляющих импульсов, источника 29 опорного напряжения и усилителя 30 ошибок, у которого инверсный вход образует первый вход блока 5 управления, а неинверсный вход соединен с выходом источника 29 опорного напряжения. Выход усилителя 30 ошибок соединен с инверсным входом компаратора 6, неинверсный вход которого подключен к второму выходу формирователя 28 длительности управляющих импульсов. Выход компаратора 6 соединен с четвертым входом формирователя 28 длительности управляющих импульсов, первый вход которого соединен с выходом схемы 26 распределения импульсов, а второй и третий входы подключены соответственно к неинверсному и инверсному выходам триггера 24 и соответствено к входам усилителей 7 и 8 мощности. Первый выход формирователя 28 длительности управляющих импульсов соединен с вторым входом дополнительного усилителя 27 мощности, первый вход которого соединен с первым входом схемы 26 распределения импульсов и выходом 2^Nдвоичного счетчика 23. Выходы 2^N-1 и p

двоичного счетчика 23 соединены соответственно с С-входом триггера 24 и С-входом триггера 25, у которого инверсный выход соединен с D-входом. Неинверсный выход триггера 25 соединен с D-входом триггера 24. Выход генератора 22 прямоугольных импульсов соединен с вторым входом схемы 26 распределения импульсов и счетным входом двоичного счетчика 23.The control unit 5 consists of a rectangular pulse generator 22, a binary counter 23 with 2 ^N outputs, flip-flops 24 and 25, a pulse distribution circuit 26 made on element 2I, an additional power amplifier 27, the inputs of which are inputs of the element 2I-NOT, former 28 control pulses, the reference voltage source 29 and the error amplifier 30, in which the inverse input forms the first input of the control unit 5, and the non-inverse input is connected to the output of the reference voltage source 29. The output of the error amplifier 30 is connected to the inverse input of the comparator 6, the non-inverse input of which is connected to the second output of the driver 28 of the duration of the control pulses. The output of the comparator 6 is connected to the fourth input of the driver 28 of the duration of the control pulses, the first input of which is connected to the output of the pulse distribution circuit 26, and the second and third inputs are connected respectively to the non-inverse and inverse outputs of the trigger 24 and, respectively, to the inputs of the power amplifiers 7 and 8. The first output of the shaper 28 of the duration of the control pulses is connected to the second input of the additional power amplifier 27, the first input of which is connected to the first input of the pulse distribution circuit 26 and the output 2 ^{N of the} binary counter 23. Outputs 2 ^N-1 and p

binary counter 23 are connected respectively to the C-input of the trigger 24 and the C-input of the trigger 25, in which the inverse output is connected to the D-input. The non-inverse output of the trigger 25 is connected to the D-input of the trigger 24. The output of the rectangular pulse generator 22 is connected to the second input of the pulse distribution circuit 26 and the counting input of the binary counter 23.

Формирователь 28 длительности управляющих импульсов содержит элементы 4И-НЕ 31 и 32, реверсивный двоичный счетчик 33 с 2^N выходами, резистивную матрицу 34, триггеры 35 и 36 и элемент 2ИЛИ-НЕ 37, выход которого соединен с третьими входами элементов 4И-НЕ 31 и 32 и образует первый выход формирователя 28 длительности управляющих импульсов. Второй выход формирователя длительности управляющих импульсов образован выходом резистивной матрицы 34, входы 2^о.2^N которой соединены с соответствующими выходами реверсивного счетчика 33. Входы "+1" и "-1" реверсивного счетчика 33 подключены соответственно к выходам элементов 4И-НЕ 31 и 32, первые входы которых соединены с С-входом триггера 35 и образуют первый вход формирователя 28 длительности управляющих импульсов. Второй вход элемента 4И-НЕ 31 объединен с R-входом триггера 35 и С-входом триггера 36 и образует второй вход формирователя 28 длительности управляющих импульсов. Третьим входом формирователя длительности управляющих импульсов является второй вход элемента 4И-НЕ 32. Неинвертированный выход триггера 36 соединен с R-входом реверсивного двоичного счетчика 33 и вторым входом элемента 2ИЛИ-НЕ 37, первый вход которого соединен с неинверсным выходом триггера 35. Четвертые входы элементов 4И-НЕ 31 и 32 соединены соответственно с инверсными выходами триггеров 35 и 36, S-входы которых подключены соответственно к выходам p

и p

0 реверсивного двоичного счетчика 33.Shaper 28 of the duration of the control pulses contains elements 4I-NOT 31 and 32, a reversible binary counter 33 with 2 ^N outputs, a resistive matrix 34, flip-flops 35 and 36, and element 2OR-NOT 37, the output of which is connected to the third inputs of elements 4I-NOT 31 and 32 and forms the first output of the driver 28 of the control pulse duration. The second output of the shaper of the duration of the control pulses is formed by the output of the resistive matrix 34, the inputs 2 ^о .2 ^{N of} which are connected to the corresponding outputs of the reverse counter 33. The inputs "+1" and "-1" of the reverse counter 33 are connected respectively to the outputs of the elements 4I-NOT 31 and 32, the first inputs of which are connected to the C-input of the trigger 35 and form the first input of the shaper 28 of the duration of the control pulses. The second input of the element 4I-NOT 31 is combined with the R-input of the trigger 35 and the C-input of the trigger 36 and forms the second input of the driver 28 of the duration of the control pulses. The third input of the driver pulse duration is the second input of the 4I-NOT 32 element. The non-inverted output of the trigger 36 is connected to the R-input of the binary counter 33 and the second input of the 2NI-NOT 37 element, the first input of which is connected to the non-inverse output of the trigger 35. Fourth inputs of the elements 4I-NOT 31 and 32 are connected respectively to the inverse outputs of triggers 35 and 36, the S-inputs of which are connected respectively to the outputs p

and p

0 reverse binary counter 33.

Двухтактный транзисторный инвертор работает следующим образом. Push-pull transistor inverter operates as follows.

Пусть в момент времени t_о выходы 2^о.2^N счетчика 23 и реверсивного счетчика 33, а также выходы триггеров 24 и 25 находятся в состоянии логического "0". Сигнал логического "0", поступивший с выхода 2^Nсчетчика 23 на вход дополнительного усилителя 27 мощности, удерживает в закрытом состоянии дополнительный транзистор 15, в результате чего через первичную обмотку 17, подключенную в данный момент времени через силовой транзистор 3 к положительной шине 1.1 источника 1 питания постоянного тока, ток не течет и напряжение на вторичной обмотке 18 выходного трансформатора 4 отсутствует.Let at time t _{about the} outputs 2 ^about .2 ^{N of the} counter 23 and the reverse counter 33, as well as the outputs of the triggers 24 and 25 are in a logical "0" state. The logic signal "0", received from the output 2 ^{N of the} counter 23 to the input of the additional power amplifier 27, keeps the additional transistor 15 closed, as a result of which, through the primary winding 17, which is currently connected through the power transistor 3 to the positive bus 1.1 of the source 1 DC power, current does not flow and the voltage on the secondary winding 18 of the output transformer 4 is absent.

В момент времени t₁ выход 2^N-1 счетчика 23 переключается из состояния логического "0" в состояние логической "1". Но так как на выходе 2^N счетчика 23 по-прежнему состояние логического "0", то дополнительный транзистор 15 все еще находится в закрытом состоянии и напряжение на вторичной обмотке 18 выходного трансформатора 4 отсутствует.At time t _{1, the} output 2 ^{N-1 of the} counter 23 is switched from the logical “0” state to the logical “1” state. But since the output 2 ^{N of the} counter 23 is still the logical “0” state, the additional transistor 15 is still in the closed state and there is no voltage on the secondary winding 18 of the output transformer 4.

В момент времени t₂ на выходе 2^N-1 счетчика 23 устанавливается состояние логического "0", а на его выходе 2^N логической "1", разрешающей прохождение сигналов с выхода генератора 22 прямоугольных импульсов через схему 26 распределения импульсов на первый вход формирователя 28 длительности управляющих импульсов, а также разрешающей через дополнительный усилитель 27 мощности перевод дополнительного транзистора 15 в открытое состояние. Но дополнительный транзисторо 15 будет по-прежнему в закрытом состоянии, так как на второй вход дополнительного усилителя 27 мощности поступает с выхода элемента 2ИЛИ-НЕ 37 сигнал логического 0", который формируется в результате установки в состояние логической "1" выхода триггера 36 по S-входу сигналом логического "0" с выхода p

0 реверсивного счетчика 33. Переключение выхода p

0 реверсивного счетчика 33 в состояние логического "0" происходит по сигналу, который поступает с выхода генератора 22 прямоугольных импульсов через схему 26 распределения импульсов и элемент 4И-НЕ 32 на вход "-1" реверсивного счетчика 33.At time t ₂ at the output 2 ^{N-1 of the} counter 23 the logical “0” state is set, and at its output 2 ^N logical “1”, allowing the passage of signals from the output of the rectangular pulse generator 22 through the pulse distribution circuit 26 to the first input of the shaper 28 the duration of the control pulses, as well as allowing the additional transistor 15 to open state through an additional power amplifier 27. But the additional transistor 15 will still be in the closed state, since the logical 0 ’signal, which is formed as a result of setting the trigger output 36 to S to the logical 1 1’ state, is supplied to the second input of the additional power amplifier 27 -input by a logic signal “0” from output p

0 reverse counter 33. Switch output p

0 of the reverse counter 33 to the logical “0” state occurs according to the signal that is supplied from the output of the rectangular pulse generator 22 through the pulse distribution circuit 26 and element 4I-NOT 32 to the input “-1” of the reverse counter 33.

Выбор направления счета, т.е. на какой из входов "+1" или "-1" реверсивного счетчика 33 поступает сигнал с выхода генератора 22 прямоугольных импульсов, задается логическим уровнем сигналов на втором и третьем входах формирователя 28 длительности управляющих импульсов, которые соединены соответственно с неинверсным и инверсным выходами триггера 24. В момент времени t₂ логический "0" на втором входе и логическая "1" на третьем входе формирователя 28 длительности управляющих импульсов задает для реверсивного счетчика 33 режим обратного счета.The choice of the direction of the account, i.e. which of the inputs "+1" or "-1" of the reverse counter 33 receives a signal from the output of the rectangular pulse generator 22, is determined by the logic level of the signals at the second and third inputs of the driver 28 of the duration of the control pulses, which are connected respectively to the non-inverse and inverse outputs of the trigger 24 At time t _{2, a} logical "0" at the second input and a logical "1" at the third input of the driver 28 of the duration of the control pulses sets the reverse counter for the counter 33.

В момент времени t₃ при переключении выхода 2^N-1 счетчика 23 из состояния логического "0" в состояние логической "1", происходит установка логического состояния выходов триггера 24 в соответствии с логическим уровнем на его D-входе. На D-входе триггера 24 по-прежнему уровень логического "0", поэтому состояние выходов триггера 24 будет такое же, как и в момент времени t₂, а так как логическое состояние выходов триггера 24 задает режим работы реверсивного счетчика 33 и состояние силовых транзисторов 2 и 3, то и режим работы реверсивного счетчика 33 и состояние силовых транзисторов 2 и 3 соответствуют предыдущему моменту времени t₂.At time t _3, when the output 2 of the ^N-1 counter 23 is switched from the logical “0” state to the logical “1” state, the logical state of the outputs of the trigger 24 is set in accordance with the logical level at its D-input. At the D-input of trigger 24, the logic level is still “0”, therefore, the state of the outputs of trigger 24 will be the same as at time t ₂ , and since the logical state of the outputs of trigger 24 determines the operation mode of the reverse counter 33 and the state of power transistors 2 and 3, then the operation mode of the reverse counter 33 and the state of the power transistors 2 and 3 correspond to the previous time t ₂ .

В момент времени t₄ на выходах 2^N-1 и 2^N счетчика 23 устанавливается состояние логического "0", а на его выходе p

появляется импульс шириной, равной ширине импульса, поступающего с выхода генератора 22 прямоугольных импульсов на счетный вход счетчика 23. По заднему фронту импульса на выходе p

счетчика 23 происходит переключение выхода триггера 25 из состояния логического "0" в состояние логической "1", таким образм, на D-входе триггера 24 устанавливается состояние логической "1". Состояние логического "0" на выходе 2^Nсчетчика 23 запрещает прохождение импульсов с выхода генератора 22 прямоугольных импульсов через схему 26 распределения импульсов на первый вход формирователя 28 длительности управляющих импульсов, а также, поступая на первый вход дополнительного усилителя 27 мощности, запрещает перевод дополнительного транзистора 15 в открытое состояние.At time t ₄ at the outputs 2 ^N-1 and 2 ^{N of the} counter 23, the state of logic “0” is set, and at its output p

there appears a pulse with a width equal to the width of the pulse coming from the output of the generator 22 of rectangular pulses to the counting input of the counter 23. On the trailing edge of the pulse at the output p

counter 23, the output of the trigger 25 is switched from the state of the logical "0" to the state of the logical "1", so, at the D-input of the trigger 24, the state of the logical "1" is set. The state of the logical “0” at the output 2 ^{N of the} counter 23 prohibits the passage of pulses from the output of the rectangular pulse generator 22 through the pulse distribution circuit 26 to the first input of the driver pulse duration 28, and also, entering the first input of the additional power amplifier 27, prohibits the transfer of an additional transistor 15 to the open state.

Так как на D-входе триггера 24 присутствует уровень логической "1", то в момент времени t₅ при переключении выхода 2^N-1 счетчика 23 из состояния логического "0" в состояние логической "1" на выходе триггера 24 устанавливается состояние логической "1". Переключение логических состояний выходов триггера 24 ведет к тому, что открывается силовой транзистор 2 и закрывается силовой транзистор 3, а для реверсивного счетчика 33 устанавливается режим прямого счета. На выходе 2^N счетчика 23 по-прежнему состяние логического "0", поэтому дополнительный транзистор 15 закрыт и через подключенную в данный момент времени к положительной шине 1.1 источника 1 постоянного тока обмотку 16 выходного трансформатора 4 ток не течет.Since the logic level “1” is present at the D-input of trigger 24, then at time t _5, when the output 2 of ^{N-1 of the} counter 23 switches from the state of logical “0” to the state of logical “1”, the output of trigger 24 is set to logical 1". Switching the logical states of the outputs of the trigger 24 leads to the fact that the power transistor 2 opens and the power transistor 3 closes, and a direct counting mode is set for the reverse counter 33. At the output 2 ^{N of the} counter 23, the state is still logical “0”, therefore, the additional transistor 15 is closed and no current flows through the winding 16 of the output transformer 4 through the current bus 1 connected to the positive DC source 1.

На второй вход формирователя 28 длительности управляющих импульсов с выхода триггера 23 поступает сигнал логической "1", поэтому в момент времени t₆, когда на выходе 2^N счетчика 23 устанавливается состояние логической "1", на вход реверсивного счетчика 33 с выхода генератора 22 прямоугольных импульсов через схему 26 распределения импульсов и элемент 4И-НЕ 31 поступают импульсы. В результате на выходе резистивной матрицы 34 на интервале времени от t₆ до t₈ формируется ступенчатонарастающее напряжение, которое, поступая на вход компаратора 6, сравнивается с напряжением, поступающим на его инверсный вход с выхода усилителя 30 ошибок. Так как напряжение на нагрузке 21 меньше напряжения на выходе источника 29 опорного напряжения, то на выходе компаратора 6 присутствует логический "0", который поступая на четвертый вход формирователя 28 длительности управляющих импульсов, содает условия для установки неинверсного выхода триггеров 35 и 36 в состояние логического "0", что в свою очередь устанавливает на выходе элемента 2ИЛИ-НЕ 37 состояние логической "1".The second input of the shaper 28 of the duration of the control pulses from the output of the trigger 23 receives a logical "1" signal, therefore, at time t ₆ , when the state of the logical "1" is set at the output 2 ^{N of the} counter 23, the input of the reverse counter 33 from the output of the rectangular generator 22 pulses through the pulse distribution circuit 26 and the element 4I-NOT 31 receives pulses. As a result, a step-wise voltage is formed at the output of the resistive matrix 34 over a time interval from t ₆ to t ₈ , which, when fed to the input of the comparator 6, is compared with the voltage supplied to its inverse input from the output of the amplifier 30 errors. Since the voltage at the load 21 is less than the voltage at the output of the reference voltage source 29, a logical "0" is present at the output of the comparator 6, which, when fed to the fourth input of the driver 28 of the control pulse duration, creates the conditions for setting the non-inverse output of triggers 35 and 36 to the logical state "0", which in turn sets the state of the logical "1" at the output of element 2 OR NOT 37.

Таким образом, в момент времени t₆ на входы дополнительного усилителя 27 мощности поступают сигналы логической "1" с выхода 2^Nсчетчика 23 и с выхода элемента 2ИЛИ-НЕ 37, что способствует переводу дополнительного транзистора 15 в открытое состояние. Через первичную обмотку 16 выходного трансформатора 4 течет ток. Так как за время от t₆ до t₈ напряжение на нагрузке 21 не достигает заданного уровня напряжения на выходе источника 29 опорного напряжения, то длительность импульса тока через первичную обмотку 16 выходного трансформатора 4 определяется длительностью импульса на выходе 2^N счетчика 23.Thus, at time t _6, logic 1 signals are input to the inputs of the additional power amplifier 27 from the output 2 ^{N of the} counter 23 and from the output of the 2OR-NOT 37 element, which contributes to the transfer of the additional transistor 15 to the open state. A current flows through the primary winding 16 of the output transformer 4. Since during the time from t ₆ to t _{8, the} voltage at the load 21 does not reach the specified voltage level at the output of the reference voltage source 29, the duration of the current pulse through the primary winding 16 of the output transformer 4 is determined by the duration of the pulse at the output 2 ^{N of the} counter 23.

В момент времени t₈ на выходе 2^N счетчика 23 устанавливается состояние логического "0",в результате чего закрывается дополнительный транзистор 15 и прекращается поступление импульсов с выхода генератора 22 прямоугольных импульсов через схему 26 распределения импульсов на первый вход формирователя 28 длительности управляющих импульсов. На выходе p

счетчика 23 формируется импульс, по заднему фронту которого на выходе триггера 25 устанавливается состояние логического "0", который присутствует и на D-входе триггера 24.At time t _8, at the output 2 ^{N of} counter 23, the logical “0” state is set, as a result of which the additional transistor 15 is closed and the pulses from the output of the rectangular pulse generator 22 are stopped through the pulse distribution circuit 26 to the first input of the control pulse generator 28. Output p

counter 23 generates a pulse along the trailing edge of which at the output of trigger 25 sets the state of logical "0", which is also present at the D-input of trigger 24.

Таким образом, в момент времени t₉ при переключении выхода 2^N-1счетчика 23 из состояния логического "0" в состояние логической "1" уровень логического "0", присутствующий на D-входе триггера 24, записывается на его выход. В результате на неинверсном выходе триггера 24 устанавливается состояние логического "0", а на его инверсном выходе состояние логической "1". Изменение состояния выходов триггера 24 ведет к тому, что для реверсивного счетчика 33 устанавливается режим обратного счета, а через открывшийся силовой транзистор 3 к положительной шине 1.1 источника 1 питания постоянного тока подключается первичная обмотка 17 выходного трансформатора 4. Присутствие логического "0" на выходе 2^N счетчика 23 по-прежнему запрещает открытое состояние для дополнительного транзистора 15. Через первичную обмотку 17 выходного трансформатора 4 ток не течет.Thus, at time t _9, when the output 2 of the ^N-1 counter 23 is switched from the logical “0” state to the logical “1” state, the logical “0” level present at the D-input of trigger 24 is written to its output. As a result, at the non-inverse output of trigger 24, the state of the logical “0” is set, and at its inverse output, the state of the logical “1”. Changing the status of the outputs of the trigger 24 leads to the fact that the reverse counter 33 is set to the countdown mode, and through the opened power transistor 3 to the positive bus 1.1 of the DC power supply 1, the primary winding 17 of the output transformer 4 is connected. The presence of a logical "0" at output 2 ^{N of the} counter 23 still prohibits the open state for the additional transistor 15. No current flows through the primary winding 17 of the output transformer 4.

В момент времени t₁₀ на выходе 2^N счетчика 23 устанавливается состояние логической "1", в результате на вход "-1" счетчика 33 поступают импульсы с выхода генератора 22 прямоугольных импульсов и открывается дополнительный транзистор 15. Через первичную обмотку 17 выходного трансформатора 4 течет ток.At time t ₁₀ at the output 2 ^{N of} counter 23, the logical state “1” is set, as a result, pulses from the output of rectangular-wave generator 22 are received at the input “-1” of counter 33 and an additional transistor 15 opens. Through the primary winding 17 of output transformer 4 flows current.

В момент времени t₁₁ на выходе p

счетчика 23 формируется импульс, по которому переключается состояние выходов триггера 25, в результате чего на D-входе триггера 24 устанавливается уровень логической "1". В этот же самый момент времени на выходе p

0 реверсивного счетчика 33 устанавливается состояние логического "0", который по S-входу переключает выход триггера 36 в состояние логической "1". Переключение выхода триггера 36 в состояние логической "1" приводит к переключению выхода элемента 2ИЛИ-НЕ 37 в состояние логического "0" и, как следствие, к переводу через дополнительный усилитель 27 мощности в закрытое состояние дополнительного транзистора 15. Ток через первичную обмотку 17 выходного трансформатора 4 прекращается.At time t ₁₁ at the output p

counter 23 generates a pulse, which switches the state of the outputs of the trigger 25, as a result of which the logic level “1” is set at the D-input of the trigger 24. At the same instant in output p

0 of the reverse counter 33 sets the state of the logical "0", which at the S-input switches the output of the trigger 36 to the state of the logical "1". Switching the trigger output 36 to the logical “1” state leads to switching the output of the 2OR-NOT 37 element to the logical “0” state and, as a result, transfers the additional transistor 15 to the closed state through the additional power amplifier 27. The current through the primary winding 17 of the output transformer 4 is terminated.

Длительность импульса тока через первичную обмотку 16 выходного трансформатора 4 однозначно определяется количеством импульсов, записанных в реверсивный счетчик 33 при прямом счете, а длительность импульса тока через первичную обмотку 17 выходного трансформатора 4 определяется количеством импульсов, записанных в реверсивный счетчик 33 при обратном счете. Количество импульсов, записанных в реверсивный счетчик 33 при прямом и обратном счете, одинаково, поэтому можно утверждать, что длительность импульсов намагничивания сердечника выходного трансформатора 4 в обоих направлениях одинакова. The duration of the current pulse through the primary winding 16 of the output transformer 4 is uniquely determined by the number of pulses recorded in the reverse counter 33 during direct counting, and the duration of the current pulse through the primary winding 17 of the output transformer 4 is determined by the number of pulses recorded in the reversing counter 33 during the counting down. The number of pulses recorded in the reversible counter 33 in the forward and backward counts is the same, so it can be argued that the duration of the magnetization pulses of the core of the output transformer 4 in the same direction.

Рассмотренные процессы повторяются до момента времени t_i, когда напряжение на нагрузке 21 отличается от напряжения на выходе источника 29 опорного напряжения на такую величину, что уровень напряжения на выходе усилителя 30 ошибок меньше максимального уровня напряжения на выходе резистивной матрицы 34.The considered processes are repeated until the time t _i , when the voltage at the load 21 differs from the voltage at the output of the reference voltage source 29 by such a value that the voltage level at the output of the amplifier 30 errors is less than the maximum voltage level at the output of the resistive matrix 34.

Предположим, что в момент времени t_i0 на выходе 2^N счетчика 23 установлено состояние логического "0", которое запрещает прохождение импульсов с выхода генератора 22 прямоугольных импульсов через схему 26 распределения импульсов на первый вход формирователя 28 длительности управляющих импульсов, а также через дополнительный усилитель 27 мощности удерживает в закрытом состоянии дополнительный транзистор 15.Suppose that at time t _i0 at the output 2 ^{N of} counter 23, a logical “0” state is established, which prohibits the passage of pulses from the output of the rectangular pulse generator 22 through the pulse distribution circuit 26 to the first input of the driver pulse duration 28, and also through an additional amplifier 27 power holds in closed state an additional transistor 15.

Так как в момент времени t_i0 на неинверсном выходе триггеров 24 и 25 установилось состояние логической "1",то для реверсивного счетчика 33 задан режим прямого счета и через усилители 7 и 8 мощности и дополнительный трансформатор 9 переведены в открытое состояние силовой транзистор 2 и в закрытое состояние силовой транзистор 3. В результате к положительной шине 1.1 источника 1 питания постоянного тока подключена обмотка 16 выходного трансформатора 4. Но так как дополнительный транзистор 15 закрыт, то через обмотку 16 выходного трансформатора 4 ток не течет и на обмотке 18 выходного трансформатора 4 напряжение отсутствует.Since at the time t _i0 at the non-inverse output of flip-flops 24 and 25 the logical state “1” was set, then for the reverse counter 33 the direct counting mode is set and the power transistor 2 is turned into open state through power amplifiers 7 and 8 and additional transformer 9 and into closed state power transistor 3. As a result, the winding 16 of the output transformer 4 is connected to the positive bus 1.1 of the DC power supply 1. But since the additional transistor 15 is closed, the current does not flow through the winding 16 of the output transformer 4 Odd and on the winding 18 of the output voltage of the transformer 4 is absent.

В момент времени t_i1 на выходе 2^N-1 счетчика 23 устанавливается состояние логического "0", а на его выходе 2^N состояние логической "1", которая разрешает прохождение импульсов с выхода генератора 22 прямоугольных импульсов на первый вход формирователя 28 длительности управляющих импульсов, а также переводит в открытое состояние дополнительный транзистор 15. Течет ток через обмотку 16 выходного трансформатора 4, и на нагрузке 21 напряжение начинает увеличиваться. Так как для реверсивного счетчика 33 задан режим прямого счета, то на выходе резистивной матрицы 34 на интервале времени от t_i1 до t_i2формируется ступенчато-нарастающее напряжение.At time t _i1, at the output 2 ^{N-1 of} counter 23, the logical “0” state is set, and at its output 2 ^{N, the} state is logical “1”, which allows the passage of pulses from the output of the rectangular pulse generator 22 to the first input of the driver 28 of the control pulse duration , and also transfers an additional transistor 15 to the open state. Current flows through the winding 16 of the output transformer 4, and at the load 21 the voltage begins to increase. Since the direct counter mode is set for the reversible counter 33, a stepwise increasing voltage is generated at the output of the resistive matrix 34 over a time interval from t _i1 to t _i2 .

В момент времени t_i2 уровень ступенчато-нарастающего напряжения, поступающего на неинверсный вход компаратора 6, достигнет уровня напряжения, который поступает на инверсный вход компаратора с выхода усилителя 30 ошибки, поэтому на выходе компаратора 6 устанавливается состояние логической "1", которая через четвертый вход формирователя 28 длительности управляющих импульсов поступает на D-входы триггеров 35 и 36. По фронту импульса, поступающего с выхода генератора 22 прямоугольных импульсов на первый вход формирователя 28 длительности управляющих импульсов, логическая "1" с D-входа триггера 35 записывается на его неинверсный выход. Уровень логической "1", поступая с неинверсного выхода триггера 35 на вход элемента 2ИЛИ-НЕ 37, переводит его выход в состояние логического "0". Переключение выхода элемента 2ИЛИ-НЕ 37 в состояние логического "0" приводит к тому, что через дополнительный усилитель 27 мощности закрывается дополнительный транзистор 15. Ток через обмотку 16 выходного трансформатора 4 не течет, и напряжение на нагрузке 21 перестает нарастать. В то же самое время уровень логической "1" с неинверсного выхода триггера 35 через элементы 2ИЛИ-НЕ и 4И-НЕ запрещает прохождение импульсов на счетный вход "+1" реверсивного счетчика 33. В реверсивном счетчике 33 запоминается количество импульсов, поступивших на его вход "+1" за время от t_i1 до t_i2.At time t _{i2, the} level of stepwise increasing voltage supplied to the non-inverse input of the comparator 6 reaches the voltage level that is supplied to the inverse input of the comparator from the output of the error amplifier 30, therefore, the logic 1 is set at the output of the comparator 6, which is through the fourth input of the shaper 28 of the duration of the control pulses is supplied to the D-inputs of the triggers 35 and 36. On the front of the pulse coming from the output of the generator 22 of rectangular pulses to the first input of the shaper 28 of the duration I control of pulses, the logic "1" from the D-trigger input 35 is recorded at its non-inverting output. The logic level "1", coming from the non-inverse output of the trigger 35 to the input of the element 2 OR NOT 37, puts its output in the state of the logical "0". Switching the output of the 2OR-NOT 37 element to the logical "0" state leads to the fact that an additional transistor 15 is closed through the additional power amplifier 27. The current does not flow through the winding 16 of the output transformer 4, and the voltage at the load 21 ceases to increase. At the same time, the logic level “1” from the non-inverse output of trigger 35 through the elements 2OR-NOT and 4I-NOT prohibits the passage of pulses to the counting input “+1” of the reverse counter 33. The number of pulses received at its input is stored in the reverse counter 33 "+1" for the time from t _i1 to t _i2 .

Так как длительность импульса, формируемого на выходе дополнительного усилителя 27 мощности на интервале времeни от t_i1 до t_i2, меньше длительности импульса, формируемого на выходе 2^N счетчика 23 на интервале времени от t_i1 до t_i3, то в момент времени t_i3 перевод выхода 2^N счетчика 23 в состояние логического "0" наряду с фиксацией закрытого состояния дополнительного транзистора 15 еще и запрещает прохождение импульсов с выхода генератора 22 прямоугольных импульсов через схему 26 распределения импульсов на первый вход формирователя 28 длительности управляющих импульсов.Since the duration of the pulse generated at the output of the additional power amplifier 27 in the time interval from t _i1 to t _i2 is less than the duration of the pulse generated at the output 2 ^{N of the} counter 23 in the time interval from t _i1 to t _i3 , then at time t _{i3 the} translation the output 2 ^{N of the} counter 23 to the logical "0" state along with fixing the closed state of the additional transistor 15 also prohibits the passage of pulses from the output of the rectangular pulse generator 22 through the pulse distribution circuit 26 to the first input of the shaper 28 of the duration equalizing pulses.

Появление импульса на выходе p

счетчика 23 переводит неинверсный выход триггера 25 и связанный с ним D-вход триггера 24 в состояние логического "0", который в момент времени t_i4 записывается на неинверсный выход триггера 24. Переключение неинверсного выхода триггера 24 в состояние логического "0", а инверсного в состояние логической "1" приводит к тому, что закрывается силовой транзистор 2, а через открытый силовой транзистор 3 к положительной шине 1.1 источника 1 питания постоянного тока подключается обмотка 17 выходного трансформатора 4. Переключение обмоток 16 и 17 выходного трансформатора 4 происходит в бестоковом режиме, так каак закрыт дополнительный транзистор 15. Переключение инверсного выхода триггера 24 в момент времения t_i4 в состояние логического "0" ведет к установке режима обратного счета для реверсивного счетчика 33. Таким образом, тактовые импульсы, поступающие на первый вход формирователя 28 длительности управляющих импульсов, пропускаются через элемент 4И-НЕ 32 на вход "-1" реверсивного счетчика 33.The appearance of a pulse at the output p

the counter 23 puts the non-inverse output of the trigger 25 and the associated D-input of the trigger 24 to the logical "0" state, which at time t _{i4 is} written to the non-inverse output of the trigger 24. Switching the non-inverse output of the trigger 24 to the logical "0", and the inverse to the logical “1” state, the power transistor 2 closes, and through the open power transistor 3, the winding 17 of the output transformer 4 is connected to the positive bus 1.1 of the DC power supply 4. Switching the windings 16 and 17 of the output transformer rmatora 4 occurs in the currentless mode so kaak closed additional transistor 15. Switching inverted output latch 24 at time t _i4 to a logical "0" leads to a reverse counting mode to down counter 33. Thus, the clock input to the first the input of the shaper 28 of the duration of the control pulses are passed through the element 4I-NOT 32 to the input "-1" of the reverse counter 33.

Переключение в момент времени t_i5 выхода 2^N счетчика 24 в состояние логической "1" ведет к тому, что открывается дополнительный транзистор 15, а также на вход "-1" реверсивного счетчика 33 через элемент 4Н-НЕ 32 и схему 26 распределения импульсов поступают импульсы с выхода генератора 22 прямоугольных импульсов.Switching at time t _{i5 the} output 2 ^{N of the} counter 24 to the logical “1” state leads to the opening of an additional transistor 15, as well as to the input “-1” of the reverse counter 33 through the 4H-NOT 32 element and the pulse distribution circuit 26 pulses from the output of the generator 22 rectangular pulses.

В интервале времени от t_i5 до t_i6 на выходе резистивной матрицы 34 формируется ступенчатопадающее напряжение, а через обмотку 17 выходного трансформатора 4 течет размагничивающий ток, в результате чего на вторичной обмотке 18 выходного трансформатора 4 появляется напряжение.In the time interval from t _i5 to t _i6 , a stepwise voltage is generated at the output of the resistive matrix 34, and a demagnetizing current flows through the winding 17 of the output transformer 4, as a result of which a voltage appears on the secondary winding 18 of the output transformer 4.

Так как за время от t_i5 до t_i6 на вход "-1" реверсивного счетчика 33 поступает количество импульсов, равное запомненному реверсивным счетчиком 33 в режиме прямого счета, то в момент времени t_i6 выход p

0 реверсивного счетчика 33 переключается в состояние логического"0", который, поступая на S-вход триггера 36, переводит неинверсный выход триггера 36 в состояние логической "1".Since during the time from t _i5 to t _i6, the input “-1” of the reverse counter 33 receives the number of pulses equal to that remembered by the reverse counter 33 in the direct counting mode, then at time t _{i6 the} output p

0 of the reverse counter 33 switches to the state of the logical "0", which, entering the S-input of the trigger 36, transfers the non-inverse output of the trigger 36 to the state of the logical "1".

Перевод неинверсного выхода триггера 36 в состояние логической "1", а инверсного в состояние логического "0" приводит к тому, что прекращается поступление импульсов через элемент 4И-НЕ 32 на вход "-1" реверсивного счетчика 33, фиксируется нулевое состояние выходов 2^о.2^Nреверсивного счетчика 33, так как на R-вход реверсивного счетчика 33 поступает уровень логической "1" с неинверсного выхода триггера 36. Через элемент 2ИЛИ-НЕ 37 и дополнительный усилитель 27 мощности переводится в закрытое состояние дополнительный транзистор 15. Процесс размагничивания сердечника выходного трансформатора 4 прекращается.The translation of the non-inverse output of the trigger 36 to the logical state “1”, and the inverse to the logical state “0” leads to the fact that the flow of pulses through the element 4I-NOT 32 to the input “-1” of the reverse counter 33 is stopped, the zero state of the outputs 2 ^о .2 ^{N of the} reverse counter 33, since the logic input “1” is supplied to the R-input of the reverse counter 33 from the non-inverse output of the trigger 36. Via the 2OR-NOT 37 element and the additional power amplifier 27, the additional transistor 15 is closed. The demagnetization process the core of the output transformer 4 is terminated.

Длительность импульса намагничивания, формируемого на интервале времени от t_i1 до t_i2, равна длительности импульса размагничивания, формируемого на интервале времени от t_i5 до t_i6, так как на входы "+1" и "-1" реверсивного счетчикаа 33 на указанных выше интервалах времени поступает одинаковое количество импульсов.The duration of the magnetization pulse generated on the time interval from t _i1 to t _i2 is equal to the duration of the demagnetization pulse formed on the time interval from t _i5 to t _i6 , since the inputs “+1” and “-1” of the reverse counter 33 are on the above the time intervals receive the same number of pulses.

Таким образом обеспечивается равенство длительностей импульсов управления процессами намагничивания и размагничивания сердечника выходного трансформатора 4 за любой период управления состоянием сердечника выходного трансформатора. This ensures the equality of the durations of the control pulses of the magnetization and demagnetization of the core of the output transformer 4 for any period of control of the state of the core of the output transformer.

Во время процесса размагничивания сердечника выходного трансформатора 4 (для реверсивного счетчика 33 устанавливается режим обратного счета) на R-вход триггера 35 поступает уровень логического"0", приводящий неинверсный выход триггера 35 в состояние логического "0", тем самым подготавливая триггер 35 к следующему циклу управления состоянием сердечника выходного трансформатора 4. During the process of demagnetization of the core of the output transformer 4 (for the reverse counter 33, the countdown mode is set), the logic level “0” enters the R-input of trigger 35, bringing the non-inverse output of trigger 35 to the state of logical “0”, thereby preparing trigger 35 for the next the core state control cycle of the output transformer 4.

Наличие связи С-входа триггера 36 с неинверсным выходом триггера 24 связано с особенностями работы используемого реверсивного счетчика 33. The connection of the C-input of the trigger 36 with the non-inverse output of the trigger 24 is associated with the features of the used reverse counter 33.

Предлагаемый двухтактный транзисторный инвертор легко реализуется на современных микросхемах, например, серии К155, К555, К561, К554. Тип используемых транзисторов и микросхем зависит от мощности, которую необходимо обеспечить в нагрузке и от выбора частоты тактового генератора. The proposed push-pull transistor inverter is easily implemented on modern microcircuits, for example, the K155, K555, K561, K554 series. The type of transistors and microcircuits used depends on the power that needs to be provided in the load and on the choice of clock frequency.

Claims (2)

1. ДВУХТАКТНЫЙ ТРАНЗИСТОРНЫЙ ИНВЕРТОР, содержащий источник питания постоянного тока, первый и второй силовые транзисторы, выходной трансформатор, блок управления, имеющий первый и второй входы, включающий компаратор, первый и второй усилители мощности, выходы которых образуют соответственно первый и второй выходы блока управления, отличающийся тем, что в него введены дополнительный трансформатор, дополнительный транзистор, коллектор которого подключен к среднему выводу первичной обмотки выходного трансформатора, эмиттер к отрицательной шине источника питания постоянного тока и к второму входу блока управления, а база к дополнительному выходу блока управления, первый и второй выходы которого подключены к первичной обмотке дополнительного трансформатора, первый вывод первой вторичной обмотки дополнительного трансформатора через первый резистор соединен с базой первого силового трансформатора, эмиттер которого соединен с вторым выводом первой вторичной обмотки дополнительного трансформатора и первым крайним выводом первичной обмотки выходного трансформатора, второй крайний вывод которой подключен к эмиттеру второго силового транзистора и первому выводу второй вторичной обмотки дополнительного трансформатора, в то время как ее второй вывод через второй резистор подключен к базе второго силового транзистора, причем коллекторы первого и второго силовых транзисторов соединены между собой и подключены к положительной шине источника питания постоянного тока, вторичная обмотка выходного трансформатора подключена к первому и второму входам выпрямителя, к первому и второму выходам которого подключены соответствующие входы фильтра, первый и второй выходы которого соединены с нагрузкой и соответственно с первым и вторым входами блока управления, состоящего из генератора прямоугольных импульсов, двоичного счетчика с 2^N выходами, первого и второго триггеров, схемы распределения импульсов, дополнительного усилителя мощности, формирователя длительности управляющих импульсов, источника опорного напряжения и усилителя ошибок, у которого инверсный выход образует первый вход блока управления, а неинверсный вход соединен с выходом источника опорного напряжения, выход усилителя ошибок соединен с инверсным входом компаратора, неинверсный вход которого подключен к второму выходу формирователя длительности управляющих импульсов, а выход компаратора соединен с четвертым входом формирователя длительности управляющих импульсов, первый вход которого соединен с выходом схемы распределения импульсов, а второй и третий входы подключены соответственно к неинверсному и инверсному выходам первого триггера и соответственно к входам первого и второго усилителя мощности, первый выход формирователя длительности управляющих импульсов соединен с вторым входом дополнительного усилителя мощности, первый вход которого соединен с первым входом схемы распределения импульсов и выходом "2^N" двоичного счетчика, у которого выход "2^{N - 1}" соединен с C входом двоичного триггера, а выход

соединен с C входом второго триггера, у которого соединены D вход и инверсный выход, а неинверсный выход соединен с D входом первого триггера, выход генератора прямоугольных импульсов соединен с вторым входом схемы распределения импульсов и с счетным входом двоичного счетчика.1. A two-phase transistor inverter containing a DC power source, first and second power transistors, an output transformer, a control unit having first and second inputs, including a comparator, first and second power amplifiers, the outputs of which form the first and second outputs of the control unit, characterized in that an additional transformer, an additional transistor is introduced into it, the collector of which is connected to the middle terminal of the primary winding of the output transformer, the emitter to the negative on the second bus of the DC power supply and to the second input of the control unit, and the base to the additional output of the control unit, the first and second outputs of which are connected to the primary winding of the additional transformer, the first output of the first secondary winding of the additional transformer is connected to the base of the first power transformer, the emitter of which is connected to the second terminal of the first secondary winding of the additional transformer and the first extreme terminal of the primary winding of the output transformer, in the last terminal of which is connected to the emitter of the second power transistor and the first output of the second secondary winding of the additional transformer, while its second output through the second resistor is connected to the base of the second power transistor, and the collectors of the first and second power transistors are interconnected and connected to the positive to the DC power supply bus, the secondary winding of the output transformer is connected to the first and second inputs of the rectifier, to the first and second outputs of which cheny respective filter inputs, first and second outputs are connected with the load and with the first and second inputs of the control unit, consisting of a generator of rectangular pulses, the binary counter 2 ^N outputs, said first and second flip-flops, the pulse distribution circuits, an additional power amplifier, driver the duration of the control pulses, the reference voltage source and the error amplifier, in which the inverse output forms the first input of the control unit, and the non-inverse input is connected to the source output reference voltage, the output of the error amplifier is connected to the inverse input of the comparator, the non-inverse input of which is connected to the second output of the driver for the duration of the control pulses, and the output of the comparator is connected to the fourth input of the driver for the duration of the control pulses, the first input of which is connected to the output of the pulse distribution circuit, and the second and the third inputs are connected respectively to the non-inverse and inverse outputs of the first trigger and, respectively, to the inputs of the first and second power amplifier, the first th output driver duration of the control pulses is coupled to a second input of the additional power amplifier, a first input coupled to the first input of the pulse distribution circuit and output "2 ^N" binary counter whose output "2 ^{N - 1"} is connected to the C input of the binary trigger, and output

connected to the C input of the second trigger, in which the D input and the inverse output are connected, and the non-inverse output is connected to the D input of the first trigger, the output of the rectangular pulse generator is connected to the second input of the pulse distribution circuit and to the counting input of the binary counter. 2. Инвертор по п.1, отличающийся тем, что формирователь длительности управляющих импульсов содержит первый и второй элементы 4И НЕ, реверсивный двоичный счетчик с 2^N выходами, резистивную матрицу, третий и четвертый триггеры и элемент 2ИЛИ НЕ, выход которого соединен с третьими входами первого и второго элементов 4И НЕ и образует первый выход формирователя длительности управляющих импульсов, второй выход которого образован выходом резистивной матрицы, входы "2⁰" "2^N" которой соединены с соответствующими выходами реверсивного двоичного счетчика, входы "+1" и "-1" которого подключены соответственно к выходам первого и второго элементов 4И - НЕ, первые входы которых соединены с C входом третьего триггера и образуют первый вход формирователя длительности управляющих импульсов, а второй вход первого элемента 4И НЕ объединен с R входом третьего и C входом четвертого триггера и образует второй вход формирователя длительности управляющих импульсов, третий вход которого образован вторым входом второго элемента 4И НЕ, неинверсный выход четвертого триггера соединен с R входом реверсивного двоичного счетчика и вторым входом элемента 2ИЛИ НЕ, первый вход которого соединен с неинверсным выходом третьего триггера, четвертые входы первого и второго элементов 4И НЕ соединены соответственно с инверсными выходами третьего и четвертого триггеров, S входы которых подключены соответственно к выходам

и

реверсивного двоичного счетчика.2. The inverter according to claim 1, characterized in that the driver for the duration of the control pulses contains the first and second elements 4I NOT, a reversible binary counter with 2 ^N outputs, a resistive matrix, the third and fourth triggers and element 2 OR NOT, the output of which is connected to the third inputs first and second members 4I NOT and forms a first output driver duration of the control pulses, the second output of which is formed by a resistive matrix output, inputs "2 ^0" "2 ^N" are connected to the respective outputs of the reversible binary score an input whose inputs "+1" and "-1" are connected respectively to the outputs of the first and second elements 4I - NOT, the first inputs of which are connected to the C input of the third trigger and form the first input of the driver for the duration of the control pulses, and the second input of the first element 4I is NOT combined with the R input of the third and C input of the fourth trigger and forms the second input of the driver for the duration of the control pulses, the third input of which is formed by the second input of the second element 4 AND NOT, the non-inverse output of the fourth trigger is connected to the R input of the reverse binary counter and the second input of the element 2 OR NOT, the first input of which is connected to the non-inverse output of the third trigger, the fourth inputs of the first and second elements 4I are NOT connected respectively to the inverse outputs of the third and fourth triggers, S inputs of which are connected respectively to the outputs

and

reverse binary counter.

Images