RU2027315C1 - Video signal shaping device - Google Patents
Video signal shaping device Download PDFInfo
- Publication number
- RU2027315C1 RU2027315C1 SU5033360A RU2027315C1 RU 2027315 C1 RU2027315 C1 RU 2027315C1 SU 5033360 A SU5033360 A SU 5033360A RU 2027315 C1 RU2027315 C1 RU 2027315C1
- Authority
- RU
- Russia
- Prior art keywords
- input
- output
- read
- video signal
- write
- Prior art date
Links
Images
Landscapes
- Television Signal Processing For Recording (AREA)
Abstract
Description
Изобретение относится к телевизионной (ТВ) технике и может быть ипользовано для создания спецэффектов на экране ТВ-приемника, в частности для формования видеосигнала изображения "кадр в кадре". The invention relates to television (TV) technology and can be used to create special effects on the screen of a TV receiver, in particular for forming a frame-by-frame video signal.
Модернизация функций и технических характеристик средств ТВ-техники предусматривает такое преобразование видеосигнала, которое обеспечивает создание спецэффектов в ТВ-изображении типа вращательных и двухординатных перемещений по экрану, "кадр в кадре", "стоп-кадр", врезания в одно изображение островков другого, размеры и форма которых изменяются во времени, замещения и наложения отдельных зон нескольких изображений и т.п. При этом создание ряда спецэффектов возможно как на ТВ-центре с последующей передачей и воспроизведением их на экране ТВ-приемника, так и непосредственно в ТВ-приемнике благодаря включению в его схему соответствующих устройств. В последнем случае один из широко применяемых спецэффектов - изображение "кадр в кадре" - позволяет выводить на экране телевизора два ТВ-изображения, одно из которых принимается по основному ТВ-каналу и воспроизводится в нормальном масштабе на весь экран (основной видеосигнал), а другое принимается по дополнительному ТВ-каналу и воспроизводится в уменьшенном масштабе в одном из квадрантов экрана телевизора (дополнительный видеосигнал). Сжатие дополнительного изображения может производиться в любое желаемое число раз (n) путем записи в память из каждого кадра дополнительного изображения каждого n-го элемента разложения по видеостроке и каждой n-й строке в поле. Наиболее часто используют значения n =3,4, при которых сжатое дополнительное изображение является достаточно четким и информативным. The modernization of the functions and technical characteristics of the means of TV technology involves such a video signal conversion that provides special effects in a TV image such as rotational and two-dimensional movements on the screen, “frame in frame”, “freeze frame”, embedding islands of another in one image, dimensions and the shape of which changes in time, substitutions and overlays of individual zones of several images, etc. At the same time, the creation of a number of special effects is possible both on the TV center with their subsequent transmission and reproduction on the TV receiver screen, and directly in the TV receiver due to the inclusion of appropriate devices in its circuit. In the latter case, one of the widely used special effects - the "frame-in-picture" image - allows you to display two TV images on a TV screen, one of which is received on the main TV channel and is displayed on a normal scale on the entire screen (main video signal), and the other received via an additional TV channel and played back on a reduced scale in one of the quadrants of the TV screen (additional video signal). Compression of the additional image can be performed at any desired number of times (n) by writing to the memory from each frame an additional image of each n-th decomposition element along the video line and each n-th line in the field. The most commonly used values are n = 3.4, at which the compressed additional image is quite clear and informative.
В патенте США N 4811103, кл. H 04 N 5/262, описано устройство получения изображения "кадр в кадре" с корректором переключения чересстрочности, которое содержит источник основного и дополнительного видеосигналов, формирователи выборок основного и дополнительного видеосигналов, запоминающее устройство (ЗУ), куда записывается видеосигнал дополнительного изображения, цепь управления записью, включающую селектор синхроимпульсов дополнительного видеосигнала и формирователь адреса записи, цепь управления считыванием, включающую селектор синхроимпульсов основного видеосигнала и формирователь адреса считывания, детектор инверсии чересстрочности, цепь получения составного видеосигнала, который выводится на экран ТВ-приемника. In US patent N 4811103, CL. H 04 N 5/262, describes a frame-by-frame image-acquisition device with an interlacing switching corrector, which contains a source of primary and secondary video signals, samplers of primary and secondary video signals, a storage device (memory), where the video signal of the secondary image is recorded, and the control circuit recording, including an additional video signal clock selector and a recording address generator, a read control circuit including a main video clock selector Igna and a read address generator, interlace inversion detector circuit receiving a composite video signal which is displayed on the TV receiver screen.
Процесс получения изображения "кадр в кадре" производится над основным и дополнительным видеосигнлами в аналоговой форме и протекает так, что изображение от источника дополнительного видеосигнала сжимается (n=3) и построчно записывается в ЗУ синхронно с частотой дополнительного видеосигнала, а считывается из ЗУ синхронно с частотой основного видеосигнала, заменяя участок основного изображения в заранее определенном фиксированном месте. Поскольку фазовые соотношения синхроимпульсов основного и дополнительного видеосигналов произвольные, во избежание искажений в составном видеосигнале корректор обеспечивает добавление видеосигналов нечетных полей дополнительного изображения только в нечетные поля основного путем изменения при необходимости адреса считывания из ЗУ по сигналу от детектора инверсии чересстрочности. The process of obtaining a frame-by-frame image is performed on the main and additional video signals in analog form and proceeds so that the image from the source of the additional video signal is compressed (n = 3) and recorded line by line in the memory synchronously with the frequency of the additional video signal, and read from the memory synchronously with the frequency of the main video signal, replacing a portion of the main image in a predetermined fixed location. Since the phase relations of the clock pulses of the main and additional video signals are arbitrary, in order to avoid distortions in the composite video signal, the corrector ensures that the video signals of the odd fields of the additional image are added only to the odd fields of the main image by changing, if necessary, the read address from the memory by the signal from the interlace inversion detector.
Однако алгоритм работы данного устройства реализуется только благодаря использованию в его схеме специализированного ЗУ большой емкости с самоустановкой последовательности, микросхема которого (НМ 53031В) разработана японской фирмой Хитати. В указанной микросхеме задается лишь начальный адрес строки для записи последовательльности данных. However, the operation algorithm of this device is realized only through the use of a specialized high-capacity memory device with a self-setting sequence in its circuit, the microcircuit of which (NM 53031B) was developed by the Japanese company Hitati. In the indicated chip, only the starting address of the string for recording the data sequence is specified.
Наиболее близкой по технической сущности к заявляемому техническому решению является встроенная цифровая система, описанная в патенте США N 4673983, кл. H 04 N 5/272. Она содержит источник основного видеосигнала, выход которого соединен с селектором синхроимпульсов основного видеосигнала и с первым сигнальным входом коммутатора составного видеосигнала, источник дополнительного видеосигнала, выход которого подключен к входу селектора синхроимпульсов дополнительного видеосигнала и к входу аналого-цифрового преобразователя (АЦП), формирователь адреса записи и формирователь адреса считывания, коммутатор адреса записи-считывания (контроллер), первый вход которого подсоединен к выходу формирователя адреса записи, второй вход - к первому выходу формирователя адреса считывания, а выход - к адресному входу блока памяти, цифроаналоговый преобразователь (ЦАП), выход которого соединен с вторым сигнальным входом коммутатора составного видеосигнала, блок записи видеоинформации, подключенный между выходом АЦП и входом данных блока памяти, генератор тактовых импульсов дополнительного видеосигнала, обеспечивающий синхронность работы АЦП, входных каскадов блока записи и формирователя адреса записи, блок считывания, подключенный между выходом данных блока памяти и входом ЦАП, генератор тактовых импульсов основного видеосигнала, обеспечивающий синхронность работы выходного каскада (второй защелки) блока записи, блока считывания, ЦАП и формирователя адреса считывания, схему управления формированием составного сигнала с кнопкой включения всей системы, подключенную между вторым выходом формирователя адреса считывания и управляющим входом коммутатора составного видеосигнала. Closest to the technical nature of the claimed technical solution is the integrated digital system described in US patent N 4673983, class. H 04 N 5/272. It contains the source of the main video signal, the output of which is connected to the clock selector of the main video signal and to the first signal input of the composite video switch, the source of the additional video signal, the output of which is connected to the input of the clock selector of the additional video signal and to the input of the analog-to-digital converter (ADC), the recording address generator and a read address generator, a write-read address switch (controller), the first input of which is connected to the output of the driver recording address, the second input is to the first output of the read address generator, and the output is to the address input of the memory block, a digital-to-analog converter (DAC), the output of which is connected to the second signal input of the composite video switch, a video information recording unit connected between the ADC output and the data input a memory block, an additional video signal clock generator that ensures the synchronization of the ADC, the input stages of the recording unit and the shaper of the recording address, a reading unit connected between the output m of the data of the memory unit and the DAC input, the clock generator of the main video signal, which ensures the synchronization of the output stage (second latch) of the recording unit, the reading unit, the DAC and the read address generator, a control circuit for generating a composite signal with a power button for the entire system connected between the second output a shaper of the read address and the control input of the composite video switch.
В процессе формирования описанной системой изображений "кадр в кадре" дополнительный видеосигнал в цифровой форме записывается в блок памяти и считывается из него с частотой тактовых импульсов, синхронных с синхроимпульсами основного видеосигнала, при этом в блоке записи производится сжатие (n=3) строк дополнительного изображения только в вертикальном направлении, а процесс считывания блоком считывания осуществляется со скоростью, в три раза больше чем скорость записи, в результате чего обеспечивается получение сжатого дополнительного изображения. In the process of forming the “frame-in-frame” images described by the system of images, the additional video signal is digitally recorded in the memory unit and read from it with a frequency of clock pulses synchronous with the clock signals of the main video signal, while the recording unit compresses (n = 3) lines of the additional image only in the vertical direction, and the reading process by the reading unit is carried out at a speed three times higher than the recording speed, resulting in a compressed additional image.
Алгоритм работы встроенной цифровой системы достаточно сложен и, кроме того, для его реализации необходимо преобразование последовательного кода цифрового сигнала дополнительного изображения в параллельный. Такое преобразование выполняет блок записи видеоинформации, однако устойчивость его работы невысока, что отражается на качестве формируемого изображения "кадр в кадре". The algorithm of the integrated digital system is quite complicated and, in addition, for its implementation, it is necessary to convert the serial code of the digital signal of the additional image to parallel. Such a conversion is performed by the video information recording unit, however, its operation stability is low, which affects the quality of the generated image "frame in frame".
Задача изобретения состоит в создании подключаемого к схеме ТВ-приемника устройства формирования видеосигнала с простым алгоритмом работы, позволяющего отображать на экране телевизора одновременно две ТВ-программы по типу "кадр в кадре" с высоким качеством получаемого изображения. При этом реализованное устройство должно быть на готовых компонентах, в том числе на стандартных блоках памяти, что обеспечит ему гибкость и низкую стоимость. The objective of the invention is to create a video signal conditioning device connected to the TV receiver circuit with a simple operation algorithm that allows two TV programs of the "frame in frame" type to be displayed simultaneously on the TV screen with high quality image quality. At the same time, the implemented device should be on ready-made components, including standard memory blocks, which will provide it with flexibility and low cost.
Решение поставленной задачи обеспечивается тем, что в устройство формирования видеосигнала, содержащее источник основного видеосигнала, выход которого соединен с селектором синхроимпульсов основного видеосигнала и с первым сигнальным входом коммутатора видеосигнала, источник дополнительного видеосигнала, выход которого подключен к входу селектора синхроимпульсов дополнительного видеосигнала и к входу АЦП, коммутатор адреса записи-считывания, первый вход которого подсоединен к выходу формирователя адреса записи, второй - к первому выходу формирователя адреса считывания, а выход - к адресному входу блока памяти, ЦАП, выход которого соединен с вторым сигнальным входом коммутатора видеосигнала, схему управления с кнопкой включения устройства, подключенную между вторым выходом формирователя адреса считывания и управляющим входом коммутатора видеосигнала, введены второй коммутатор адреса записи-считывания и контроллер записи-считывания, первый вход которого соединен с выходом кадровых синхроимпульсов селектора синхроимпульсов основного видеосигнала, второй вход - с выходом строчных синхроимпульсов селектора синхроимпульсов дополнительного видеосигнала, первый выход - с управляющим входом первого коммутатора адреса записи-считывания, второй выход - с управляющим входом второго коммутатора адреса записи-считывания, первый вход которого подключен к выходу формирователя адреса записи, второй вход - к первому выходу формирователя адреса считывания, а блок памяти выполнен в виде двух полукадровых запоминающих устройств, входы данных каждого из которых соединены с выходом АЦП, а выходы данных - с входом ЦАП, при этом вход записи-считывания первого запоминающего устройства подсоединен к первому выходу контроллера записи-считывания, а его адресный вход - к выходу первого коммутатора записи-считывания, вход записи-считывания второго запоминающего устройства подсоединен к второму выходу контроллера записи-считывания, а его адресный вход - к выходу второго коммутатора записи-считывания, причем выходы строчных и кадровых синхроимпульсов селектора синхроимпульсов основного видеосигнала подсоединены к входам формирователя адреса считывания, а выходы строчных и кадровых синхроимпульсов селектора синхроимпульсов дополнительного видеосигнала подсоединены к входам формирователя адреса записи. The solution to this problem is provided by the fact that in the video signal conditioning apparatus containing the source of the main video signal, the output of which is connected to the clock selector of the main video signal and the first signal input of the video switch, the source of the additional video signal, the output of which is connected to the input of the clock selector of the additional video signal and to the ADC input , a write-read address switch, the first input of which is connected to the output of the write address generator, the second to the first the output of the read address generator, and the output to the address input of the memory block, the DAC, the output of which is connected to the second signal input of the video switch, a control circuit with a device power button connected between the second output of the read address generator and the control input of the video switch, the second address switch write-read and write-read controller, the first input of which is connected to the output of the frame clock of the clock selector of the main video signal, the second input - with the output of the horizontal sync pulses of the sync pulse selector of the additional video signal, the first output is with the control input of the first switch of the write-read address, the second output is with the control input of the second switch of the write-read address, the first input of which is connected to the output of the write address shaper, the second input to the first output of the read address generator, and the memory block is made in the form of two half-frame storage devices, the data inputs of each of which are connected to the ADC output, and the data outputs are connected to the input ohm DAC, while the write-read input of the first storage device is connected to the first output of the write-read controller, and its address input is to the output of the first write-read switch, the write-read input of the second storage device is connected to the second output of the write-read controller, and its address input is to the output of the second write-read switch, and the outputs of the horizontal and frame sync pulses of the clock selector of the main video signal are connected to the inputs of the read address generator anija and outputs horizontal and vertical sync pulses clock selector additional video inputs are connected to the write address generator.
Контроллер записи-считывания содержит три D-триггера, причем R-вход первого D-триггера является первым входом контроллера записи-считывания, С-вход - вторым входом контроллера записи-считывания, S-вход соединен с его инверсным выходом, а прямой выход - с С-входом второго D-триггера, инверсный выход которого подсоединен к С-входу третьего D-триггера, S- и R-входы второго и третьего D-триггеров объединены и на них подан уровень "1", D-вход каждого D-триггера соединен с его инверсным выходом, а прямой и инверсный выходы третьего D-триггера являются выходами контроллера записи-считывания. The write-read controller contains three D-flip-flops, the R-input of the first D-flip-flop is the first input of the write-read controller, the C-input is the second input of the write-read controller, the S-input is connected to its inverse output, and the direct output is with the C-input of the second D-flip-flop, the inverse output of which is connected to the C-input of the third D-flip-flop, the S- and R-inputs of the second and third D-flip-flops are combined and the level “1” is applied to them, the D-input of each D- the trigger is connected to its inverse output, and the direct and inverse outputs of the third D-trigger are the output E read-write controller.
Использование контроллера записи-считывания, управляющего работой ЗУ блока памяти и двумя коммутаторами адреса и вырабатывающего команды управления при одновременном поступлении на его входы кадровых синхроимпульсов основного видеосигнала и строчных синхроимпульсов дополнительного видеосигнала, исключает прерывание процессов записи и считывания видеоинформации, следовательно, уменьшает искажения, вносимые в видеосигнал изображения "кадр в кадре" при его формировании. The use of a write-read controller that controls the operation of the memory of the memory unit and two address switches and generates a control command while simultaneously receiving frame sync pulses of the main video signal and horizontal sync pulses of the additional video signal, eliminates the interruption of the processes of recording and reading video information, therefore, reduces distortions introduced into video signal of the image "frame in frame" during its formation.
Кроме того, работа ЗУ на считывание и запись в течение кадра видеоизображения благодаря реализации контроллера записи-считывания на трех D-триггерах позволяет избежать дрожания в сжатом дополнительном изображении, исключая изменения от кадра к кадру четности и нечетности его частей. In addition, the operation of the memory for reading and writing during the frame of the video image due to the implementation of the write-read controller on three D-flip-flops allows avoiding jitter in the compressed additional image, excluding changes from the frame to the parity frame and the oddness of its parts.
Применение унифицированных стандартных микросхем для выполнения ЗУ блока памяти и других блоков устройства формирования видеосигнала удешевляет и упрощает сборку предложенного устройства и делает возможным проводить ее на оборудованных соответствующим образом участках любой площади. The use of standardized standard microcircuits for performing the memory of the memory block and other blocks of the video signal conditioning device reduces the cost and simplifies the assembly of the proposed device and makes it possible to carry it out on appropriately equipped sections of any area.
На фиг. 1 представлена структурная электрическая схема устройства формирования видеосигнала; на фиг.2 - структурная электрическая схема контроллера записи-считывания; на фиг.3 - временные диаграммы, поясняющие работу контроллера записи-считывания; на фиг.4 - структурная электрическая схема формирователя адреса записи; на фиг.5 - структурная электрическая схема формирователя адреса считывания; на фиг.6 - временные диаграммы, поясняющие работу блока памяти. In FIG. 1 is a structural electrical diagram of a video signal conditioning apparatus; figure 2 is a structural electrical diagram of a write-read controller; figure 3 is a timing diagram explaining the operation of the controller write-read; figure 4 is a structural electrical diagram of the shaper recording address; figure 5 is a structural electrical circuit of the shaper read addresses; figure 6 is a timing diagram explaining the operation of the memory unit.
Устройство формирования видеосигнала для создания эффекта "кадр в кадре" (фиг.1) содержит источник 1 основного видеосигнала, выход которого соединен с первым сигнальным входом коммутатора 2 видеосигнала и входом селектора 3 синхроимпульсов основного видеосигнала, выходы кадровых и строчных синхроимпульсов которого соединены с формирователем 4 адреса считывания, источник 5 дополнительного видеосигнала, выход которого подсоединен к АЦП 6 и селектору 7 синхроимпульсов дополнительного видеосигнала, выходы кадровых и строчных синхроимпульсов которого соединены с формирователем 8 адреса записи, контроллер 9 записи-считывания, первый вход которого подключен к выходу кадровых синхроимпульсов селектора 3, второй вход - к выходу строчных синхроимпульсов селектора 7, первый выход - к управляющему входу первого коммутатора 10 адреса записи-считывания и к входу записи-считывания ЗУ 11 блока памяти, второй выход - к управляющему входу второго коммутатора 12 адреса записи-считывания и к входу записи-считывания ЗУ 13 блока памяти. Первые входы коммутаторов 10, 12 адреса записи-считывания подсоединены к выходу формирователя 8 адреса записи, их вторые входы подсоединены к первому выходу формирователя 4 адреса считывания, второй выход которого через блок 14 управления с кнопкой 15 включения устройства соединен с управляющим входом коммутатора 2 видеосигнала. Выход коммутатора 10 адреса записи-считывания соединен с адресным входом ЗУ 11, выход коммутатора 12 адреса записи-считывания соединен с адресным входом ЗУ 13, при этом входы данных ЗУ 11 и 13 подсоединены к выходу АЦП 6, а выходы данных - к входу ЦАП 16, выход которого соединен с вторым сигнальным входом коммутатора 2 видеосигнала, передающего видеосигналы изображения "кадр в кадре" в тракт обработки ТВ-приемника 17. A video signal generating device for creating a “frame in frame” effect (Fig. 1) contains a main video signal source 1, the output of which is connected to the first signal input of the
Контроллер 9 записи-считывания (фиг.2) содержит три D-триггера 18-20. R-вход первого D-триггера 18 является первым входом контроллера 9, С-вход D-триггера 18 является вторым входом контроллера 9, прямой выход третьего D-триггера 20 является первым выходом контроллера 9, а его инверсный выход - вторым выходом контроллера 9. D- и S-входы первого D-триггера 18 соединены с его инверсным выходом, а его прямой выход подключен к С-входу второго D-триггера 19. В каждом из D-триггеров 19 и 20 его S- и R-входы соединены и на них подан уровень "1", D-вход присоединен к инверсному выходу, а инверсный выход второго D-триггера 19 подсоединен к С-входу третьего D-триггера 20. The controller 9 write-read (figure 2) contains three D-flip-flops 18-20. The R-input of the first D-flip-
На фиг.3а - кадровые синхроимпульсы основного видеосигнала, поступающие с выхода селектора 3 на первый вход контроллера 9 (R-вход D-триггера 18); б, в, г, д - некоторые возможные варианты расположения на временной оси t строчных синхроимпульсов дополнительного видеосигнала, поступающих с выхода селектора 7 на второй вход контроллера 9 (С-вход D-триггера 18); е - импульсы на прямом выходе D-триггера 18 для варианта б расположения строчных синхроимпульсов дополнительного видеосигнала; ж - импульсы на инверсном выходе D-триггера 19; з - импульсы на первом выходе контроллера 9 (прямой выход D-триггера 20); и - импульсы на втором выходе контроллера 9 (инверсный выход D-триггера 20), причем уровень "1" на фиг.3з и 3и соответствует управляющей команде "считывание", а уровень "0" - команде "запись". On figa - frame sync pulses of the main video signal coming from the output of the
Формирователь 8 адреса записи (фиг.4) содержит генератор 21 тактовых импульсов частотой 8 МГц, выход которого через делитель 22 на четыре соединен с тактовым входом счетчика 23 элементов разложения по строке, на R-вход которого поступают строчные синхроимпульсы дополнительного видеосигнала с выхода синхроимпульсов селектора 7. Эти же строчные синхроимпульсы через делитель 24 на четыре поступают на тактовый вход счетчика 25 видеострок, на R-вход которого подаются кадровые синхроимпульсы дополнительного видеосигнала с выхода кадровых синхроимпульсов селектора 7. Выходы счетчиков 23 и 25 подключены к первым входам коммутаторов 10, 12 адреса записи-считывания. Shaper 8 of the recording address (Fig. 4) contains a generator of 21 clock pulses with a frequency of 8 MHz, the output of which is connected through a
Формирователь 4 адреса считывания (фиг.5) содержит генератор 26 тактовых импульсов частотой 8 МГц, выход которого соединен с тактовым входом счетчика 27 элементов разложения по видеостроке, на R-вход которого поступають строчные синхроимпульсы основного видеосигнала с выхода строчных синхроимпульсов селектора 3. Эти же строчные синхроимпульсы подаются на тактовый вход счетчика 28 видеострок, на R-вход которого подаются кадровые синхроимпульсы основного видеосигнала с выхода кадровых синхроимпульсов селектора 3. Первые выходы счетчиков 27 и 28 подключены к вторым входам коммутаторов 10, 12, выход формирователя 4 адреса считывания подключен к первому входу блока 14 управления. Shaper 4 of the read address (Fig. 5) contains an 8
На фиг.6а - кадровые синхроимпульсы основного видеосигнала; б - возможный вариант расположения на временной оси кадровых синхроимпульсов дополнительного видеосигнала относительно кадровых синхроимпульсов основного видеосигнала, при этом Хm и Ym - части видеосигналов, составляющие полукадры дополнительного изображения, где m = 1,2,3... ∞ - номер полукадра; в, г - импульсы на входах записи-считывания ЗУ 11, 13 соответственно, определяющие их режимы работы; д,е - сжатые дополнительные изображения, содержащиеся или извлекаемые из ЗУ 11, 13 в соответствии с режимами их работы.On figa - frame clock of the main video signal; b - a possible variant of the arrangement on the time axis of the frame sync pulses of the additional video signal relative to the frame sync pulses of the main video signal, while X m and Y m are the parts of the video signals that make up the half frames of the additional image, where m = 1,2,3 ... ∞ is the half frame number; c, d - pulses at the inputs of the write-read memory of the
Исходным условием для последующего описания работы устройства является задание размеров и места расположения сжатого дополнительного изображения (в дальнейшем - дополнительный кадр) на экране ТВ-приемника на фоне полномасштабного основного изображения (в дальнейшем - основной кадр). Пусть дополнительный кадр вводят в правый верхний квадрант основного кадра, а сжатие производят в четыре раза, т.е. в ЗУ записывается каждая четвертая строка в поле, а по строке записывается каждый четвертый элемент разложения. Поскольку в стандартной системе цветного телевидения в кадре 625 строк (в поле по 312 1/2 строки), а в каждой строке 384 элемента разложения, то дополнительный кадр содержит 96 элементов разложения в строке и 144 строки (в поле по 72 строки) и занимают 1/16 площади основного кадра. Указанное количество строк в дополнительном кадре получено в результате вычитания из общего числа строк, не содержащих информацию об изображении и, следовательно, не подлежащих сжатию. The initial condition for the subsequent description of the operation of the device is to specify the size and location of the compressed additional image (hereinafter - the additional frame) on the screen of the TV receiver against the background of a full-scale main image (hereinafter - the main frame). Suppose that an additional frame is introduced into the upper right quadrant of the main frame, and compression is performed four times, i.e. every fourth row in the field is written to the memory, and every fourth decomposition element is written in a row. Since in the standard color television system there are 625 lines per frame (312 1/2 lines per field) and 384 decomposition elements in each line, the additional frame contains 96 decomposition elements per line and 144 lines (72 lines per field) and occupy 1/16 of the area of the main frame. The specified number of lines in an additional frame is obtained by subtracting from the total number of lines that do not contain information about the image and, therefore, cannot be compressed.
Таким образом, в процессе формирования видеосигнала для создания изображения "кадр в кадре" последние 96 элементов разложения первых 144 строк основного кадра замещены элементами разложения дополнительного кадра. Thus, in the process of generating a video signal to create a frame-by-frame image, the last 96 decomposition elements of the first 144 lines of the main frame are replaced by decomposition elements of the additional frame.
Устройство формирования видеосигнала для создания эффекта "кадр в кадре" работает следующим образом. A device for generating a video signal to create the effect of "frame in frame" works as follows.
Источник 1, содержащий согласно стандартной схеме цветного ТВ-приемника антенну, приемник, видеодетектор, разделитель яркости и цветности и принимающий видеосигналы, например, по первому ТВ-каналу, формирует основной видеосигнал, поступающий с выхода источника 1 на первый сигнальный вход коммутатора 2 видеосигнала и на вход селектора 3 синхроимпульсов основного видеосигнала. Селектор 3 выделяет из основного полного цветового ТВ-сигнала (ПЦТС) смесь кадровых и строчных синхроимпульсов и разделяет их. Строчные синхроимпульсы поступают на R-вход счетчика 27 элементов разложения по строке и на тактовый вход счетчика 28 видеосигнала строк формирователя 4 адреса считывания, а кадровые синхроимпульсы поступают на R-вход счетчика 28 формирователя 4 и на R-вход D-триггера 18, являющийся первым входом контроллера 9 записи-считывания. A source 1, comprising, according to the standard scheme of a color TV receiver, an antenna, a receiver, a video detector, a luminance and color separator, and receiving video signals, for example, via the first TV channel, generates the main video signal from the source 1 output to the first signal input of the
Аналогично источник 5, выполненный так же, как источник 1, принимающий видеосигналы, например, по второму ТВ-каналу, формирует дополнительный видеосигнал, поступающий с выхода источника 5 на вход АЦП 6 и на вход селектора 7 синхроимпульсов дополнительного видеосигнала. Селектор 7 выделяет из дополнительного ПЦТС смесь кадровых и строчных синхроимпульсов и разделяет их. Similarly, source 5, made in the same way as source 1, which receives video signals, for example, via a second TV channel, generates an additional video signal from the output of source 5 to the input of the
С выходов селектора 7 кадровые синхроимпульсы подаются на R-вход счетчика 25 видеострок формирователя 8 адреса записи, а строчные синхроимпульсы подаются на R-вход счетчика 23 элементов разложения по строке, через делитель 24 на четыре на тактовый вход счетчика 25 видеострок и на С-вход D-триггера 18, являющийся вторым входом контроллера 9 записи-считывания. From the outputs of the
Формирователь 8 адреса записи вырабатывает адреса для записи кодов элементов разложения дополнительного видеосигнала в блок памяти. Адрес каждого элемента разложения состоит из двух частей-старшей, соответствующей адресу видеостроки, и младшей, соответствующей адресу элемента разложения в строке. Shaper 8 address recording generates addresses for recording codes of the decomposition elements of the additional video signal in the memory unit. The address of each decomposition element consists of two parts — the older part corresponding to the address of the video line, and the youngest corresponding to the address of the decomposition element in the line.
От генератора 21, например кварцевого (см. Шило В.Л. Популярные цифровые микросхемы: Справочник. - М.: Радио и связь, 1989, с. 52), частотой 8 МГц, равной частоте дискретизации, соответствующей 384 элементам на строке, импульсы через делитель 22 поступают на тактовый вход счетчика 23 элементов разложения по видеостроке, в котором формируется младшая часть адреса элементов разложения. При этом, поскольку делитель 22 подает на тактовый вход счетчика 23 каждый четвертый импульс от генератора 21, соответствующий каждому четвертому элементу разложения в строке, то счетчик 23 соответственно выдает для записи в память адрес каждого четвертого элемента разложения. В результате формируется 96 адресов (семь разрядов адреса). Таким образом осуществляется сжатие строки по горизонтали. From a
При поступлении на R-вход счетчика 23 строчного синхроимпульса от селектора 7 процесс формирования адресов элементов разложения для новой строки начинается сначала. Одновременно строчные синхроимпульсы дополнительного видеосигнала от селектора 7 через делитель 24 поступают на тактовый вход счетчика 25 видеострок, в котором формируется старшая часть адреса элементов разложения. Через делитель 24 на счетчик 25 поступает каждый четвертый синхроимпульс, соответствующий каждой четвертой строке дополнительного видеосигнала, несущей информацию об изображении, нечетного или четного полукадра, счетчик 25 выдает адрес на каждую четвертую видеостроку полукадра. Таким образом осуществляется сжатие полукадров по вертикали, так что в каждом из них остается по 72 видеостроки. Upon receipt at the R-input of the
При поступлении на R-вход счетчика 25 кадровых синхроимпульсов дополнительного видеосигнала от селектора 7 процесс формирования адресов видеострок для нового полукадра начинается сначала. В результате для каждого полукадра формируется 72 адреса видеострок (шесть разрядов адреса). С выходов счетчика 25 и счетчика 23 старшая и младшая части адреса элементов разложения дополнительного изображения совместно - выход формирователя 8 - поступают на первые входы коммутаторов 10, 12 адреса записи-считывания. Upon receipt of 25 frame sync pulses of an additional video signal from the
Формирователь 4 адреса считывания вырабатывает адреса для считывания кодов элементов разложения дополнительного видеосигнала из блока памяти, причем эти адреса, как и при записи, состоят из двух частей - старшей, соответствующей адресу видеостроки, и младшей, соответстствующей адресу элемента разложения в строке, хранимых в памяти. The read address generator 4 generates addresses for reading the codes of the decomposition elements of the additional video signal from the memory unit, and these addresses, as when recording, consist of two parts - the oldest, corresponding to the address of the video line, and the youngest, corresponding to the address of the decomposition element in the line stored in memory .
Импульсы с выхода генератора 26, выполненного аналогично генератору 21, с частотой 8 МГц поступают на тактовый вход счетчика 27. Младшая часть адреса элементов разложения выдается с первого выхода счетчика 27 через 3/4 длительности видеостроки, начиная от 0 до 95, т.е. всего 96 адресов (семь разрядов адреса). Одновременно при выдаче адресов с первого выхода счетчика 27 с второго его выхода подается сигнал на один из входов формирователя 29 сигнала разрешения на выдачу дополнительного видеосигнала, другой вход которого соединен с вторым выходом счетчика 28. The pulses from the output of the
При поступлении на R-вход счетчика 27 строчных синхроимпульсов основного видеосигнала от селектора 3 процесс формирования адресов элементов разложения для новой строки начинается сначала. Строчные синхроимпульсы основного видеосигнала от селектора 3 поступают также на тактовый вход счетчика 28 видеострок, в котором формируется старшая часть адреса элементов разложения. Счетчик 28 считает строчные синхроимпульсы, соответствующие видеострокам основного видеосигнала, начиная от 0 до 71, затем останавливается и начинает счет сначала после прихода на его R-вход кадрового синхроимпульса от селектора 3. В процессе работы счетчика 28 с его первого выхода выдается старшая часть адреса элементов разложения первых 72 видеострок каждого полукадра основного видеосигнала. Одновременно при выдаче адресов с первого выхода с второго выхода счетчика 28 поступает сигнал на формирователь 29. Upon receipt of 27 horizontal clock pulses of the main video signal from the
В течение времени, когда на обоих входах формирователя 29 имеются сигналы, формирователь 29 выдает сигнал разрешения на выдачу дополнительного видеосигнала (уровень "1"), поступающий с выхода формирователя 29, являющегося вторым выходом формирователя 4, на первый вход блока 14 управления. При включенной кнопке 15, т.е. при включенном устройстве формирования видеосигнала, и при наличии на первом входе сигнала разрешения (уровень "1") блок 14 управления вырабатывает управляющий сигнал (уровень "0"), поступающий на управляющий вход коммутатора 2 видеосигнала. During the time when there are signals at both inputs of the
С первых выходов счетчика 28 и счетчика 27 старшая и младшая части адреса элементов разложения основного видеосигнала совместно - первый выход формирователя 4 - поступают на вторые входы коммутаторов 10, 12 адреса записи-считывания. From the first outputs of the
Использованные в формирователях 4 и 8 счетчики элементов разложения по видеостроке могут быть выполнены на двух микросхемах К155ИЕ7, а счетчики видеострок - на микросхеме К561ИЕ10 (см. Шило В.Л. Популярные цифровые микросхемы: Справочник. М.: Радио и связь, 1989. с. 90-96 и 244-245 соответственно). The counters of decomposition elements along the video line used in the shapers 4 and 8 can be performed on two K155IE7 microcircuits, and the video line counts can be performed on the K561IE10 microcircuit (see Shilo V.L. Popular digital microcircuits: Reference book. M: Radio and communication, 1989. p. .90-96 and 244-245, respectively).
Коммутаторы 10 и 12 адреса записи-считывания, на первый вход которых приходят адреса записи, а на второй вход - адреса считывания, осуществляют подключение соответствующих формирователей адреса к адресным входам ЗУ 11 и 13 блока памяти по сигналам управления, поступающим от контроллера 9 на управляющие входы коммутаторов. Например, если от контроллера 9 на управляющий вход коммутатора 10 пришла команда "считывание", то коммутатор на адресный вход ЗУ 11 подключает адреса, поступившие на его второй вход от формирователя 4 адреса считывания. При этом второй коммутатор 12, на управляющий вход которого от контроллера 9 пришла команда "запись", на адресный вход ЗУ 13 подключает адреса, поступившие на его первый вход от формирователя 8 адреса записи. Следующие команды, приходящие от контроллера 9 (на коммутатор 10 - "запись", на коммутатор 12 - "считывание") изменяют режим работы коммутаторов на противоположный. The
Адрес в ЗУ должен выставляться в два этапа: сначала старшая часть адреса, потом младшая. Порядок выставления адреса определяется сигналами контроллера 9, поступающими на управляющие входы коммутаторов. The address in the memory should be set in two stages: first, the older part of the address, then the youngest. The order of setting the address is determined by the signals of the controller 9 received at the control inputs of the switches.
Контроллер 9 осуществляет переключение в противофазе режимов работы "запись-считывание" ЗУ 11 и 13, а также через коммутаторы 10 и 12 адреса записи-считывания устанавливает порядок выставления адресов на адресных входах ЗУ. The controller 9 switches in the opposite phase of the write-read operating modes of the
Появление на прямом выходе D-триггера 18 импульсов происходит в момент поступления на его С-вход первого строчного синхроимпульса дополнительного видеосигнала, полностью попадающего в пределы кадрового синхроимпульса основного видеосигнала, находящегося на R-входе (фиг. 3е). Поскольку в системе длительность кадрового синхроимпульса 160 мкс, а длительность строки, а значит, период следования строчных синхроимпульсов 64 мкс, то в общем случае для двух независимых асинхронных видеосигналов на кадровый синхроимпульс одного видеосигнала приходится от двух до трех строчных синхроимпульсов другого видеосигнала. На фиг.3б-3д изображены некоторые возможные варианты взаимного положения видеосигналов на R- и С-входах D-триггера 18, причем строчные синхроимпульсы, по которым происходит переключение D-триггера 18, заштрихованы. The appearance of 18 pulses at the direct output of the D-flip-flop occurs when the first horizontal sync pulse of an additional video signal arrives at its C-input and completely falls within the frame sync pulse of the main video signal located at the R-input (Fig. 3e). Since the system has a frame sync pulse duration of 160 μs, and the line duration, and hence the period of succession of horizontal sync pulses, is 64 μs, in the general case, for two independent asynchronous video signals, a frame sync pulse of one video signal accounts for two to three horizontal sync pulses of another video signal. On figb-3D shows some possible options for the relative position of the video signals at the R - and C-inputs of the D-flip-
Переключение второго D-триггера 19 производится импульсами с прямого выхода D-триггера 18, поступающими на С-вход D-триггера 19, т.е. каждый полукадр основного изображения (фиг.3ж). Импульсы с инверсного выхода D-триггера 19, поданные на С-вход третьего D-триггера 20, переключают состояния выходов последнего каждый кадр основного изображения, следовательно, в течение одного кадра основного изображения на прямом выходе D-триггера 20, являющемся первым выходом контроллера 9, устанавливается уровень "1" (фиг. 3з), а на инверсном выходе, являющемся вторым выходом контроллера 9, устанавливается уровень "0" (фиг.3и), в течение следующего кадра состояния выходов меняются на противоположные. В результате с выходов контроллера 9 на входы записи-считывания ЗУ 11, 13 поступают в противофазе команды "считывание", "запись", меняющие каждый кадр режим работы обоих ЗУ. При этом эти же команды (уровень "1", "0"), поданные с выходов контроллера 9 на управляющие входы коммутаторов 10, 12, подключают через коммутаторы к адресным входам ЗУ 11, 13 формирователи 4, 8 адреса, соответствующие режимам работы ЗУ. The second D-flip-
Дополнительный видеосигнал, преобразованный в коды с помощью АЦП 6, поступает на входы данных ЗУ 11 и 13 и записывается в то ЗУ, на вход записи-считывания которого пришла от контроллера 9 команда "запись", а на адресный вход - адреса, по которым производится запись. Поскольку формирователь 8 адреса записи дает адреса для записи каждой четвертой видеостроки и каждого четвертого элемента разложения в строке, то в ЗУ записываются коды каждой четвертой строки и каждого четвертого элемента разложения, т.е. происходит сжатие изображения. Одновременно с выхода другого ЗУ, на входе записи-считывания которого команда "считывание", производится считывание дополнительного кадра. An additional video signal, converted into
Работа блока памяти, состоящего из ЗУ 11 и 13, поясняется на фиг.6. Пусть работа источника 1 основного видеосигнала и источника 5 дополнительного видеосигнала представлена кадровыми синхроимпульсами, взаимное положение которых на временной оси произвольно и соответствует, например, варианту, изображенному на фиг.6а и 6б. Расстояние между кадровыми синхроимпульсами соответствует полукадру ТВ-изображения. На фиг.6а пронумерованные синхроимпульсы определяют начало каждого кадра основного изображения. На фиг.6б каждый полукадр дополнительного изображения представлен в виде суммы двух частей Xm и Ym.The operation of the memory unit, consisting of
Согласно принципу действия контроллера 9 записи-считывания (фиг.3) кадровые синхроимпульсы основного видеосигнала, соответствующие началу кадра (импульсы I, II, III..., фиг.6а), определяют режим работы ЗУ 11 и 13. Пусть в начале работы устройства на первом выходе контроллера 9 устанавливается уровень "0", а на втором - "1", тогда на вход записи-считывания ЗУ 11 поступает команда "запись" (фиг.6в), а на вход записи-считывания ЗУ 13 - команда "считывание" (фиг.6г). Поскольку емкость используемых ЗУ соответствует полукадру ТВ-изображения, то во время режима "запись" в течение первого кадра основного изображения в ЗУ 11 записывается дополнительный кадр X2Y3 (фиг.6д), в котором Х2 - часть, принадлежащая второму по-лукадру, а Y3 - часть, принадлежащая третьему полукадру дополнительного изображения (фиг. 6б). Во время второго кадра основного видеосигнала режимы работы ЗУ 11 и 13 меняются (фиг. 6г) и из ЗУ 11 считывается дополнительный кадр Y3X2, а в ЗУ 13 записывается дополнительный кадр X4Y5 (фиг.6д 6е). Во время третьего кадра основного видеосигнала режимы работы ЗУ 11 и 13 снова меняются (фиг. 6в и 6г) и в ЗУ 11 записывается дополнительный кадр X6X7 (фиг.6д), а из ЗУ 13 считывается дополнительный кадр Y5X4 и т.д. на протяжении времени работы устройства формирования видеосигнала.According to the principle of operation of the write-read controller 9 (Fig. 3), the frame sync pulses of the main video signal corresponding to the beginning of the frame (pulses I, II, III ..., Fig. 6a) determine the operating mode of the
По команде "считывание" с выхода данных соответствующего ЗУ блока памяти происходит считывание кодов сжатого дополнительного изображения. Считанные коды поступают на вход ЦАП 16, где преобразуются в аналоговый сигнал. В качестве ЦАП 16 использован ЦАП с прецизионной резистивной матрицей. С выхода ЦАП 16 сжатый видеосигнал дополнительного изображения в аналоговой форме подается на второй сигнальный вход коммутатора 2 видеосигнала, на первый сигнальный вход которого приходит основной видеосигнал от источника 1. By the command "read" from the data output of the corresponding memory of the memory block, the codes of the compressed additional image are read. The read codes go to the input of the DAC 16, where they are converted into an analog signal. As the DAC 16, a DAC with a precision resistive matrix is used. From the output of the DAC 16, the compressed video signal of the additional image in analog form is fed to the second signal input of the
По сигналу с выхода блока 14 управления (уровень "0"), поступающему на управляющий вход коммутатора 2, указанный коммутатор осуществляет включение дополнительного кадра в заранее выбранное место основного кадра путем замещения элементов разложения основного кадра элементами разложения дополнительного кадра. Таким образом формируется составной видеосигнал изображения "кадр в кадре", который с выхода коммутатора 2 подается на вход тракта обработки ТВ-приемника 17. According to the signal from the output of the control unit 14 (level "0") supplied to the control input of the
В связи с тем, что работа контроллера 9 записи-считывания осуществляется так, что переключение режимов работы ЗУ 11 и 13 блока памяти происходит в момент, когда и основной, и дополнительный видеосигналы одновременно не содержат информации об изображении, так как этот момент соответствует передаче синхроимпульсов - кадровых для основного видеосигнала и строчных для дополнительного видеосигнала (фиг. 2), то независимо от асинхронности основного и дополнительного видеосигнала процессы записи и считывания видеоинформации не прерываются, а следовательно, уменьшаются искажения, вносимые в видеосигнал изображения "кадр в кадре" при его формировании. Кроме того, поскольку переключение режимов работы ЗУ 11 и 13 соответствует длительности кадра, т.е. информация из каждого ЗУ считывается (записывается) в течение кадра, то в процессе работы устройства формирования видеосигнала не изменяется четность или нечетность частей ХmYm+1 изображения, составляющих дополнительный кадр (фиг.6), а значит, отсутствует дрожание изображения в нем.Due to the fact that the operation of the controller 9 write-read is carried out so that the switching modes of the
Несмотря на то, что дополнительный кадр состоит из двух частей, принадлежащих двум разным полукадрам дополнительного изображения, искажение получаемого изображения не происходит, потому что, во-первых, полукадры последовательные во времени, а изменение изображения за это время мало, во-вторых, производится сжатие видеоинформации, скрывающее мелкие объекты изображения. Таким образом, заявляемое техническое решение позволяет обеспечить высокое качество изображения "кадр в кадре". Despite the fact that the additional frame consists of two parts belonging to two different half-frames of the additional image, the distortion of the resulting image does not occur, because, firstly, the half-frames are consistent in time, and the image change during this time is small, and secondly, compression of video information, hiding small objects of the image. Thus, the claimed technical solution allows to provide high quality image "frame in frame".
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU5033360 RU2027315C1 (en) | 1992-03-20 | 1992-03-20 | Video signal shaping device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU5033360 RU2027315C1 (en) | 1992-03-20 | 1992-03-20 | Video signal shaping device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| RU2027315C1 true RU2027315C1 (en) | 1995-01-20 |
Family
ID=21599869
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU5033360 RU2027315C1 (en) | 1992-03-20 | 1992-03-20 | Video signal shaping device |
Country Status (1)
| Country | Link |
|---|---|
| RU (1) | RU2027315C1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2500042C2 (en) * | 2012-11-21 | 2013-11-27 | Владимир Алексеевич Небольсин | Television receiver display |
-
1992
- 1992-03-20 RU SU5033360 patent/RU2027315C1/en active
Non-Patent Citations (1)
| Title |
|---|
| Патент США N 4673983, кл. H 04N 5/272, 1985. * |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2500042C2 (en) * | 2012-11-21 | 2013-11-27 | Владимир Алексеевич Небольсин | Television receiver display |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4364090A (en) | Method for a compatible increase in resolution in television systems | |
| KR930007065B1 (en) | Device for editing pictures in camcoder | |
| JP2575108B2 (en) | 2 screen TV receiver | |
| CA2099966C (en) | Method and apparatus for transmitting a video signal, and apparatus for receiving a video signal | |
| KR950014577B1 (en) | Pip signal control method & apparatus of hdtv | |
| JPH0219079A (en) | Video signal processing unit | |
| JPS63226182A (en) | Video recording system, method and apparatus | |
| JPH02192281A (en) | Improved image system, method and device | |
| JPS63231942A (en) | Interleft video system, method and device | |
| JP2650186B2 (en) | Still image video signal processing device | |
| KR910004274B1 (en) | Multi screen control circuit on picture in picture tv | |
| US4868656A (en) | Method and apparatus for reducing visibility of scanning lines in television picture | |
| JPH1118111A (en) | Stereoscopic video image transmission method and system | |
| RU2027315C1 (en) | Video signal shaping device | |
| KR950009698B1 (en) | Line tripler of hdtv/ntsc dual receiver | |
| US4099205A (en) | Phase control system | |
| JPH01264381A (en) | Picture processor | |
| JPH0546134A (en) | Video display device | |
| KR920002048B1 (en) | Television system | |
| JP3464229B2 (en) | Method and apparatus for synchronizing control function to video signal in television receiver | |
| JPH0683394B2 (en) | Multi-screen display control circuit and video equipment including the same | |
| SU995375A1 (en) | Television signal magnetic recording and reproducing system | |
| CN85104159A (en) | Television receiver | |
| SU1139453A1 (en) | Device for conducting telegames | |
| JP2823234B2 (en) | Screen display device |