RU2022449C1 - Peak detector - Google Patents

Abstract

FIELD: radio engineering. SUBSTANCE: peak detector provided with 100% negative feedback has comparison unit 2 and buffer stage 6, integrating circuit 3, switching unit built around flip-flop 4 whose output is connected to integrating circuit 5. Pulses under measurement go via delay element 1 to comparison unit 2 and from its output are applied to S-input of flip-flop 4 (is pulse amplitude exceeds DC voltage). Same pulses go through differentiating circuit 3 to R-input of flip-flop 4 to set the latter to 0. Thus, storage capacitor in interacting circuit 5 charges and discharges within entire pulse spacing at equal speed thereby affording maximum approach of output voltage to pulse amplitude in case of its variation and pulse spacing variation. EFFECT: reduced switching error, facilitated processing of pulse-amplitude modulated signals. 3 dwg

Description

Изобретение относится к радиотехнике и измерительной технике и может быть использовано для детектирования сигналов с амплитудно-импульсной модуляцией и измерения амплитуды. The invention relates to radio engineering and measuring equipment and can be used for detecting signals with amplitude-pulse modulation and measuring the amplitude.

Цель изобретения - уменьшение погрешности переключения и упрощение. The purpose of the invention is to reduce the switching error and simplification.

На фиг.1 представлена структурная электрическая схема пикового детектора; на фиг. 2 - временные диаграммы узловых устройств; на фиг.3 - один из примеров выполнения пикового детектора. Figure 1 presents the structural electrical circuit of the peak detector; in FIG. 2 - timing diagrams of nodal devices; figure 3 is one example of a peak detector.

Пиковый детектор содержит последовательно соединенные элемет задержки 1 и блок 2 сравнения, дифференцирующий элемент 3, последовательно соединенные триггер 4, интегрирующий элемент 5 и буферный каскад 6. Выход буферного каскада 6 соединен с вторым входом блока 2 сравнения, выход блока 2 сравнения соединен с S-входом триггера 4, R-вход триггера 4 соединен с выходом дифференцирующего элемента 3, вход которого соединен с входом элемента 1 задержки. The peak detector contains a delay element 1 and a comparison unit 2 connected in series, a differentiating element 3, a trigger 4 connected in series, an integrating element 5 and a buffer stage 6. The output of the buffer stage 6 is connected to the second input of the comparison unit 2, the output of the comparison unit 2 is connected to S- trigger input 4, the R-input of trigger 4 is connected to the output of the differentiating element 3, the input of which is connected to the input of the delay element 1.

Пиковый детектор работает следующим образом. The peak detector operates as follows.

Детектируемые (или измеряемые) импульсы поступают одновременно на вход элемента 1 задержки и дифференцирующего элемента 3. Входные импульсы показаны на фиг.3,а; импульсы с выхода элемента 1 задержки - на фиг.3,б; импульсы с выхода дифференцирующего элемента 3 - на фиг.3, в. Последние поступают на R-вход триггера 4 и с приходом каждого измеряемого импульса обнуляют триггер 4. Импульсы с выхода элемента 1 задержки подаются на первый вход блока 2 сравнения. Если амплитуда их больше постоянного напряжения, подаваемого с выхода пикового детектора на первый вход блока 2 сравнения, то на выходе последнего образуется импульс, подаваемый на S-вход триггера 4 и устанавлиавющий его выходное напряжение в положение 1. Detected (or measured) pulses arrive simultaneously at the input of the delay element 1 and the differentiating element 3. The input pulses are shown in figure 3, a; pulses from the output of the delay element 1 - figure 3, b; pulses from the output of the differentiating element 3 - figure 3, century The latter arrive at the R-input of trigger 4 and, with the arrival of each measured pulse, zero trigger 4. Pulses from the output of delay element 1 are supplied to the first input of comparison unit 2. If their amplitude is greater than the constant voltage supplied from the output of the peak detector to the first input of the comparison unit 2, then the output of the latter generates a pulse supplied to the S-input of trigger 4 and sets its output voltage to position 1.

Этим напряжением заряжается конденсатор в интегрирующем элемента 5, постоянное напряжение с выхода интегрирующего элемента 5 через буферный каскад 6 поступает на выход детектора и одновременно на первый вход блока 2 сравнения. Если это напряжение больше амплитуды входных импульсов, то на выходе блока 2 сравнения импульс не образуется и триггер 4 остается в положении 0. При этом происходит разряд накопительного конденсатора в интегрирующем элементе 5 и напряжение на выходе детектора снижается. Таким образом, выходное напряжение поддерживается равным амплитуде входных импульсов, формы напряжения на выходе триггера 4 и интегрирующего элемента 5 показаны на фиг.3,г и 3,д. This voltage charges the capacitor in the integrating element 5, a constant voltage from the output of the integrating element 5 through the buffer stage 6 is supplied to the output of the detector and simultaneously to the first input of the comparison unit 2. If this voltage is greater than the amplitude of the input pulses, then the pulse is not generated at the output of the comparison unit 2 and the trigger 4 remains in position 0. In this case, the storage capacitor is discharged in the integrating element 5 and the voltage at the detector output decreases. Thus, the output voltage is maintained equal to the amplitude of the input pulses, the voltage forms at the output of the trigger 4 and the integrating element 5 are shown in Fig.3, g and 3, e.

Скорость заряда и скорость разряда конденсатора в интегрирующем элементе 5 одинаковы, что обеспечивает максимальное приближение выходного напряжения детектора к амплитуде импульсов как при их возрастании, так и при уменьшении. The charge rate and the discharge rate of the capacitor in the integrating element 5 are the same, which ensures the maximum approximation of the output voltage of the detector to the amplitude of the pulses as they increase or decrease.

Элемент 1 задержки (см. на фиг.3) выполнен в виде интегрирующей цепочки из резистора 19 и конденсатора 9. Постоянная времени этой цепочки должна быть меньше длительности измеряемых импульсов, чтобы на выходе элемента 1 задержки не происходило уменьшение амплитуды измеряемых импульсов. Дифференцирующий элемент 3 содержит конденсатор 10, резистор 11 и операционный усилитель 12. The delay element 1 (see Fig. 3) is made in the form of an integrating chain of resistor 19 and capacitor 9. The time constant of this chain should be less than the duration of the measured pulses, so that the amplitude of the measured pulses does not decrease at the output of the delay element 1. The differentiating element 3 comprises a capacitor 10, a resistor 11, and an operational amplifier 12.

Блок 2 сравнения выполнен на интегральном компараторе 13. Интегрирующий элемент 5 образован резистором 14 и конденсатором 15. Буферный каскад 6 содержит операционный усилитель 16 и резисторы 17 и 18, определяющие коэффициент усиления буферного каскада 6. Comparison unit 2 is made on an integral comparator 13. The integrating element 5 is formed by a resistor 14 and a capacitor 15. The buffer stage 6 contains an operational amplifier 16 and resistors 17 and 18 that determine the gain of the buffer stage 6.

Если система, в которой используется пиковый детектор содержит несколько синхронных последовательностей импульсов, например в мощном радиопередатчике, где выходные продетектированные СВЧ-импульсы отстают от импульсов запуска модулятора, то ранее следующие импульсы можно использовать для обнуления триггера 4. В этом случае исключается элемент 1 задержки, а схема ПД имеет два выхода - измеряемые импульсы подаются на блок 2 сравнения, а импульсы сброса (обнуления) триггера 4 - на дифференцирующий элемент 3. If the system in which the peak detector is used contains several synchronous sequences of pulses, for example, in a high-power radio transmitter, where the detected microwave output pulses are behind the start pulses of the modulator, then earlier the following pulses can be used to reset trigger 4. In this case, delay element 1 is eliminated. and the PD circuit has two outputs - the measured pulses are fed to the comparison unit 2, and the reset pulses (zeroing) of the trigger 4 to the differentiating element 3.

Claims (1)

ПИКОВЫЙ ДЕТЕКТОР, содержащий блок сравнения, выход которого соединен с первым входом переключающего блока, выход которого соединен через интегрирующий элемент с входом буферного каскада, выход которого является выходом пикового детектора и соединен с первым входом блока сравнения, отличающийся тем, что, с целью уменьшения погрешности переключения и упрощения при обработке сигналов с амплитудно-импульсной модуляцией, в него введены элемент задержки и дифференцирующий элемент, входы которых соединены и являются входом пикового детектора, а выходы подключены к вторым входам соответственно блока сравнения и переключающего блока, который выполнен на триггере, S- и R-входы которого являются соответственно первым и вторым входами переключающего блока. PEAK DETECTOR, comprising a comparison unit, the output of which is connected to the first input of the switching unit, the output of which is connected through an integrating element to the input of the buffer stage, the output of which is the output of the peak detector and connected to the first input of the comparison unit, characterized in that, in order to reduce the error switching and simplification when processing signals with amplitude-pulse modulation, a delay element and a differentiating element are introduced into it, the inputs of which are connected and are the input of the peak detector a, and outputs connected respectively to second inputs of the comparator and switching unit, which is adapted to trigger, S- and R-inputs of which are respectively the first and second inputs of the switching unit.

Images