RU2018144C1 - Digital spectrum analyzer - Google Patents
Digital spectrum analyzer Download PDFInfo
- Publication number
- RU2018144C1 RU2018144C1 SU4723269A RU2018144C1 RU 2018144 C1 RU2018144 C1 RU 2018144C1 SU 4723269 A SU4723269 A SU 4723269A RU 2018144 C1 RU2018144 C1 RU 2018144C1
- Authority
- RU
- Russia
- Prior art keywords
- input
- output
- digital
- synchronization
- block
- Prior art date
Links
Images
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
Description
Изобретение относится к вычислительной технике и может быть использовано в информационно-измерительных системах и системах управления. The invention relates to computer technology and can be used in information-measuring systems and control systems.
Целью изобретения является повышение точности спектрального анализа. The aim of the invention is to improve the accuracy of spectral analysis.
На фиг.1 показана структурная схема предлагаемого цифрового анализатора спектра; на фиг.2 - пример реализации цифрового фильтра; на фиг.3 - пример реализации блока изменения частоты среза; на фиг..4 - блок усреднения. Figure 1 shows the structural diagram of the proposed digital spectrum analyzer; figure 2 is an example implementation of a digital filter; figure 3 is an example implementation of a block changing the cutoff frequency; figure 4 - block averaging.
Цифровой анализатор спектра включает вход аналогового сигнала 1, аналоговый фильтр 2 нижних частот (ФНЧ), аналогово-цифровой преобразователь 3 (АЦП), цифровые фильтры 4, 5 (ЦФ), блоки 6, 7 изменения частот среза, блок 8 вычитания, умножитель 9, блок 10 усреднения, сумматор 11, выход устройства 12, блок 13 синхронизации, вход синхронизации 14, блок усреднения 10 включает комбинационный К-разрядный сумматор 15 и К-разрядный регистр 16. The digital spectrum analyzer includes an
В состав ЦФ (фиг.2) входят сумматоры 17, 18, регистры 19, 20 задержки, умножители 21, 22, 23, 24, 25. Для синхронизации работы таких ЦФ нужна частота дискретизации fs = 1/ Δ t, с которой на вход фильтра поступают отсчеты входного сигнала x(n) и происходит запись промежуточных данных в регистры 19 и 20 задержки, а на выход ЦФ поступают отсчеты отфильтрованного сигнала x1(n). На второй информационный вход ЦФ поступает набор коэффициентов его умножителей. В состав блоков изменения частоты срезa (БИЧС) 6, 7 (фиг.3) входят счетчик 26, на вход синхронизации которого поступает частота fs/N, выход счетчика заведен на адресные входы постоянных запоминающих устройств (ПЗУ) 27, а первая, вторая, третья, четвертая и пятая группы выходов ПЗУ задают коэффициенты цифровых фильтров 4 и 5 соответственно a1' , a2' , b0' , b1' - b2' и a1'' , a2'' , b0'' , b1'' , b2'' и являются выходом блока. Коэффициент пересчета счетчика равен числу подлежащих анализу участков спектра и определяет количество наборов коэффициентов ЦФ. При подаче на вход счетчика частоты fs/N изменяется состояние счетчика и адрес ПЗУ, поэтому смена наборов коэффициентов на выходе БИЧС происходит один раз за N периодов дискретизации Δ t.The composition of the digital filter (figure 2) includes
Функция блока синхронизации предложенного анализатора спектра заключается в делении входной частоты дискретизации fs на N (где N - параметр усреднения). Такой блок может быть реализован на микросхемах счетчиков, например, 133ИЕ7.The function of the synchronization block of the proposed spectrum analyzer is to divide the input sampling frequency f s by N (where N is the averaging parameter). Such a block can be implemented on counter chips, for example, 133IE7.
Цифровой анализатор спектра работает следующим образом. Digital spectrum analyzer operates as follows.
Аналоговый сигнал с входа 1 устройства проходит через аналоговый ФНЧ 2 для ограничения высокочастотных составляющих спектра и устранения возможных ошибок наложения. На второй вход синхронизации блока 10 усреднения, который является входом установки нуля регистра 16 и на счетные входы счетчиков 26 БИЧС поступает первый импульс синхрочастоты fs/N. При этом происходит обнуление регистра 16 блока усреднения 10 и из ПЗУ 27 блоков 6, 7 изменения частот среза значения наборов коэффициентов a1' , a2' , b0' , b1', b2' и a1' , a2'' , b0'' , b1'' , b2'' поступают на вторые информационные входы коэффициентов цифровых фильтров 4 и 5. Указанные наборы коэффициентов соответствуют анализируемой в данный момент полосе частот входного сигнала. Со входа синхронизации 14 устройства частота дискретизации fs поступает на входы синхронизации АЦП 3, регистров 19, 20, ЦФ 4 и 5, первый вход синхронизации регистра 16 блока 10 усреднения. С выхода АЦП отсчеты сигнала x(n), где n - текущий номер отсчета, поступают на первые информационные входы ЦФ 4 и 5. При этом ЦФ 4 и 5 имеют частоты среза f1 и f2, что определяется соответствующими наборами коэффициентов. С выхода ЦФ 4 сигнал x1(n) поступает на первый вход сумматора 11 и прямой вход блока 8 вычитания, а с выхода ЦФ 5 сигнал x2(n) поступает на второй вход сумматора 11 и инверсный вход блока 8 вычитания. Сигналы с выходов блока 8 вычитания и сумматора 11 поступают на первый и второй входы умножителя 9, с выхода которого их произведение поступает на информационный вход блока 10 усреднения, где проходит на первый вход сумматора 15, при этом на второй вход сумматора 15 поступает значение числа, хранящегося в регистре 16, а на выходе сумматора 15 формируется сумма этих чисел. При поступлении нового синхроимпульса частоты fs указанная сумма фиксируется в регистре 16, а с выхода АЦП поступает новый отсчет сигнала x(n+1) и алгоритм обработки одного отсчета повторяется. Через N периодов Δ t в регистре 16 накапливается сумма из N значений y1(n), старшие К разряды которой могут быть считаны с выхода 12 анализатора спектра (отбрасывание младших log2 N разрядов соответствует усреднению мощности сигнала по N). В итоге формируется значение средней мощности сигнала, лежащего в полосе частот Δ f1 = f1-f2. Далее с приходом нового импульса частоты fs/N с выхода блока 13 синхронизации, происходит сброс регистра 16 блока 10 усреднения, увеличение на единицу значений счетчиков 26 блоков 6, 7 изменения частот cреза, выборка новых наборов коэффициентов цифровых фильтров из ПЗУ, соответствующих новым значениям частот среза f3 и f4 и алгоритм работы анализатора спектра повторяется для новой полосы частот Δ f2 = f3 - f4.An analog signal from
В результате последовательной настройки анализатора на различные полосы частот формируется спектр мощности сигнала с высокой точностью. As a result of sequential tuning of the analyzer to different frequency bands, a signal power spectrum with high accuracy is formed.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU4723269 RU2018144C1 (en) | 1989-07-24 | 1989-07-24 | Digital spectrum analyzer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU4723269 RU2018144C1 (en) | 1989-07-24 | 1989-07-24 | Digital spectrum analyzer |
Publications (1)
Publication Number | Publication Date |
---|---|
RU2018144C1 true RU2018144C1 (en) | 1994-08-15 |
Family
ID=21462990
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU4723269 RU2018144C1 (en) | 1989-07-24 | 1989-07-24 | Digital spectrum analyzer |
Country Status (1)
Country | Link |
---|---|
RU (1) | RU2018144C1 (en) |
-
1989
- 1989-07-24 RU SU4723269 patent/RU2018144C1/en active
Non-Patent Citations (1)
Title |
---|
Мизин И.А., Матвеев А.А., Цифровые фильтры, М.: Связь, 1979, с.190-191. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Petraglia et al. | High-speed A/D conversion incorporating a QMF bank | |
ES451825A1 (en) | Interpolation-decimation circuit for increasing or decreasing digital sampling frequency | |
JPH0750136B2 (en) | Frequency measurement method | |
US4326261A (en) | Single tone detector | |
Lagadec et al. | A 2-channel, 16-bit digital sampling frequency converter for professional digital audio | |
KR100338971B1 (en) | Filters with zero-charge circuitry to provide selectable decimation rates | |
RU2018144C1 (en) | Digital spectrum analyzer | |
US4852034A (en) | Digital filter | |
SU907458A1 (en) | Spectral analysis device | |
SU1095357A1 (en) | Device for digital filtering | |
JPS62148817A (en) | Higher harmonic detecting device | |
Saleh et al. | Efficient FPGA-based multistage two-path decimation filter for noise thermometer | |
SU999153A1 (en) | Digital phase detector with sinusoidal characteristic | |
SU691772A1 (en) | Apparatus for parallel analysis of electric signal | |
RU2106741C1 (en) | Digital-pulse-burst filter | |
SU1013872A1 (en) | Phase shift meter | |
JPH07109973B2 (en) | Digital signal processing circuit | |
SU1751696A1 (en) | Device for measuring partial discharges | |
JPH036466B2 (en) | ||
JPS5455481A (en) | Frequency analyzer | |
CN116388750A (en) | High-precision digital lock-in amplifier and weak signal detection method | |
SU1109890A1 (en) | Non-recursive digital filter-decimator | |
SU1100504A1 (en) | Device for measuring frequency of first harmonic of quasi-periodic signals | |
SU1529217A1 (en) | Random signal generator | |
SU953586A1 (en) | Digital analyzer of spectrum by haar functions |