RU2011118108A - Устройство (варианты) и способ параллельного декодирования для нескольких стандартов связи - Google Patents
Устройство (варианты) и способ параллельного декодирования для нескольких стандартов связи Download PDFInfo
- Publication number
- RU2011118108A RU2011118108A RU2011118108/08A RU2011118108A RU2011118108A RU 2011118108 A RU2011118108 A RU 2011118108A RU 2011118108/08 A RU2011118108/08 A RU 2011118108/08A RU 2011118108 A RU2011118108 A RU 2011118108A RU 2011118108 A RU2011118108 A RU 2011118108A
- Authority
- RU
- Russia
- Prior art keywords
- words
- decoding
- decoders
- named
- parallel
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0045—Arrangements at the receiver end
- H04L1/0054—Maximum-likelihood or sequential decoding, e.g. Viterbi, Fano, ZJ algorithms
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0045—Arrangements at the receiver end
- H04L1/0052—Realisations of complexity reduction techniques, e.g. pipelining or use of look-up tables
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0059—Convolutional codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0064—Concatenated codes
- H04L1/0066—Parallel concatenated codes
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Artificial Intelligence (AREA)
- Error Detection And Correction (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
1. Способ параллельного декодирования для нескольких стандартов связи, включающий: ! (A) получение множества первых слов, где, по меньшей мере, два из названных первых слов имеют различную длину; ! (B) разбор названных первых слов в несколько запоминающих устройств; и ! (C) генерирование множества вторых слов посредством декодирования названных первых слов с использованием множества декодеров, где (i) названные декодеры работают параллельно, (ii) названное декодирование, по меньшей мере, одного из названных первых слов выполняется, по меньшей мере, двумя из названных декодеров, и (iii) названное декодирование основано на сигнале, который идентифицирует текущий из названных стандартов связи, используемых для передачи вышеупомянутых первых слов. ! 2. Способ по п.1, отличающийся тем, что он дополнительно включает буферизацию названных вторых слов в названных запоминающих устройствах, где данные, декодированные, по меньшей мере, из одного из названных слов, находятся, по меньшей мере, в двух из названных запоминающих устройств. ! 3. Способ по п.1, отличающийся тем, что названное декодирование реализует логарифмическое декодирование апостериорного максимума с использованием скользящего окна. ! 4. Способ по п.1, отличающийся тем, что он дополнительно включает исполнение множества цепочек с использованием множества контроллеров для управления названным декодированием названных первых слов. ! 5. Способ по п.4, отличающийся тем, что каждая из названных цепочек управляет декодированием соответствующего из названных первых слов. ! 6. Способ по п.4, отличающийся тем, что, по меньшей мере, одна из названных цепочек управляет, по меньше�
Claims (20)
1. Способ параллельного декодирования для нескольких стандартов связи, включающий:
(A) получение множества первых слов, где, по меньшей мере, два из названных первых слов имеют различную длину;
(B) разбор названных первых слов в несколько запоминающих устройств; и
(C) генерирование множества вторых слов посредством декодирования названных первых слов с использованием множества декодеров, где (i) названные декодеры работают параллельно, (ii) названное декодирование, по меньшей мере, одного из названных первых слов выполняется, по меньшей мере, двумя из названных декодеров, и (iii) названное декодирование основано на сигнале, который идентифицирует текущий из названных стандартов связи, используемых для передачи вышеупомянутых первых слов.
2. Способ по п.1, отличающийся тем, что он дополнительно включает буферизацию названных вторых слов в названных запоминающих устройствах, где данные, декодированные, по меньшей мере, из одного из названных слов, находятся, по меньшей мере, в двух из названных запоминающих устройств.
3. Способ по п.1, отличающийся тем, что названное декодирование реализует логарифмическое декодирование апостериорного максимума с использованием скользящего окна.
4. Способ по п.1, отличающийся тем, что он дополнительно включает исполнение множества цепочек с использованием множества контроллеров для управления названным декодированием названных первых слов.
5. Способ по п.4, отличающийся тем, что каждая из названных цепочек управляет декодированием соответствующего из названных первых слов.
6. Способ по п.4, отличающийся тем, что, по меньшей мере, одна из названных цепочек управляет, по меньшей мере, двумя из вышеупомянутых декодеров, используемых для декодирования названного, по меньшей мере, одного первого слова.
7. Способ по п.4, отличающийся тем, что, по меньшей мере, две из названных цепочек выполняются параллельно для декодирования, по меньшей мере, двух из названных первых слов, осуществляемого параллельно.
8. Способ по п.1, отличающийся тем, что названные, по меньшей мере, два декодера, считывают данные, по меньшей мере, из двух из названных запоминающих устройств.
9. Способ по п.1, отличающийся тем, что названные стандарты связи включают, по меньшей мере, два из перечисленных стандартов: (i) стандарт Long Term Evolution (LTE), (ii) стандарт IEEE 802.16, (iii) стандарт широкополосного CDMA/HSPA и (iv) стандарт CDMA-2000/UMB.
10. Устройство параллельного декодирования для нескольких стандартов связи, содержащее схему, сконфигурированную для (i) получения множества первых слов, где, по меньшей мере, два из названных первых слов имеют различную длину, (ii) разбора названных первых слов в несколько запоминающих устройств и (iii) генерирования множества вторых слов посредством декодирования названных первых слов с использованием множества декодеров, где (i) названные декодеры работают параллельно, (ii) названное декодирование, по меньшей мере, одного из названных первых слов выполняется, по меньшей мере, двумя из названных декодеров, и (iii) названное декодирование основано на сигнале, который идентифицирует текущий из названных стандартов связи, используемых для передачи вышеупомянутых первых слов.
11. Устройство по п.10, отличающееся тем, что (i) названные вторые слова буферизуются в названных устройствах памяти, и (ii) данные, декодированные, по меньшей мере, из одного из названных слов, находятся, по меньшей мере, в двух из названных запоминающих устройств.
12. Устройство по п.10, отличающееся тем, что названное декодирование реализует логарифмическое декодирование апостериорного максимума с использованием скользящего окна.
13. Устройство по п.10, отличающееся тем, что дополнительно включает множество контроллеров, сконфигурированных для исполнения множества цепочек для управления названным декодированием названных первых слов.
14. Устройство по п.13, отличающееся тем, что каждая из названных цепочек управляет декодированием соответствующего из названных первых слов.
15. Устройство по п.13, отличающееся тем, что по меньшей мере, одна из названных цепочек управляет, по меньшей мере, двумя из вышеупомянутых декодеров, используемых для декодирования названного, по меньшей мере, одного первого слова.
16. Устройство по п.13, отличающееся тем, что, по меньшей мере, две из названных цепочек, выполняются параллельно для декодирования, по меньшей мере, двух из названных первых слов, осуществляемого параллельно.
17. Устройство по п.10, отличающееся тем, что названные, по меньшей мере, два декодера, считывают данные, по меньшей мере, из двух из названных запоминающих устройств.
18. Устройство по п.10, отличающееся тем, что названные первые слова организуются в виде кадра при получении названной схемой.
19. Устройство по п.10, отличающееся тем, что названное устройство реализуется в виде одной или нескольких интегральных схем.
20. Устройство параллельного декодирования для нескольких стандартов связи, содержащее:
средство для получения множества первых слов, где, по меньшей мере, два из названных первых слов имеют различную длину;
средство для разбора названных первых слов в множество запоминающих устройств; и
средство для генерирования множества вторых слов посредством декодирования названных первых слов с использованием множества декодеров, где (i) названные декодеры работают параллельно, (ii) названное декодирование, по меньшей мере, одного из названных первых слов осуществляется, по меньшей мере, двумя из названных декодеров, и (iii) названное декодирование основано на сигнале, который идентифицирует текущий из множества стандартов связи, используемых для передачи названных первых слов.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2011118108/08A RU2011118108A (ru) | 2011-05-06 | 2011-05-06 | Устройство (варианты) и способ параллельного декодирования для нескольких стандартов связи |
US13/291,285 US9319181B2 (en) | 2011-05-06 | 2011-11-08 | Parallel decoder for multiple wireless standards |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2011118108/08A RU2011118108A (ru) | 2011-05-06 | 2011-05-06 | Устройство (варианты) и способ параллельного декодирования для нескольких стандартов связи |
Publications (1)
Publication Number | Publication Date |
---|---|
RU2011118108A true RU2011118108A (ru) | 2012-11-20 |
Family
ID=47090235
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
RU2011118108/08A RU2011118108A (ru) | 2011-05-06 | 2011-05-06 | Устройство (варианты) и способ параллельного декодирования для нескольких стандартов связи |
Country Status (2)
Country | Link |
---|---|
US (1) | US9319181B2 (ru) |
RU (1) | RU2011118108A (ru) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10440644B2 (en) * | 2012-06-29 | 2019-10-08 | Qualcomm Incorporated | Methods and apparatus for turbo decoder throttling |
US9325351B2 (en) * | 2013-03-13 | 2016-04-26 | Mediatek Singapore Pte. Ltd. | Adaptive multi-core, multi-direction turbo decoder and related decoding method thereof |
US10474525B2 (en) * | 2015-08-11 | 2019-11-12 | Sandisk Technologies Llc | Soft bit techniques for a data storage device |
CN111835994B (zh) * | 2019-04-16 | 2022-09-20 | 瑞昱半导体股份有限公司 | 多通道视频处理方法与*** |
Family Cites Families (36)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5583500A (en) * | 1993-02-10 | 1996-12-10 | Ricoh Corporation | Method and apparatus for parallel encoding and decoding of data |
US5717394A (en) * | 1993-02-10 | 1998-02-10 | Ricoh Company Ltd. | Method and apparatus for encoding and decoding data |
US5594720A (en) | 1993-11-24 | 1997-01-14 | Lucent Technologies Inc. | Multiple access cellular communication with dynamic slot allocation and reduced co-channel interferences |
US5808570A (en) * | 1996-06-28 | 1998-09-15 | Philips Electronics North America Corp. | Device and method for pair-match Huffman transcoding and high-performance variable length decoder with two-word bit stream segmentation which utilizes the same |
US6563877B1 (en) | 1998-04-01 | 2003-05-13 | L-3 Communications Corporation | Simplified block sliding window implementation of a map decoder |
US6967999B2 (en) | 1999-12-30 | 2005-11-22 | Infineon Technologies Ag | Method and apparatus to support multi standard, multi service base-stations for wireless voice and data networks |
US6980605B2 (en) | 2000-01-31 | 2005-12-27 | Alan Gatherer | MAP decoding with parallelized sliding window processing |
US7072971B2 (en) * | 2000-11-13 | 2006-07-04 | Digital Foundation, Inc. | Scheduling of multiple files for serving on a server |
US6603413B2 (en) * | 2001-02-07 | 2003-08-05 | Canon Kabushiki Kaisha | Variable-length decoding apparatus and method |
CN1333531C (zh) | 2001-02-23 | 2007-08-22 | 皇家菲利浦电子有限公司 | 包含并联解码器的特播解码器*** |
US20030154347A1 (en) * | 2002-02-12 | 2003-08-14 | Wei Ma | Methods and apparatus for reducing processor power consumption |
KR100648543B1 (ko) * | 2002-06-03 | 2006-11-27 | 후지쯔 가부시끼가이샤 | 반도체 집적 회로 |
US7283591B2 (en) * | 2003-03-28 | 2007-10-16 | Tarari, Inc. | Parallelized dynamic Huffman decoder |
KR100555537B1 (ko) * | 2003-12-05 | 2006-03-03 | 삼성전자주식회사 | 패킷 어드레싱 방식의 프로그래머블 듀얼 포트 메모리장치 및 그 패킷 어드레싱 방법 |
US7590923B1 (en) * | 2004-10-27 | 2009-09-15 | Marvell International Ltd. | Architecture and control of Reed-Solomon error identification and evaluation |
JP2006164183A (ja) * | 2004-12-10 | 2006-06-22 | Renesas Technology Corp | 半導体信号処理装置 |
US7634710B2 (en) * | 2005-03-25 | 2009-12-15 | Teranetics, Inc. | Efficient decoding |
JP5209467B2 (ja) * | 2005-05-13 | 2013-06-12 | クゥアルコム・インコーポレイテッド | 改良されたマルチメディアデコーダに関する方法及び装置 |
US7577891B2 (en) * | 2005-05-27 | 2009-08-18 | Aquantia Corporation | Method and apparatus for extending decoding time in an iterative decoder using input codeword pipelining |
US7881320B1 (en) * | 2005-12-12 | 2011-02-01 | Xilinx, Inc. | Parsing data from multiple digital bitstreams |
US7539030B2 (en) * | 2006-03-28 | 2009-05-26 | Applied Wireless Identification Group, Inc. | Attribute cache memory |
US8699561B2 (en) * | 2006-08-25 | 2014-04-15 | Sony Computer Entertainment Inc. | System and methods for detecting and handling errors in a multi-threaded video data decoder |
US7827473B2 (en) | 2006-10-10 | 2010-11-02 | Broadcom Corporation | Turbo decoder employing ARP (almost regular permutation) interleave and arbitrary number of decoding processors |
KR101504101B1 (ko) * | 2007-10-02 | 2015-03-19 | 삼성전자주식회사 | 적어도 두 개의 디코딩 매소드를 디코딩하기 위한 asip 아키텍처 |
US8307268B2 (en) * | 2007-12-06 | 2012-11-06 | Marvell World Trade Ltd. | Iterative decoder systems and methods |
US7793080B2 (en) * | 2007-12-31 | 2010-09-07 | Globalfoundries Inc. | Processing pipeline having parallel dispatch and method thereof |
KR101398200B1 (ko) * | 2008-03-18 | 2014-05-26 | 삼성전자주식회사 | 메모리 장치 및 인코딩/디코딩 방법 |
US9184874B2 (en) * | 2008-03-31 | 2015-11-10 | Qualcomm Incorporated | Storing log likelihood ratios in interleaved form to reduce hardware memory |
US8035537B2 (en) * | 2008-06-13 | 2011-10-11 | Lsi Corporation | Methods and apparatus for programmable decoding of a plurality of code types |
US10123050B2 (en) * | 2008-07-11 | 2018-11-06 | Qualcomm Incorporated | Filtering video data using a plurality of filters |
US8199829B2 (en) * | 2008-08-25 | 2012-06-12 | Qualcomm Incorporated | Decoding system and method |
US20100153819A1 (en) * | 2008-12-12 | 2010-06-17 | Yeong-Luh Ueng | Decoding Method and System for Low-Density Parity Check Code |
US8381078B2 (en) * | 2009-07-09 | 2013-02-19 | Viasat, Inc. | Multi-channel statistical multiplexing of FEC decoders |
KR20110055022A (ko) * | 2009-11-19 | 2011-05-25 | 한국전자통신연구원 | 데이터 및 기능적 분할 방식에 기반한 동영상 복호화 장치 및 방법 |
US8438434B2 (en) * | 2009-12-30 | 2013-05-07 | Nxp B.V. | N-way parallel turbo decoder architecture |
US8615703B2 (en) * | 2010-06-04 | 2013-12-24 | Micron Technology, Inc. | Advanced bitwise operations and apparatus in a multi-level system with nonvolatile memory |
-
2011
- 2011-05-06 RU RU2011118108/08A patent/RU2011118108A/ru unknown
- 2011-11-08 US US13/291,285 patent/US9319181B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US9319181B2 (en) | 2016-04-19 |
US20120281790A1 (en) | 2012-11-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
RU2017108808A (ru) | Устройство беспроводной связи, способ беспроводной связи и программа | |
RU2011118108A (ru) | Устройство (варианты) и способ параллельного декодирования для нескольких стандартов связи | |
SG11201805326RA (en) | Locker operating method, and information sending method, apparatus and system | |
GB2498298A (en) | Decoding in solid state memory devices | |
BR112015006451A2 (pt) | parâmetros de decodificador de referência hipotético em codificação de vídeo | |
BRPI0606682A2 (pt) | método para derivar um livro-código, estrutura de dados incorporada em um dispositivo de leitura, estação móvel, componente de rede sem fio, programa de instruções de leitura de computador, e, aparelho | |
RU2015102596A (ru) | Произвольный доступ и сигнализация долгосрочных опорных картинок при кодировании видео | |
US20160270083A1 (en) | Device-based two-stage random resource selection for small data transmission | |
MX2021000357A (es) | Codificador, decodificador, metodo de codificacion y metodo de decodificacion. | |
WO2009046014A3 (en) | Simplified receiver for use in multi-wire communication | |
UY36837A (es) | Método y aparato para el control de potencia en redes de coexistencia d2d/wan | |
MY162197A (en) | Method and apparatus for power scaling for multi-carrier wireless terminals | |
RU2016135225A (ru) | Система связи | |
RU2014145217A (ru) | Параллельная обработка волновых фронтов для кодирования видео | |
UA115240C2 (uk) | Кодування картинки з малою затримкою | |
JP2013255255A5 (ru) | ||
EP2509368A4 (en) | POWER MANAGEMENT PROCESS AND DEVICE OF A NETWORK ACCESS MODULE | |
RU2015115467A (ru) | Устройство декодирования изображений | |
BR112018000758A2 (pt) | técnicas para suportar definições para números reduzidos de fluxos espaciais | |
TR201901248T4 (tr) | İletişim denetim aparatı, iletişim denetim yöntemi, uçbirim aparatı ve bilgi işleme aparatı. | |
RU2017100672A (ru) | Система и способ выделения ресурсов ofdma | |
CL2016002567A1 (es) | Unidades de centro de control de motores que incluyen circuitos interruptores de poder auxiliar y métodos para operar el mismo | |
BR112016028558A2 (pt) | equipamento e método para melhorar a capacidade de processamento de dados de uma operação de dessintonização em um sistema de comunicação sem fio | |
WO2012134846A3 (en) | System, method and apparatus for tail biting convolutional code decoding | |
MX2017011035A (es) | Aparato de procesamiento de informacion y metodo de procesamiento de informacion. |