RU2008150458A - NEURAL NETWORK OF MODULAR NUMBERS - Google Patents

Abstract

Нейронная сеть основного деления модулярных чисел, содержащая входные регистры делимого и делителя, выходы регистра делимого поступают на входы блока деления с нулевым остатком и блока вычитателя, который реализует вычислительную модель αi-bqi , где αi - исходное или промежуточное значение делимого, b - значение делителя и qi - промежуточное частное, и выходы регистра делителя поступают на вход блока преобразования остаточного кода в код обобщенной позиционной системы счисления и блока умножения, который реализует вычислительную модель bqi, где b - делитель, а qi - промежуточное частное, отличающаяся тем, что значения делителя преобразуются из остаточного кода в код обобщенной позиционной системы счисления, которые являются адресным входом постоянного запоминающего устройства, в котором хранятся значения приблизительного делителя , где Q коэффициент (простое число) для выбранного набора модулей СОК, a pi, - значения модуля или их произведений, поступающие на вход блока деления с нулевым остатком, выходы которого в качестве промежуточных частных разветвляются на входы блока умножения для реализации вычислительной модели bqi, выходы которого являются входами блока реализации вычислительной модели αi-bqi, выход которого обеспечивает рекурсию делимого и является входом блока сравнения с нулем, выход которого по сигналу „Нет" через блок запрета разрешает прохождение промежуточного значения целого числа αi на вход регистра делимого для реализации рекурсивной операции, и по сигналу „Да", поступающего на вход сумматора, через ключ, на выходе которого формируется окончательное частное, являющееся выходом нейронной сети о� The neural network of the main division of modular numbers, containing the input registers of the dividend and divider, the outputs of the dividend register go to the inputs of the division block with zero remainder and the subtractor block, which implements the computational model αi-bqi, where αi is the initial or intermediate value of the dividend, b is the value of the divider and qi is the intermediate quotient, and the outputs of the divider register go to the input of the conversion unit of the residual code to the code of the generalized positional number system and the multiplication unit, which implements the computational model bqi, g e b is the divisor, and qi is the intermediate quotient, characterized in that the values of the divider are converted from the residual code to the code of the generalized positional number system, which are the address input of the permanent storage device in which the values of the approximate divisor are stored, where Q is the coefficient (prime) for the selected set of SOK modules, a pi, are the values of the module or their products, which are input to the division block with a zero remainder, the outputs of which, as intermediate quotients, branch into the inputs of the block for the implementation of the computational model bqi, the outputs of which are inputs of the implementation unit of the computational model αi-bqi, the output of which provides recursion of the dividend and is the input of the comparison unit with zero, whose output, by the signal “No”, through the prohibition block allows the passage of the intermediate value of the integer αi to the input of the register is divisible for the implementation of the recursive operation, and according to the signal "Yes" received at the input of the adder, through a key at the output of which the final quotient is formed, which is the output of the neural network about

Claims (1)

Нейронная сеть основного деления модулярных чисел, содержащая входные регистры делимого и делителя, выходы регистра делимого поступают на входы блока деления с нулевым остатком и блока вычитателя, который реализует вычислительную модель α_i-bq_i , где α_i - исходное или промежуточное значение делимого, b - значение делителя и q_i - промежуточное частное, и выходы регистра делителя поступают на вход блока преобразования остаточного кода в код обобщенной позиционной системы счисления и блока умножения, который реализует вычислительную модель bq_i, где b - делитель, а q_i - промежуточное частное, отличающаяся тем, что значения делителя преобразуются из остаточного кода в код обобщенной позиционной системы счисления, которые являются адресным входом постоянного запоминающего устройства, в котором хранятся значения приблизительного делителя

, где Q коэффициент (простое число) для выбранного набора модулей СОК, a p_i, - значения модуля или их произведений, поступающие на вход блока деления с нулевым остатком, выходы которого в качестве промежуточных частных разветвляются на входы блока умножения для реализации вычислительной модели bq_i, выходы которого являются входами блока реализации вычислительной модели α_i-bq_i, выход которого обеспечивает рекурсию делимого и является входом блока сравнения с нулем, выход которого по сигналу „Нет" через блок запрета разрешает прохождение промежуточного значения целого числа α_i на вход регистра делимого для реализации рекурсивной операции, и по сигналу „Да", поступающего на вход сумматора, через ключ, на выходе которого формируется окончательное частное, являющееся выходом нейронной сети основного деления модулярных чисел; с выхода блока вычитания значения α_i-bq_i поступают на вход блока сравнения с ^b/₂, с выхода которого по шине „Нет" поступают просуммированные значения промежуточных частных, формируемые на выходе устройства в качестве основного результата деления, а с выхода „Да" к содержимому сумматора добавляется единица, выходы которого являются выходами нейронной сети основного деления модулярных чисел. The neural network of the main division of modular numbers, containing the input registers of the dividend and divider, the outputs of the dividend register go to the inputs of the division unit with zero remainder and the subtractor block, which implements the computational model α _i -bq _i , where α _i is the initial or intermediate value of the dividend, b is the divisor value and q _i is the intermediate quotient, and the divider register outputs are input to the residual code conversion block into the code of the generalized positional number system and multiplication block, which implements the bq computational model _i , where b is the divider, and q _i is the intermediate quotient, characterized in that the values of the divider are converted from the residual code into the code of the generalized positional number system, which are the address input of the permanent storage device in which the values of the approximate divider are stored

where Q is the coefficient (prime) for the selected set of RNS modules, ap _i , are the values of the module or their products that are input to the division block with zero remainder, the outputs of which are branched as intermediate quotients to the inputs of the multiplication block to implement the computational model bq _i the outputs of which are inputs of the implementation block of the computational model α _i -bq _i , the output of which provides recursion of the dividend and is the input of the comparison block with zero, the output of which by the signal "No" through the prohibition block allows passage the interim value of an integer α _i to the input of the register divisible for the implementation of the recursive operation, and by the signal “Yes” received at the input of the adder, through a key at the output of which the final quotient is formed, which is the output of the neural network of the main division of modular numbers; from the output of the subtraction unit, the values of α _i -bq _i go to the input of the comparison unit with ^b / ₂ , from the output of which via the bus "No" the summed values of the intermediate quotients are received, which are formed at the output of the device as the main division result, and from the output "Yes" to the contents of the adder is added a unit whose outputs are outputs of the neural network of the main division of modular numbers.