RU2006969C1 - Device for storing information in shift register - Google Patents

Abstract

FIELD: pulse technics. SUBSTANCE: device has two D-flip-flops 1, 2 and AND gate 3. Introduced AND gate provides time lag between information and clock pulses when they coincides at device input because edge of clock pulse entering C-input of second D-flip-flop is delayed till switch of first bit of shift register. EFFECT: increased field of application. 2 dwg

Description

Изобретение относится к импульсной технике и может быть использовано в аппаратуре обработки дискретных сигналов. The invention relates to a pulse technique and can be used in apparatus for processing discrete signals.

Известны устройства для записи информации в регистры сдвига, содержащие триггеры и элементы И-НЕ. Данные устройства позволяют гарантированно записывать в регистр сдвига импульсы, следующие с расстановкой, равной периоду тактовых импульсов. Однако они достаточно сложны. В частности, одно из устройств содержит универсальный IK-триггер, срабатывающий по заднему фронту сигнала или на С-входе, или на I(K)-входе, элемент И-НЕ и RS-триггер, а для функционирования устройства необходимы две тактовые последовательности импульсов. Known devices for recording information in shift registers containing triggers and AND elements. These devices allow guaranteed recording in the shift register of pulses following with an arrangement equal to the period of the clock pulses. However, they are quite complicated. In particular, one of the devices contains a universal IK trigger, triggered by the trailing edge of the signal either at the C input or at the I (K) input, the I-NOT element and the RS trigger, and for the device to function, two clock sequences of pulses are required .

Известно также более простое устройство для записи информации в регистр сдвига, содержащее первый и второй D-триггеры, С-входы которых являются соответственно информационным и тактовым входами устройства, D-входы соединены с шиной нулевого потенциала, а S-входы соединены соответственно с прямым и инверсным выходами второго и первого D-триггеров, являющимися первым и вторым информационными выходами устройства. Недостатком данного устройства является недостаточная функциональная надежность, обусловленная возможностью записи в регистр сдвига двойного импульса при совпадении фронтов информационного и тактового импульсов. A simpler device is also known for recording information in a shift register containing first and second D-flip-flops, C-inputs of which are information and clock inputs of the device, D-inputs are connected to the zero potential bus, and S-inputs are connected respectively to direct and the inverse outputs of the second and first D-flip-flops, which are the first and second information outputs of the device. The disadvantage of this device is the lack of functional reliability due to the ability to write to the shift register of a double pulse when the edges of the information and clock pulses coincide.

Цель изобретения - повышение функциональной надежности устройства за счет исключения возможности искажения информации при записи в регистр сдвига. The purpose of the invention is to increase the functional reliability of the device by eliminating the possibility of distortion of information when writing to the shift register.

Для достижения цели предлагается задержать фронт тактового импульса, поступающего на С-вход второго D-триггера, до момента срабатывания первого разряда регистра сдвига. Для этого в устройство, содержащее шину тактовых импульсов и два D-триггера, D-входы которых соединены с шиной "лог. 1", причем С-вход первого триггера является информационным входом устройства, прямой выход первого триггера является информационным выходом устройства и соединен с R-входом второго триггера, инверсный выход которого соединен с R-входом первого триггера, введен элемент И, первый вход которого соединен с шиной тактовых импульсов, второй вход - c выходом первого разряда регистра сдвига, а выход - с С-входом второго триггера. To achieve the goal, it is proposed to delay the front of the clock pulse entering the C-input of the second D-trigger until the first bit of the shift register is triggered. To do this, into a device containing a clock bus and two D-flip-flops, the D-inputs of which are connected to the “Log. 1” bus, the C-input of the first flip-flop being the information input of the device, the direct output of the first flip-flop is the information output of the device and connected to The R-input of the second trigger, the inverse output of which is connected to the R-input of the first trigger, contains the And element, the first input of which is connected to the clock bus, the second input - with the output of the first bit of the shift register, and the output - with the C-input of the second trigger.

На фиг. 1 приведена схема заявляемого устройства; на фиг. 2 - временные диаграммы его работы. In FIG. 1 shows a diagram of the inventive device; in FIG. 2 - time diagrams of his work.

Устройство для записи информации в регистр сдвига (фиг. 1) содержит два D-триггера 1 и 2, элемент И 3, информационный вход 4 устройства, соединенный с С-входом триггера 1, и шину 5 тактовых импульсов, соединенную с первым входом элемента И 3. Выход 6 триггера 1 соединен с R-входом триггера 2, выход 7 первого разряда регистра сдвига - с вторым входом элемента И 3, выход 8 которого соединен с С-входом триггера 2, выход 9 триггера 2 соединен с R-входом триггера 1. D-входы триггеров 1 и 2 соединены с шиной "Лог. 1". В устройстве используются D-триггеры, срабатывающие по фронту сигнала на С-входе. A device for recording information in the shift register (Fig. 1) contains two D-flip-flops 1 and 2, element And 3, information input 4 of the device connected to the C-input of trigger 1, and a bus 5 clock pulses connected to the first input of element And 3. The output 6 of trigger 1 is connected to the R-input of trigger 2, the output 7 of the first digit of the shift register is connected to the second input of the And 3 element, the output 8 of which is connected to the C-input of trigger 2, the output 9 of trigger 2 is connected to the R-input of trigger 1 . D-inputs of triggers 1 and 2 are connected to the bus "Log. 1". The device uses D-flip-flops, triggered by the edge of the signal at the C-input.

Устройство работает следующим образом. The device operates as follows.

В исходном состоянии в момент времени t_o (фиг. 2) на прямом выходе 6 триггера 1, на выходе 7 первого разряда регистра сдвига, на выходе 8 элемента И 3 имеется низкий уровень напряжения, на инверсном выходе 9 триггера 2 - высокий уровень напряжения.In the initial state at time t _o (Fig. 2) at direct output 6 of trigger 1, at output 7 of the first category of the shift register, at output 8 of element And 3 there is a low voltage level, at inverse output 9 of trigger 2 there is a high voltage level.

При поступлении в момент времени t₁ на вход 4 устройства входного импульса триггер 1 срабатывает и на его выходе 6 устанавливается высокий уровень напряжения, который, поступая на информационный вход регистра сдвига и на R-вход второго триггера 2, подготавливает их к работе.Upon receipt at time t ₁ at input 4 of the input pulse device, trigger 1 is triggered and a high voltage level is set at its output 6, which, when fed to the information input of the shift register and to the R-input of the second trigger 2, prepares them for operation.

В момент времени t₂ при поступлении импульса по шине 5 тактовых импульсов срабатывает триггер первого разряда регистра сдвига и на его выходе 7 появляется высокий уровень напряжения, который, поступая на один из входов элемента И 3, вызывает появление высокого уровня напряжения на его выходе 8 (так как на другом входе элемента И 3 присутствует тактовый импульс высокого уровня напряжения). Появление высокого уровня напряжения на выходе 8 элемента И 3, а следовательно, и на С-входе триггера 2 приводит к срабатыванию последнего и на его инверсном выходе 9 появляется низкий уровень напряжения, который поступает на R-вход триггера 1 и устанавливает его в исходное положение, при котором на его выходе 6 появляется низкий уровень напряжения. При этом в исходное состояние по R-входу устанавливается триггер 2 и на его выходе 9 появляется высокий уровень напряжения. Устройство готово к приему следующего импульса.At time t _2, when the pulse arrives on the bus 5 clock pulses, the trigger of the first category of the shift register is triggered and its output 7 has a high voltage level, which, coming to one of the inputs of the And 3 element, causes a high voltage level at its output 8 ( as at the other input of the And 3 element there is a clock pulse of a high voltage level). The appearance of a high voltage level at the output 8 of the And 3 element, and consequently at the C-input of trigger 2, triggers the latter and at its inverse output 9 a low voltage level appears that goes to the R-input of trigger 1 and sets it to its original position at which a low voltage level appears at its output 6. In this case, the trigger 2 is set to the initial state via the R-input and a high voltage level appears at its output 9. The device is ready to receive the next pulse.

При поступлении в моменты времени t₃, t₅, t₇ импульсов на вход 4 устройства оно функционирует аналогично, вырабатывая в моменты времени t₄, t₆, t₈ импульсы высокого уровня напряжения на выходе 8 элемента И 3, которые вызывают появление импульсов низкого уровня напряжения на выходе 9 триггера 2, которые приводят к установлению в исходное состояние триггеров 1 и 2. Параллельно в моменты времени t₄, t₆, t₈ происходит запись информации в первый разряд регистра сдвига.Upon receipt of pulses at times t ₃ , t ₅ , t ₇ at the input 4 of the device, it functions in a similar way, generating at high times t ₄ , t ₆ , t ₈ pulses of a high voltage level at the output of element 8 And 3, which cause the appearance of pulses of low the voltage level at the output 9 of trigger 2, which lead to the initialization of triggers 1 and 2. At the same time, at time t ₄ , t ₆ , t ₈ , information is recorded in the first bit of the shift register.

Построение устройства для записи информации в регистр сдвига по предложенной схеме позволяет повысить функциональную надежность устройства путем исключения возможности искажения информации при совпадении фронтов тактового и информационного импульсов, а также при относительной простоте аппаратурной реализации обрабатывать без пропусков пиковые плотности импульсов, возникающие, к примеру, при воздействии помех. (56) Авторское свидетельство СССР N 809351, кл. G 11 C 7/00, 1981. The construction of a device for recording information in the shift register according to the proposed scheme allows to increase the functional reliability of the device by eliminating the possibility of information distortion when the fronts of the clock and information pulses coincide, as well as with the relative simplicity of the hardware implementation, process peak pulses without gaps arising, for example, when exposed to interference. (56) Copyright certificate of the USSR N 809351, cl. G 11 C 7/00, 1981.

Авторское свидетельство СССР N 1571678, кл. G 11 C 19/00, 1990.  USSR author's certificate N 1571678, cl. G 11 C 19/00, 1990.

Claims (1)

УСТРОЙСТВО ДЛЯ ЗАПИСИ ИНФОРМАЦИИ В РЕГИСТР СДВИГА, содержащее два D-триггера, информационные входы которых подключены к шине логической единицы, тактовый вход первого D-триггера является информационным входом устройства, прямой выход первого D-триггера является информационным выходом устройства и соединен с входом установки нуля второго D-триггера, инверсный выход которого соединен с входом установки нуля первого D-триггера, отличающееся тем, что, с целью повышения надежности, оно дополнительно содержит элемент И, первый вход которого является тактовым входом и выходом устройства, второй вход элемента И является входом устройства для подключения к выходу первого разряда регистра сдвига, выход элемента И соединен с тактовым входом второго D-триггера.  A DEVICE FOR RECORDING INFORMATION IN A SHIFT REGISTER, containing two D-flip-flops, the information inputs of which are connected to the logical unit bus, the clock input of the first D-flip-flop is the information input of the device, the direct output of the first D-flip-flop is the information output of the device and connected to the zero setting input the second D-trigger, the inverse output of which is connected to the input of the zero setting of the first D-trigger, characterized in that, in order to increase reliability, it additionally contains an element And, the first input of which is It is Busy clock input and output devices, a second input of AND gate is the input device for connection to the output of the first shift register discharge output of AND element is connected to the clock input of the second D-flip-flop.

Images