RU1836808C - Movement-to-code converter - Google Patents

Description

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано дл  автоматического измерени  углового положени  объекта.The invention relates to automation and computer technology and can be used to automatically measure the angular position of an object.

Целью изобретени   вл етс  повышение точности преобразовател .The aim of the invention is to increase the accuracy of the converter.

На чертеже представлена функциональна  схема преобразовател  перемещени  в код.Fig. 1 is a functional diagram of a motion to code converter.

Преобразователь перемещени  в код содержит генератор 1 импульсов, делитель 2 частоты,.инвертор 3, триггеры 4. 5, элемент И 6, блок 7 элементов И, усилители 8 и 9, фазовращатель 10, фильтр 11, сумматор 12. компаратор 13, интегратор 14 и делитель напр жени  15.The motion-to-code converter contains a pulse generator 1, a frequency divider 2, an inverter 3, triggers 4. 5, an AND 6 element, an I element block 7, amplifiers 8 and 9, a phase shifter 10, a filter 11, an adder 12. a comparator 13, an integrator 14 and voltage divider 15.

Преобразователь работает следующим образом.The converter operates as follows.

Последовательность импульсов с выхода генератора импульсов 1 поступает на вход делител  частоты 2, С выхода старшего разр да делител  частоты 2 импульсы поступают на счетный вход Т-триггера 5 и через инвертор 3 на счетный вход Т-триггера 4. На пр мых выходах Т-триггеров 4 и 5 формируютс  два напр жени  пр моугольной формы со скважностью, равной 2, сдви- „нутые по фазе один относительно другого на 90° и поступающие через усилители 8 и 9 на входные обмотки фазовращател  10. На выходе фазовращател  10 формируетс  фа- зомодулированный сигналThe pulse sequence from the output of the pulse generator 1 is fed to the input of the frequency divider 2, From the output of the high-order bit of the frequency divider 2, the pulses are fed to the counting input of the T-flip-flop 5 and through the inverter 3 to the counting input of the T-flip-flop 4. At the direct outputs of the T-flip-flops 4 and 5, two rectangular voltages are formed with a duty cycle of 2, 90 ° shifted in phase from each other and transmitted through amplifiers 8 and 9 to the input windings of the phase shifter 10. A phase modulated signal is generated at the output of the phase shifter 10

Ј(t) Uii 3irt() +H(t, a), (1) где Umi амплитуда фазомодулированного сигнала,Ј (t) Uii 3irt () + H (t, a), (1) where Umi is the amplitude of the phase-modulated signal,

f, f - частота напр жени  на пр мых выходах Т-триггеров 4 и 5, f, f - voltage frequency at the direct outputs of T-flip-flops 4 and 5,

а угол поворота ротора, фазовращател  10,and the angle of rotation of the rotor, phase shifter 10,

n(t, а-}- часть выходного сигнала фазовращател  10, обусловленна  высшими гармониками и не несуща  полезной информации ,n (t, а -} - part of the output signal of the phase shifter 10, due to higher harmonics and not carrying useful information,

t- врем .t-time

На выходе фильтра 11 формируетс  сигнал:At the output of the filter 11, a signal is generated:

У (t)Um2 sln( -о) t + а + ,), (2). где Um2 - амплитуда сигнала,Y (t) Um2 sln (-o) t + a +,), (2). where Um2 is the signal amplitude,

рф - фазовый сдвиг, вносимый фильтром 11.rf is the phase shift introduced by the filter 11.

В момент равенства напр жени  у (t) и напр жени  срабатывани  компаратора 13 (Ucp) на его выходе формируетс  короткий импульс.When the voltage y (t) and the tripping voltage of the comparator 13 (Ucp) are equal, a short pulse is generated at its output.

Это условие можно записать следующим образом:This condition can be written as follows:

Um2 tcp+ « + Ucp (3) илиUm2 tcp + "+ Ucp (3) or

tcp- J} arcsin Ј-а-у ф ..(4) tcp- J} arcsin Ј-ah-f .. (4)

С другой стороны, напр жение срабатывани  можно определить как разность напр жений на первом Ui и втором U2 входах компаратора 13: UCp Ui-U2 .(5)On the other hand, the tripping voltage can be defined as the voltage difference at the first Ui and second U2 inputs of the comparator 13: UCp Ui-U2. (5)

На выходе сумматора 12 формируетс  разность напр жений, а интегратор 14 подавл ет переменную составл ющую и интегрирует посто нную составл ющую напр жени  (5) до момента, при котором указанна  разность напр жени  не станет равной нулю. При этом в соответствии с формулой (4)A voltage difference is generated at the output of the adder 12, and the integrator 14 suppresses the variable component and integrates the constant component of the voltage (5) to the point where the specified voltage difference does not become zero. Moreover, in accordance with the formula (4)

+ Уф.(6) + UV. (6)

Таким образом, момент срабатывани  компаратора не зависит от амплитуды сигнала на его входе, а также от факторов, привод щих к конечной чувствительностиThus, the response time of the comparator does not depend on the amplitude of the signal at its input, as well as on factors leading to the final sensitivity

компаратора (напр жени  смещени , входных токов, разности входных токов и т.П;), Импульс, выработанный компаратором 13, поступает на входы управлени  элемента 16 И и блока элементов И 7. При этом на выходеcomparator (bias voltage, input currents, input current difference, etc.;), the pulse generated by the comparator 13 is fed to the control inputs of the element 16 AND and the block of elements And 7. In this case, the output

преобразовател  по информации на выхо- . дах делител  частоты 2 и пр мом выходе Т-триггера 5, поступающей на информаци- . онные входы элемента И 6 и блока элементов И 7, формируетс  двоичный код а° ... а,converter according to the information on the output. dah frequency divider 2 and the direct output of the T-trigger 5, arriving at the information. the inputs of the element And 6 and the block of elements And 7, a binary code is formed a ° ... a,

пропорциональный угловому положению ротора фазовращател  10.proportional to the angular position of the rotor of the phase shifter 10.

Ф о рмулаизобретени  Преобразователь перемещени  в .код, содержащий генератор импульсов, выходSUMMARY OF THE INVENTION Displacement transducer to .code containing a pulse generator, output

которого соединен с входом делител  частоты , выход старшего разр да которого со еди- нен с входом первого триггера и через инвертор с входом второго триггера, пр мые выходы триггеров через первый и второй усилители соответственно соединены с первым и вторым входами фазовращател -, выход которого соединен через фильтр с первым входом компаратора, элемент И. блок элементов И.отличающийс   тем,which is connected to the input of the frequency divider, the high-order output of which is connected to the input of the first trigger and through the inverter to the input of the second trigger, the direct outputs of the triggers through the first and second amplifiers are respectively connected to the first and second inputs of the phase shifter -, the output of which is connected through a filter with the first input of the comparator, element I. the block of elements I. characterized by

что, с целью повышени  точности, в него введены сумматор, интегратор и делитель напр жени , первый вход сумматора соединен с выходом фильтра, а выход через последовательно соединенные интегратор иthat, in order to increase accuracy, an adder, an integrator and a voltage divider are introduced into it, the first input of the adder is connected to the output of the filter, and the output is connected through an integrator

делитель напр жени  - с вторыми входами сумматора и компаратора, выход которого соединен1 с входами управлени  элемента И и блока элементов И. информационные входы которого соединены с выходами делител  частоты, информационный вход элемента И соединен с пр мым выходом первого триггера, выходы элемента И и блока элементов И  вл ютс  выходами преобразовател .the voltage divider - with the second inputs of the adder and comparator, the output of which is connected1 to the control inputs of the element And and the block of elements I. The information inputs of which are connected to the outputs of the frequency divider, the information input of the element And is connected to the direct output of the first trigger, the outputs of the element And and the block And elements are outputs of the converter.