RU181253U1 - DIGITAL HETERODINES ON THE PROGRAMMABLE LOGIC INTEGRAL DIAGRAM - Google Patents

DIGITAL HETERODINES ON THE PROGRAMMABLE LOGIC INTEGRAL DIAGRAM Download PDF

Info

Publication number
RU181253U1
RU181253U1 RU2017139309U RU2017139309U RU181253U1 RU 181253 U1 RU181253 U1 RU 181253U1 RU 2017139309 U RU2017139309 U RU 2017139309U RU 2017139309 U RU2017139309 U RU 2017139309U RU 181253 U1 RU181253 U1 RU 181253U1
Authority
RU
Russia
Prior art keywords
frequency
signal
heterodyne
banks
phase
Prior art date
Application number
RU2017139309U
Other languages
Russian (ru)
Inventor
Сергей Александрович Гренков
Николай Ефимович Кольцов
Original Assignee
Федеральное государственное бюджетное учреждение науки Институт прикладной астрономии Российской академии наук (ИПА РАН)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Федеральное государственное бюджетное учреждение науки Институт прикладной астрономии Российской академии наук (ИПА РАН) filed Critical Федеральное государственное бюджетное учреждение науки Институт прикладной астрономии Российской академии наук (ИПА РАН)
Priority to RU2017139309U priority Critical patent/RU181253U1/en
Application granted granted Critical
Publication of RU181253U1 publication Critical patent/RU181253U1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • G—PHYSICS
    • G04—HOROLOGY
    • G04B—MECHANICALLY-DRIVEN CLOCKS OR WATCHES; MECHANICAL PARTS OF CLOCKS OR WATCHES IN GENERAL; TIME PIECES USING THE POSITION OF THE SUN, MOON OR STARS
    • G04B1/00—Driving mechanisms
    • G04B1/10—Driving mechanisms with mainspring
    • G04B1/16—Barrels; Arbors; Barrel axles

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Superheterodyne Receivers (AREA)

Abstract

Полезная модель относится к радиоастрономической аппаратуре, а точнее - к видеоконверторам систем преобразования сигналов (СПС), которые выделяют из цифрового широкополосного сигнала промежуточной частоты (ПЧ) сигнал со сравнительно узкой полосой и преобразуют выделенный сигнал в область видеочастот. Гетеродин-прототип, построенный по принципу прямого цифрового синтеза частот, содержит схему формирования кодов фаз α(i) гетеродинных сигналов, где i - порядковый номер кода гетеродинного сигнала, два банка кодов гетеродинных сигналов (синусного и косинусного), которые адресными входами подключены к выходу формирователя кодов фаз, датчик кода частоты гетеродина и генератор импульсов тактовой частоты F, которыми тактируются узлы гетеродина. Формирователь кодов фаз в известном устройстве (прототипе), содержит накопитель кодов фаз, компаратор кодов, инвертор меандра тактовой частоты и элементы коммутации. В каждом банке кодов гетеродинных сигналов записано N кодов гармонического сигнала, различающихся по фазе на ϕ=2π/N. На каждом такте формирователь кодов фаз вычисляет текущее значение фазы α(i), изменяя его в пределах 2π с шагом Δα=b ϕ, где b - код частоты гетеродина ƒ, который задается датчиком кода частоты. Недостаток известного устройства - неширокий рабочий диапазон частот Δƒ, ограниченный максимальной тактовой частотой работы программируемой логической интегральной схемы. Цель заявляемой полезной модели - расширение частотного диапазона перестройки гетеродина, что позволит расширить рабочую полосу частот цифрового видеоконвертора СПС. Эта цель достигается за счет того, что в гетеродин, содержащий формирователь кодов фаз гетеродинного сигнала, соединенный по входу с датчиком кода частоты, а по выходу - с адресными входами банка синусного гетеродинного сигнала и банка косинусного гетеродинного сигнала, а также генератор импульсов тактовой частоты, введены дополнительно n-1 банков синусных сигналов и n-1 банков косинусных сигналов, соединенных адресными входами с выходом упомянутого формирователя кодов фаз, а также два n-канальных мультиплексора, один из которых подключен к выходам n банков синусных сигналов, а другой - к выходам n банков косинусных сигналов, и делитель частоты на n, соединенный по входу с упомянутым генератором импульсов тактовой частоты, причем генератор импульсов тактовой частоты соединен с тактирующими входами обоих мультиплексоров, а выход делителя частоты на n соединен с тактирующими входами упомянутого формирователя кодов фаз и всех банков синусных и косинусных гетеродинных сигналов, а выходы мультиплексоров являются выходами гетеродина. При этом записанные в эти банки коды гетеродинных сигналов смещены по фазе один относительно другого. Входной широкополосный сигнал поступает на вход видеоконвертора с высокой тактовой частотой F(например, F-F), а формирователь кодов фаз и банки кодов гетеродинных сигналов работают с пониженной тактовой частотой F=F/n. Но на каждом такте формируются одновременно по n сдвинутых по фазе на ϕ=ϕ/n кодов синусных и косинусных гетеродинных сигналов, которые воспринимает n-канальный мультиплексор, работающий с тактовой частотой F. С выхода каждого мультиплексора снимается последовательность кодов гетеродинного сигнала (синусного и косинусного) с той же частотой F, с которой в видеоконвертор поступает широкополосный сигнал.The utility model relates to radio astronomy equipment, and more specifically, to video converters of signal conversion systems (SPS), which extract a signal with a relatively narrow band from a digital broadband intermediate frequency (IF) signal and convert the selected signal to the video frequency region. The heterodyne prototype, built on the principle of direct digital frequency synthesis, contains a scheme for generating phase codes α (i) of heterodyne signals, where i is the serial number of the code of the heterodyne signal, two banks of codes of the heterodyne signals (sine and cosine), which are connected to the output by address inputs a phase code generator, a local oscillator frequency code sensor, and a clock pulse generator F, which clocks the local oscillator nodes. The phase code generator in the known device (prototype) contains a phase code storage device, a code comparator, a clock meander inverter and switching elements. In each bank of codes of heterodyne signals, N codes of a harmonic signal are recorded, which differ in phase by ϕ = 2π / N. At each step, the phase code generator calculates the current phase value α (i), changing it within 2π with a step Δα = b ϕ, where b is the local oscillator frequency code ƒ, which is set by the frequency code sensor. A disadvantage of the known device is the narrow operating frequency range Δƒ, limited by the maximum clock frequency of the programmable logic integrated circuit. The purpose of the claimed utility model is to expand the frequency range of tuning the local oscillator, which will expand the working frequency band of the digital video converter ATP. This goal is achieved due to the fact that the local oscillator containing the phase code generator of the heterodyne signal, connected at the input to the frequency code sensor, and at the output, to the address inputs of the sinus heterodyne signal bank and the cosine heterodyne signal bank, as well as a clock pulse generator, additionally introduced n-1 banks of sine signals and n-1 banks of cosine signals connected by address inputs to the output of the phase shaper, as well as two n-channel multiplexers, one of which is connected the outputs of n banks of sine signals, and the other to the outputs of n banks of cosine signals, and a frequency divider by n connected at the input to the said clock pulse generator, the clock pulse generator connected to the clock inputs of both multiplexers, and the output of the frequency divider by n connected to the clocking inputs of the aforementioned phase code generator and all banks of sine and cosine heterodyne signals, and the outputs of the multiplexers are the outputs of the local oscillator. In this case, the heterodyne signal codes recorded in these banks are phase shifted relative to one another. The input broadband signal is fed to the input of a video converter with a high clock frequency F (for example, F-F), and the phase code generator and banks of heterodyne signal code codes operate with a reduced clock frequency F = F / n. But on each clock cycle, n codes of sine and cosine heterodyne signals are shifted in phase by ϕ = ϕ / n simultaneously, which are received by an n-channel multiplexer operating at a clock frequency F. A sequence of codes of a heterodyne signal (sine and cosine) is taken from the output of each multiplexer ) with the same frequency F with which a broadband signal enters the video converter.

Description

Полезная модель относится к радиоастрономической аппаратуре, а точнее - к видеоконверторам систем преобразования сигналов (СПС), которые выделяют из цифрового широкополосного сигнала промежуточной частоты (ПЧ) сигнал со сравнительно узкой полосой и преобразуют выделенный сигнал в область видеочастот.The utility model relates to radio astronomy equipment, and more specifically, to video converters of signal conversion systems (SPS), which extract a signal with a relatively narrow band from a digital broadband intermediate frequency (IF) signal and convert the selected signal to the video frequency region.

В радиоастрономических СПС широко используются видеоконверторы, которые выделяют сравнительно узкополосные (до 16 МГц) аналоговые шумовые сигналы из широкополосных сигналов промежуточных частот (ПЧ) и преобразуют их к видеочастотам (см. например, патент на полезную модель RU 122810 U1. МПК H03D 7/00. / А.В. Ипатов, Н.Е. Кольцов, Л.В. Федотов. Система преобразования и регистрации сигналов для радиоастрономического интерферометра. Опубл. 10.12.12. Бюл. №34. или статью Гренков С.А., Носов Е.В., Федотов Л.В., Кольцов Н.Е. Цифровая радиоинтерферометрическая система преобразования сигналов. // Приборы и техника эксперимента. - М.: Наука. 2010. №5. С. 60-66). В последние годы сигналы ПЧ с широкой (512 МГц) полосой преобразуются в цифровые последовательности с тактовой частотой F=1024 МГц (см. например, статью Кольцов Н.Е., Федотов Л.В., Маршалов Д.А., Носов Е.В. Цифровая система преобразования сигналов для астрономических радиоинтерферометров // Известия вузов России. Радиоэлектроника. 2014. Вып. 1. С. 34-40, а также патенты на полезные модели RU 166692 U1. МПК H03D 7/00, G01R 31/28, G01R 23/16. / Н.Е. Кольцов, Л.В. Федотов. Приемно-регистрирующий канал радиотелескопа. Опубл. 10.12.16. Бюл. №34 или RU 101842 U1. МПК G01R 21/133. / С.А. Гренков, Н.Е. Кольцов, Л.В. Федотов. Широкополосный радиометр с селекцией радиопомех. Опубл. 27.01.11. Бюл. №3). Чтобы совместить традиционные аналоговые СПС и новые системы цифрового преобразования сигналов ПЧ, необходимы цифровые гетеродины для видеоконверторов, выделяющих сигналы с относительно узкими (до 16 МГц) полосами из высокоскоростного цифрового сигнала с полосой в сотни мегагерц (например, 512 МГц). Цифровые радиоастрономические системы преобразования сигналов обычно выполняются на программируемых логических интегральных схемах (ПЛИС). Одной из наиболее сложных задач является разработка цифрового гетеродина на ПЛИС для видеоконвертора, который должен формировать гетеродинные сигналы с той же тактовой частотой Fт, какую имеет входной высокоскоростной (широкополосный) сигнал ПЧ, и перестраиваться в полосе частот Δƒ=Fт/2 с шагом ν, принятым в радиоастрономических системах. Обычно ν=10 кГц, а тактовая частота равна одному из значений ряда 2ε МГц, где ε - целое положительное число. Здесь в качестве гетеродина невозможно использовать известные генераторы цифровых сигналов, рассматриваемые, например, в «Прямой цифровой синтез частоты и его применение» (О. Стариков // Инженерная практика, №3, 2002. С. 56-64). Это потому, что в видеоконверторе радиоастрономической системы отношение Fт/ν не равно целочисленной степени двух.In radio astronomy SPS, video converters are widely used that extract relatively narrow-band (up to 16 MHz) analog noise signals from wide-band signals of intermediate frequencies (IF) and convert them to video frequencies (see, for example, patent for utility model RU 122810 U1. IPC H03D 7/00 / A.V. Ipatov, N.E. Koltsov, L.V. Fedotov, A system for converting and recording signals for a radio astronomy interferometer, published on December 10, 12, Bulletin No. 34, or an article by Grenkov SA, Nosov E .V., Fedotov L.V., Koltsov N.E. Digital radio interferometric system p signal transformation. // Instruments and experimental technique. - M.: Science. 2010. No. 5. P. 60-66). In recent years, IF signals with a wide (512 MHz) band are converted into digital sequences with a clock frequency of F = 1024 MHz (see, for example, the article by Koltsov N.E., Fedotov L.V., Marshalov D.A., Nosov E. B. Digital signal conversion system for astronomical radio interferometers // Proceedings of Russian universities. Radioelectronics. 2014. Issue 1. P. 34-40, as well as utility patents RU 166692 U1. IPC H03D 7/00, G01R 31/28, G01R 23/16. / N.E. Koltsov, L.V. Fedotov, Reception and recording channel of a radio telescope, Publishing Dec 10, 16. Bull. No. 34 or RU 101842 U1. IPC G01R 21/133. / S.A. Grenkov, N.E. Koltsov, LV Fedotov, Broadband radiometer with radio interference selection, published on January 27, 2011, Bull. No. 3). To combine traditional analog ATP and new systems for digital conversion of IF signals, digital local oscillators are needed for video converters that extract signals with relatively narrow (up to 16 MHz) bands from a high-speed digital signal with a band of hundreds of megahertz (for example, 512 MHz). Digital radio astronomy signal conversion systems are usually performed on programmable logic integrated circuits (FPGAs). One of the most difficult tasks is the development of a digital local oscillator on the FPGA for a video converter, which should generate heterodyne signals with the same clock frequency F t , which has an input high-speed (broadband) IF signal, and be tuned in the frequency band Δƒ = F t / 2 in steps ν adopted in radio astronomy systems. Usually ν = 10 kHz, and the clock frequency is equal to one of the values of the series 2 ε MHz, where ε is a positive integer. Here, it is impossible to use well-known digital signal generators as a local oscillator, considered, for example, in “Direct Digital Frequency Synthesis and its Application” (O. Starikov // Engineering Practice, No. 3, 2002. P. 56-64). This is because in the video converter of the radio astronomy system the ratio F t / ν is not equal to an integer power of two.

Для видеоконвертора радиоастрономической системы разработан цифровой гетеродин, описанный в заявке на полезную модель №2017115688/07 (027195), МПК Н04В 1/16, H03D 7/18. Этот гетеродин принят в качестве прототипа заявляемой полезной модели.A digital local oscillator has been developed for the video converter of the radio astronomy system described in the application for utility model No. 2017115688/07 (027195), IPC Н04В 1/16, H03D 7/18. This local oscillator is adopted as a prototype of the claimed utility model.

Прототип содержит схему формирования кодов фаз α(i) гетеродинных сигналов, где i - порядковый номер кода гетеродинного сигнала, два банка кодов гетеродинных сигналов (синусного и косинусного), которые адресными входами подключены к выходу формирователя кодов фаз, датчик кода частоты гетеродина и генератор импульсов тактовой частоты Fт, которыми тактируются узлы гетеродина. Формирователь кодов фаз в известном устройстве (прототипе), содержит накопитель кодов фаз, компаратор кодов, инвертор меандра тактовой частоты и элементы коммутации. В каждом банке кодов гетеродинных сигналов записано N кодов гармонического сигнала, различающихся по фазе на ϕ=2π/N. На каждом такте формирователь кодов фаз вычисляет текущее значение фазы α(i), изменяя его в пределах 2π с шагом Δα=b ϕ, где b - код частоты гетеродина ƒг, который задается датчиком кода частоты.The prototype contains a scheme for generating phase codes α (i) of heterodyne signals, where i is the serial number of the code of the heterodyne signal, two banks of codes of the heterodyne signals (sine and cosine), which are connected by address inputs to the output of the phase code shaper, the local oscillator frequency code sensor and the pulse generator the clock frequency F t with which the nodes of the local oscillator are clocked. The phase code generator in the known device (prototype) contains a phase code storage device, a code comparator, a clock meander inverter and switching elements. In each bank of codes of heterodyne signals, N codes of a harmonic signal are recorded, which differ in phase by ϕ = 2π / N. At each step, the phase code generator calculates the current value of the phase α (i), changing it within 2π with a step Δα = b ϕ, where b is the local oscillator frequency code ƒ g , which is set by the frequency code sensor.

Недостаток известного устройства (прототипа) - неширокий рабочий диапазон частот Δƒ. Диапазон перестройки частоты гетеродина по крайней мере в 2 или в 4 раза меньше максимальной полосы частот входного цифрового сигнала Bmax, который может воспринимать видеоконвертор системы. Максимальная полоса Bmax=0,5Fmax, где Fmax - максимальная тактовая частота входного цифрового сигнала. Для ПЛИС фирмы Xilinx 7-го поколения (например, XC7K325T) допустимы тактовые частоты до 550 МГц. В радиоастрономической аппаратуре возможна частота Fmax=512 МГц, при которой обеспечивалась бы обработка сигналов с полосой до 256 МГц. В гетеродине видеоконвертора тактовую частоту Fт приходится уменьшать хотя бы в 2 раза, так как в известном устройстве в течение одного такта формирования кода фазы α(i) выполняются две смещенные по времени операции управления коммутаторами. Часто снижают частоту Fт даже в 4 раза, чтобы уменьшить затраты блоков умножения в ПЛИС. Соответственно рабочий диапазон частот Δƒ=Fт/2 гетеродина сужается до 128 МГц или до 64 МГц.A disadvantage of the known device (prototype) is the narrow working frequency range Δƒ. The frequency tuning range of the local oscillator is at least 2 or 4 times less than the maximum frequency band of the input digital signal B max , which the system video converter can perceive. The maximum band is B max = 0.5F max , where F max is the maximum clock frequency of the input digital signal. For 7th generation Xilinx FPGAs (e.g. XC7K325T), clock frequencies up to 550 MHz are permissible. In radio astronomy equipment, the frequency F max = 512 MHz is possible, at which signal processing with a band up to 256 MHz would be ensured. In the local oscillator of the video converter, the clock frequency F t must be reduced at least 2 times, since in the known device during one clock cycle of generating the phase code α (i) two time-shifted switch control operations are performed. Frequency F t is often reduced even by 4 times, in order to reduce the costs of multiplication blocks in FPGAs. Accordingly, the working frequency range Δƒ = F t / 2 local oscillator narrows to 128 MHz or to 64 MHz.

Цель заявляемой полезной модели - расширение частотного диапазона перестройки гетеродина, что позволит расширить рабочую полосу частот цифрового видеоконвертора СПС. Эта цель достигается за счет того, что в гетеродин, содержащий формирователь кодов фаз гетеродинного сигнала, соединенный по входу с датчиком кода частоты, а по выходу - с адресными входами банка синусного гетеродинного сигнала и банка косинусного гетеродинного сигнала, а также генератор импульсов тактовой частоты, введены дополнительно n-1 банков синусных сигналов и n-1 банков косинусных сигналов, соединенных адресными входами с выходом упомянутого формирователя кодов фаз, а также два n-канальных мультиплексора, один из которых подключен к выходам n банков синусных сигналов, а другой - к выходам n банков косинусных сигналов, и делитель частоты на n, соединенный по входу с упомянутым генератором импульсов тактовой частоты, причем генератор импульсов тактовой частоты соединен с тактирующими входами обоих мультиплексоров, а выход делителя частоты на n соединен с тактирующими входами упомянутого формирователя кодов фаз и всех банков синусных и косинусных гетеродинных сигналов, а выходы мультиплексоров являются выходами гетеродина. При этом записанные в эти банки коды гетеродинных сигналов смещены по фазе один относительно другого. Входной широкополосный сигнал поступает на вход видеоконвертора с высокой тактовой частотой Fт (например, Fт=Fmax), а формирователь кодов фаз и банки кодов гетеродинных сигналов работают с пониженной тактовой частотой Fт1=Fт/n. Но на каждом такте формируются одновременно по n сдвинутых по фазе на ϕ1=ϕ/n кодов синусных и косинусных гетеродинных сигналов, которые воспринимает n-канальный мультиплексор, работающий с тактовой частотой Fт. С выхода каждого мультиплексора снимается последовательность кодов гетеродинного сигнала (синусного и косинусного) с той же частотой Fт, с которой в видеоконвертор поступает широкополосный сигнал.The purpose of the claimed utility model is to expand the frequency range of tuning the local oscillator, which will expand the working frequency band of the digital video converter ATP. This goal is achieved due to the fact that the local oscillator containing the phase code generator of the heterodyne signal, connected at the input to the frequency code sensor, and at the output, to the address inputs of the sinus heterodyne signal bank and the cosine heterodyne signal bank, as well as a clock pulse generator, additionally introduced n-1 banks of sine signals and n-1 banks of cosine signals connected by address inputs to the output of the phase shaper, as well as two n-channel multiplexers, one of which is connected the outputs of n banks of sine signals, and the other to the outputs of n banks of cosine signals, and a frequency divider by n connected at the input to the said clock pulse generator, the clock pulse generator connected to the clock inputs of both multiplexers, and the output of the frequency divider by n connected to the clocking inputs of the aforementioned phase code generator and all banks of sine and cosine heterodyne signals, and the outputs of the multiplexers are the outputs of the local oscillator. In this case, the heterodyne signal codes recorded in these banks are phase shifted relative to one another. The input broadband signal is fed to the input of the video converter with a high clock frequency F t (for example, F t = F max ), and the phase code generator and banks of heterodyne signal codes operate with a reduced clock frequency F t1 = F t / n. But on each clock cycle, n codes of sine and cosine heterodyne signals are shifted in phase by ϕ 1 = ϕ / n simultaneously, which are received by an n-channel multiplexer operating at a clock frequency of F t . From the output of each multiplexer, a sequence of codes of a heterodyne signal (sine and cosine) is taken with the same frequency F t with which a broadband signal enters the video converter.

На рисунке показана схема видеоконвертора с заявляемым цифровым гетеродином, где обозначено:The figure shows the circuit of a video converter with the claimed digital local oscillator, where it is indicated:

1 - датчик кода рабочей частоты гетеродина ƒг;1 - sensor code of the working frequency of the local oscillator ƒ g ;

2 - формирователь кодов фаз α(i);2 - phase encoder α (i);

31, …, 3n - банки кодов синусного сигнала;3 1 , ..., 3 n - banks of sinus signal codes;

41, …, 4n - банки кодов косинусного сигнала;4 1 , ..., 4 n - banks of codes of the cosine signal;

5 - мультиплексор синусного гетеродинного сигнала;5 - multiplexer of the sine heterodyne signal;

6 - мультиплексор косинусного гетеродинного сигнала;6 - multiplexer of the cosine heterodyne signal;

7 - генератор импульсов тактовой частоты Fт (меандр частоты Fт);7 - pulse generator of the clock frequency F t (meander frequency F t );

8 - делитель частоты на n;8 - frequency divider by n;

9 - выход синусного гетеродинного сигнала;9 - output sine heterodyne signal;

10 - выход косинусного гетеродинного сигнала;10 - output of the cosine heterodyne signal;

11 - заявляемый цифровой гетеродин видеоконвертора.11 - the claimed digital local oscillator of the video converter.

В заявляемом цифровом гетеродине 11 датчик кода частоты 1 соединен с установочным входом формирователя кодов фаз 2, выход которого соединен с адресными входами всех банков синусных сигналов 31, …, 3n и косинусных сигналов 41, …, 4n. Выходы банков 31, …, 3n соединены с мультиплексором 5, выход 9 которого является первым выходом гетеродина. Он подключается к одному из гетеродинных входов видеоконвертора СПС. Выходы банков 41, …, 4n соединены с мультиплексором 6, выход 10 которого является вторым выходом гетеродина. Он подключается ко второму гетеродинному входу видеоконвертора СПС. Генератор тактовой частоты Fт 7 соединен непосредственно с тактирующими входами мультиплексоров 5 и 6, а через делитель частоты 8 - с тактирующими входами формирователя кодов фаз 2 и всех банков 31, …, 3n, 41, …, 4n. Выход генератора 7 предназначен для тактирования схемы видеоконвертора.In the claimed digital local oscillator 11, the frequency code sensor 1 is connected to the installation input of the phase code generator 2, the output of which is connected to the address inputs of all banks of sinus signals 3 1 , ..., 3 n and cosine signals 4 1 , ..., 4 n . The outputs of banks 3 1 , ..., 3 n are connected to a multiplexer 5, output 9 of which is the first output of the local oscillator. It connects to one of the heterodyne inputs of the SPS video converter. The outputs of the banks 4 1 , ..., 4 n are connected to the multiplexer 6, the output 10 of which is the second output of the local oscillator. It connects to the second heterodyne input of the SPS video converter. The clock generator F t 7 is connected directly to the clock inputs of the multiplexers 5 and 6, and through the frequency divider 8 to the clock inputs of the phase code generator and all banks 3 1 , ..., 3 n , 4 1 , ..., 4 n . The output of the generator 7 is designed to clock the circuit of the video converter.

Цифровой гетеродин 11 выполнен полностью на функциоанльных элементах, имеющихся в структуре ПЛИС. По схеме и принципу действия формирователь кодов фаз 2 и датчик кода частоты 1 не отличаются от таких же узлов в известном устройстве (в прототипе). В банках 31, …, 3n записаны N кодов функции синуса, разнесенных по фазе интервалом ϕ=2π/N, но последовательности этих кодов в разных банках данных смещены по фазе один относительно другого на фазовый интервал ϕ1=ϕ/n. Так же записаны коды функций косинуса в банках 41, …, 4n.Digital local oscillator 11 is made entirely on functional elements available in the FPGA structure. According to the scheme and principle of operation, the phase code generator 2 and the frequency code sensor 1 do not differ from the same nodes in the known device (in the prototype). In banks 3 1 , ..., 3 n , N codes of the sine function are recorded that are phase-separated by the interval ϕ = 2π / N, but the sequences of these codes in different data banks are phase-shifted relative to each other by the phase interval ϕ 1 = ϕ / n. Codes of cosine functions in banks 4 1 , ..., 4 n are also recorded.

Заявляемый цифровой гетеродин работает следующим образом. С управляющего компьютера в датчик 1 вводится код b, который определяет шаг Δα=b ϕ изменения текущей фазы α(i) гетеродинного сигнала и, соответственно, рабочую частоту гетеродина ƒг. Принцип формирования текущих значений фаз и генерируемого гетеродинного сигнала заданной частоты подробно изложен в описании полезной модели по заявке №2017115688/07 (027195), МПК Н04В 1/16, H03D 7/18. Банки 31, …, 3n транслируют с тактовой частотой Fт1=Fт/n синусные гетеродинные сигналы, смещенные между собой по фазе на ϕ1, в мультиплексор 5. Так же в банках 41, …, 4n формируются косинусные сигналы, которые поступают в мультиплексор 6. Мультиплексором совокупность n гетеродинных сигналов пониженной тактовой частоты Fт1 преобразуются в выходной сигнал высокой тактовой частоты Fт. При этом возможный диапазон перестройки гетеродина расширяется в n раз по сравнению с прототипом. Ширина диапазона перестройки может достигать 0,5Fт, т.е. 256 МГц при Fт1=256 МГц и n=2 или при Fт1=128 МГц и n=4.The inventive digital local oscillator operates as follows. From the control computer, code b is entered into sensor 1, which determines the step Δα = b ϕ of the change in the current phase α (i) of the local oscillator signal and, accordingly, the operating frequency of the local oscillator is ƒ g . The principle of forming the current values of the phases and the generated heterodyne signal of a given frequency is described in detail in the description of the utility model for the application No. 2017115688/07 (027195), IPC Н04В 1/16, H03D 7/18. Banks 3 1 , ..., 3 n transmit with clock frequency F t1 = F t / n sine heterodyne signals that are phase shifted by each other by ϕ 1 to multiplexer 5. Also, banks 4 1 , ..., 4 n generate cosine signals that go to the multiplexer 6. By a multiplexer, the set of n heterodyne signals of reduced clock frequency F t1 are converted into an output signal of high clock frequency F t . In this case, the possible tuning range of the local oscillator expands n times compared to the prototype. The width of the tuning range can reach 0.5F t , i.e. 256 MHz at F t1 = 256 MHz and n = 2 or at F t1 = 128 MHz and n = 4.

Предлагаемое решение проверено на макете видеоконвертора с цифровым гетеродином, выполненным по заявляемой схеме. Макет, изготовленный на ПЛИС типа XC7K325T, обеспечивал выделение сигнала с полосой 16 МГц из цифрового сигнала с тактовой частотой Fт=512 МГц (полоса 256 МГц). Синусные и косинусные гетеродинные сигналы формировались с помощью четырех банков кодов и 4-канального мультиплексора. Фазы гетеродинных сигналов формировались с тактовой частотой Fт1=128 МГц. Испытания макета подтвердили достоверность предлагаемого технического решения.The proposed solution is tested on the layout of a video converter with a digital local oscillator, made according to the claimed scheme. A prototype made on an XC7K325T FPGA provided signal isolation with a 16 MHz band from a digital signal with a clock frequency F t = 512 MHz (256 MHz band). Sine and cosine heterodyne signals were generated using four code banks and a 4-channel multiplexer. The phases of the heterodyne signals were formed with a clock frequency F t1 = 128 MHz. Tests of the layout confirmed the reliability of the proposed technical solution.

Claims (1)

Цифровой гетеродин на программируемой логической интегральной схеме, содержащий формирователь кодов фаз гетеродинного сигнала, соединенный по входу с датчиком кода частоты, а по выходу - с адресными входами банка синусного гетеродинного сигнала и банка косинусного гетеродинного сигнала, а также генератор импульсов тактовой частоты, отличающийся тем, что введены дополнительно n-1 банков синусных сигналов и n-1 банков косинусных сигналов, соединенных адресными входами с выходом упомянутого формирователя кодов фаз, а также два n-канальных мультиплексора, один из которых подключен к выходам n банков синусных сигналов, а другой - к выходам n банков косинусных сигналов, и делитель частоты на n, подключенный к выходу упомянутого генератора импульсов тактовой частоты и соединенный выходом с тактирующими входами упомянутого формирователя кодов фаз и всех банков синусных и косинусных гетеродинных сигналов, причем генератор импульсов тактовой частоты соединен с тактирующими входами обоих мультиплексоров, а выходы мультиплексоров являются выходами гетеродина.A digital local oscillator on a programmable logic integrated circuit containing a generator of phase codes of the heterodyne signal, connected at the input to the frequency code sensor, and at the output, to the address inputs of the bank of the sine heterodyne signal and the bank of the cosine heterodyne signal, as well as a clock pulse generator, characterized in that additional n-1 banks of sine signals and n-1 banks of cosine signals connected by address inputs to the output of the aforementioned phase code generator, as well as two n-channel m an ultiplexer, one of which is connected to the outputs of n banks of sine signals, and the other to the outputs of n banks of cosine signals, and a frequency divider by n connected to the output of the said clock pulse generator and connected by the output to the clock inputs of the said phase code generator and all banks sine and cosine heterodyne signals, and the clock pulse generator is connected to the clock inputs of both multiplexers, and the outputs of the multiplexers are the outputs of the local oscillator.
RU2017139309U 2017-11-13 2017-11-13 DIGITAL HETERODINES ON THE PROGRAMMABLE LOGIC INTEGRAL DIAGRAM RU181253U1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU2017139309U RU181253U1 (en) 2017-11-13 2017-11-13 DIGITAL HETERODINES ON THE PROGRAMMABLE LOGIC INTEGRAL DIAGRAM

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2017139309U RU181253U1 (en) 2017-11-13 2017-11-13 DIGITAL HETERODINES ON THE PROGRAMMABLE LOGIC INTEGRAL DIAGRAM

Publications (1)

Publication Number Publication Date
RU181253U1 true RU181253U1 (en) 2018-07-06

Family

ID=62813790

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2017139309U RU181253U1 (en) 2017-11-13 2017-11-13 DIGITAL HETERODINES ON THE PROGRAMMABLE LOGIC INTEGRAL DIAGRAM

Country Status (1)

Country Link
RU (1) RU181253U1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6104763A (en) * 1998-02-20 2000-08-15 Samsung Electronics Co., Ltd. Synchrodyning of VSB and QAM final I-F signals supplied by separate converters in a QAM/VSB digital TV receiver
RU44019U1 (en) * 2004-10-12 2005-02-10 Институт Прикладной Астрономии Российской Академии Наук BROADBAND VIDEO CONVERTER OF NOISE SIGNALS
RU166692U1 (en) * 2016-04-18 2016-12-10 Федеральное государственное бюджетное учреждение науки Институт прикладной астрономии Российской академии наук (ИПА РАН) RADIOTELESCOPE RECEIVING CHANNEL
RU174149U1 (en) * 2017-05-03 2017-10-04 Федеральное государственное бюджетное учреждение науки Институт прикладной астрономии Российской академии наук (ИПА РАН) DIGITAL HETERODINES FOR VIDEO CONVERTER

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6104763A (en) * 1998-02-20 2000-08-15 Samsung Electronics Co., Ltd. Synchrodyning of VSB and QAM final I-F signals supplied by separate converters in a QAM/VSB digital TV receiver
RU44019U1 (en) * 2004-10-12 2005-02-10 Институт Прикладной Астрономии Российской Академии Наук BROADBAND VIDEO CONVERTER OF NOISE SIGNALS
RU166692U1 (en) * 2016-04-18 2016-12-10 Федеральное государственное бюджетное учреждение науки Институт прикладной астрономии Российской академии наук (ИПА РАН) RADIOTELESCOPE RECEIVING CHANNEL
RU174149U1 (en) * 2017-05-03 2017-10-04 Федеральное государственное бюджетное учреждение науки Институт прикладной астрономии Российской академии наук (ИПА РАН) DIGITAL HETERODINES FOR VIDEO CONVERTER

Similar Documents

Publication Publication Date Title
Vercesi et al. Two-dimensions Vernier time-to-digital converter
US9501086B2 (en) Phase disciplined, direct digital synthesizer based, coherent signal generator
DE60006650D1 (en) FAST RANDOM NUMBER GENERATOR
CN107819456B (en) High-precision delay generator based on FPGA carry chain
KR20170140150A (en) Time-to-digital converter and digital phase locked loop
Chen et al. High-precision PLL delay matrix with overclocking and double data rate for accurate FPGA time-to-digital converters
CN107222210B (en) DDS system capable of configuring digital domain clock phase by SPI
Chaberski et al. Comparison of interpolators used for time-interval measurement systems based on multiple-tapped delay line
KR100973725B1 (en) Device for generating clock using dds
RU181253U1 (en) DIGITAL HETERODINES ON THE PROGRAMMABLE LOGIC INTEGRAL DIAGRAM
CN102355257B (en) Digital signal generator
RU174149U1 (en) DIGITAL HETERODINES FOR VIDEO CONVERTER
CN109617540B (en) Signal delay device
Olaya et al. Digital electronics based on red pitaya platform for coherent fiber links
Wu et al. A 9-bit 215-MS/s folding-flash time-to-digital converter based on redundant remainder number system
Yang et al. A novel DDS array structure with low phase noise and spurs
Shan et al. Design and implementation of a FPGA-based direct digital synthesizer
Caram et al. Harmonic ring oscillator time-to-digital converter
Ryabov Digital Synthesizers of Frequency-Modulated Signals
CN103095297A (en) Direct digital frequency synthesizer method for generating accurate frequency
Samarah A 320 mhz digital linear frequency modulated signal generator for radar applications using fpga technology
CN103166905B (en) Quadrature phase demodulation device with phase scanning and method thereof
Hayashi et al. A phase-to-digital converter for wide tuning range and PVT tolerant ADPLL operating down to 0.3 V
Zhang et al. Design and implementation of multi-channel wideband and RF signal generator
RU2597477C1 (en) Frequency synthesizer