RU1810924C - Устройство дл контрол цепей дифференциальной защиты - Google Patents

Abstract

Сущность изобретени : дополнительное введение пороговых блоков второй и третьей фазы со схемами запоминани  на выходе, схемы запоминани  срабатывани  порогового блока первой фазы, блока пуска реле времени со схемой возврата, блока запоминани  срабатывани  устройства со схемой возврата, блока уставки, ключа тестового контрол , радиатора и диода позвол ет повысить эффективность контрол . 1 ил.

Description

Изобретение относитс  к электротехнике и может быть использовано в схемах релейной защиты электрооборудовани  с целью контрол  исправности токовых цепей дифференциальных защит, а также вывода этих защит из действи  при возникновении неисправности в токовых цеп х. Цель изобретени  - повышение эффективности контрол .

Принципиальна  схема устройства приведена на чертеже.

Устройство содержит преобразователи сигнала по числу фаз 1,2,3, пороговые блоки 4,5,6 первой, второй и третьей фазы со схемами запоминани  срабатывани  на выходе 7,8,9 соответственно, элемент ИЛИ-НЕ 10, реле времени 11, элемент сигнализации 12, источник оперативного тока +Еп 13, исполнительный блок 14, блок 15 запоминани  срабатывани  устройства со схемой возврата , блок 16 тестового контрол , схема возврата 17, резисторы 18, 19, диод 20. Пороговый блок 4 состоит из согласующего трансформатора 21, диода 22 накопительного конденсатора 23, компаратора, выполненного на операционном усилителе с входами резигторами 24-26 и резисторами

положительной обратной св зи 27, 28, ограничительным резистором 29 и диодом 30.

Пороговый блок 5 содержит согласующий трансформатор 31, диод 32, накопительный конденсатор 23. компаратор, выполненный на операционном усилителе с входами резисторами 34-36 и резисторами положительной обратной св зи 37, 38, ограничительным резистором 39 и диодом 40.

Пороговый блок 6 состоит из согласующего трансформатора 41, диода 42, накопительного конденсатора 43 компаратора, выполненного на операционном усилителе с входными резисторами 44-46 и резисторами положительной обратной св зи 47, 48 ограничительным резистором 49 и диодом 50.

Блок запоминани  срабатывани  порогового блока 4 первой фазы состоит из RS- триггера 51 с подключенным к S-входу резистором 57 и подключенной к инверсному выходу последовательной цепочкой, состо щей из резистора 53 и светодиода 54.

Блок запоминани  срабатывани  порогового блока 5 второй фазы состоит из RS- триггера 55 с подключенным к его S-входу резистором 56, а к его инверсному выходу

00

о ю

ю Ь.

последовательной цепочкой/состо щей из резистора 57 и светодиода 58.

Блок запоминани  срабатывани  порогового блока 6 третьей фазы состоит из RS- триггера 59 подключенным к его S-входу резистором 60, а к его инверсному выходу- последовательной цепочкой, состо щей из резистора 61 и светодиода 62.

Сьем возврата 17 состоит из конденсатора 63 и резистора 64.

Реле времени 11 состоит из транзистора 65 к базе которого подключены резистор 66, последовательно соединенные резистор 67 и диод 68 конденсатор 69, в эмиттерной цепи транзистора 65 включен резистор 70, к которому подключен вход инвертора 71.

Блок запоминани  сработанного устройства со схемой возврата 15 состоит из триггера 72 к R-входу которого подключены резистор.73, конденсатор 74 и кнопка Сброс 75.

Исполнительный блок 14 состоит из транзистора 76 с подключенными к его базе резисторами 77, 78 коллектора-резистора 79 и обмотки реле 80.

Блок тестового контрол  16 состоит из последовательно соединенных резистора 81, диода 82, диода 83 и резистора 84, а также кнопки Контроль 85, подключенной к аноду диода 83,

В нормальном режиме работы на контролируемых обмотках выходных органов дифференциальных реле напр жени  небаланса мало и, следовательно, напр жение на накопительных конденсаторах 23, 33 или 43-, определ емое амплитудным значением напр жени  небаланса (за счет выбора времени зар да конденсатора гораздо меньшим , чем врем  его разр да), меньше установки пороговых блоков задаваемой с помощью диода 82 и резисторов 25, 35, 45 дл  пороговых блоков первой, второй и третьей фаз соответственно. При этом сигнал на выходе блоков 1, 2, 3 определ етс  напр жением положительного ограничени  операционных усилителей 4, 5, 6.

Это приводит к формированию на S- входах триггеров 51,55,59 сигналов высокого уровн . Учитыва , что на R-входах этих триггеров после окончани  зар да конденсаторов 63,74 присутствует высокий уровень потенциала , триггеры будут находитьс  в состо нии, которое получили при подаче оперативного питани , т.е. в состо нии низкого уровн  по

тенциала по пр мому выходу.

Поскольку на все три входа элемента ИЛИ-НЕ 1057 поступаютсигйалы высокого .уровн , на ее выходе будет присутствовать сигнал низкого уровн . Это вызывает в свою очередь открытие диода 68, что обеспечива

0

5

0

5

0

5 0 5

0

5

ет низкий уровень напр жени  на конденсаторе 69, напр жение на входе инвертора 71, поступающее с выхода эмиттерного повторител  на транзисторе 65 будет также мало, что вызывает по вление на выходе инвертора 71 высокого уровн  потенциала. Поскольку на обоих входах триггера 72 присутствуют сигналы высокого уровн , на его выходах сигналы имеют значени , сформированные в момент подачи оперативного питани , т.е. низкий уровень потенциала на пр мом выходе и высокий - на инверсном. Эти уровни сигналов обеспечивают закрытое состо ние транзистора 76 и, соответственно нахождение реле 80 в сработанном состо нии, а также отсутствие световой сигнализации на светодиоде 12.

Выполнение схемы устройства, при котором его выходное реле в нормальном режиме находитс  в сработавшем состо нии, обеспечивает контроль за наличием оперативного тока контролируемой дифференциальной защиты, так как предлагаемое устройство получает питание от тех же шинок оперативного тока, что и контролируема  защита.

При возникновении неисправности в токовых цеп х дифференциальной защиты возрастает небаланс на обмотке выходного органа соответствующего дифференциального реле этой защиты и срабатывает один из пороговых блоков (4-6). На выходе операционного усилител  сработавшего блока формируетс  сигнал отрицательной пол рности , что приводит к по влению на п-входе соответствующего триггера (51, 55 или 59), а также на соответствующем входе элемента 10, низкого уровн  потенциала, поступающего через один из резисторов - 52, 56 или 60 (в зависимости от того, на выходе какого из операционных усилителей 4, 6 или 6 по вилс  сигнал отрицательной пол рности). По вление указанных сигналов вызывает переброс соответствующего триггера и установку на его инверсном выходе напр жени  низкого уровн  и по влени  световой сигнализации (работает один из светодио- дов 54, 58 или 62), а также по вление на выходе элемента ИЛИ-НЕ 10 высокого уровн  потенциала. Последнее вызывает разр д конденсатора 63, а также закрытие диода 68 и начало зар да конденсатора 69 от источника питани  положительной пол рности с посто нной времени, определ емой значени ми резистора 66 и конденсатора 69. Напр жение на резисторе 72 будет повтор ть напр жение на конденсаторе 69 (эмиттерный повторитель на транзисторе 65 введен дл  исключени  вли ни  инвертора 71 на процесс зар да конденсатора 69). Инвертор 71, выполненный на интегральной микросхеме К511ЛА1, имеет порог переключени  около 7,2 В, При достижении значени  напр жени  на резисторе 70 этого уровн  происходит переключение инвертора 71, на выходе которого формируетс  сигнал низкого уробн , что приводит к срабатыванию триггера 72 и по влению на его пр мом выходе высокого, а на инверсном - низкого уровней потенциала . Сигнал с инверсного выхода через диод 20 поступает на третий вход элемента ИЛИ НЕ 10. обеспечива  нахождение этой схемы в состо нии логической единицы по выходу, независимо от состо ни  пороговых блоков, Это обеспечивает разр женное состо ние конденсатора 63 и подготовку возврата триггеров 54, 55, 59 в исходное состо ние при нажатии кнопки сброс 75. Одновременно светодиод 12 обеспечивает световую сигнализацию о срабатывании устройства, котора  может быть сн та также только с помощью кнопки Сброс 75. Сигнал высокого уровн , поступающий с пр мого выхода триггера 72 через резистор 77 на базу транзистора 76, вызывает открытие последнего , чем достигаетс  шунтирование обмотки реле 80 и его срабатывание (сработанным состо нием реле в данной схеме считаетс  состо ние при обесточенной катушке). Реле, срабатыва , выполн ет необходимые переключени  во внешних цеп х и остаетс  в этом положении, независимо от состо ни  пороговых органов, до выполнени  возврата схемы в исходное состо ние с помощью кнопки Сброс 75. Указанное выполнение позвол ет осуществл ть вывод дифференциальной защиты объекта с одновременным вводом резервной защиты (например, неселективной отсечки), что позвол ет сохранить трансформатор в работе и в то же врем  обеспечить его надежную (с учетом наличи  газовой защиты ) защиту.

При нажатии кнопки 75 (Сброс) на R- вход триггера 72 подаетс  сигнал низкого уровн , что приводит к перебросу триггера 72 и по влению на его пр мом выходе сигнала низкого уровн , а на инверсном выходе - сигнала высокого уровн  потенциала. В результате высокого уровн  потенциала на инверсном выходе триггера 72 гаснет светодиод 12 и закрываетс  диод 20. Низкий уровень потенциала на пр мом выходе триггера 72 приводит к закрытию транзистора 76 подаче питани  на реле 80 и его возврат в исходное положение. Если пороговые блоки устройства 4-6 наход тс  в несработавшем состо нии, то по вление на инверсном выходе триггера 72 сигнала логической единицы обеспечивает переключение элемента 10 в состо ние логическиго нул  по выходу,что вызывает кратковременное (за счет зар да конденсатора 63) по вление на R-входах триггеров 51. 55. 59 5 сигналов логического нул  и установку этих триггеров в исходное состо ние.

Тестовый контроль проводитс  при нажатии кнопки Контроль 85. При этом на входы первого, второго, третьего пороговых 0 блоков через резисторы 24, 34, 44 соответственно подаетс  сигнал заведомо больший установки, что приводит к их срабатыванию и формированию световой сигнализации с помощью светодиодов 54, 58, 62. Если кноп5 ку удерживать длительное врем  (более.ус- тавк.и реле времени), то произойдет срабатывание устройства в целом и формирование световой индикации этого состо ни  с помощью светодиода 12.

0

Claims (1)

1. Формула изобретени  Устройство дл  контрол  цепей дифференциальной защиты, содержащее преобразователи сигнала по числу фаз, к выходу

   5 первого из которых подключен пороговый блок первой фазы, элемент ИЛИ-НЕ, к выходу которого подключено реле времени, элемент сигнализации, источник оперативного тока и исполнительный блок, отличаю0 щ е е с   тем, что, с целью повышени  эффективности контрол , дополнительно введены пороговые блоки второй и третьей фазы со схемами запоминани  срабатывани  на выходе, схема запоминани  срабаты5 вани  порогового блока первой фазы, блок запоминани  срабатывани  устройства со схемой возврата, блок тестового контрол , схема возврата, два резистора, диод, при этом к выходам второго и третьего преобра0 зователей сигнала подключены первые входы пороговых блоков второй и третьей фаз соответственно, к выходу порогового блока первой фазы подключена схема запоминани  срабатывани  этого блока, выходы схем

   5 запоминани  объединены и подключены к положительному выводу источника оперативного тока,.к одному из входов блока тестового контрол  подключены вторые объединенные входы пороговых блоков фаз,

   0 третьи входы которых объединены и подключены к выходу блока тестового контрол , включенного между отрицательным выводом источника оперативного тока и объеди- ненными. выходами схем запоминани 

   5 срабатывани  пороговых блоков, вторые входы которых объединены и подключены к среднему выводу схемы возврата, котора  включена между положительным выводом источника оперативного тока и выходом элемента ЙЛИ-НЕ, между третьим входом

   которого и выходом порогового блока третьей фазы включен первый резистор, к первому и второму входам элемента ИЛИ-НЕ подключены выходы пороговых блоков первой и второй фаз соответственно, выход реле времени подключен к входу блока запоминани  срабатывани  устройства со схемой возврата , инверсный выход которого через диод, включенный в обратном направлении, подключен к третьему входу элемента ИЛИ-НЕ и

   через последовательно соединенные второй резистор и элемент сигнализации соединен с положительным выводом источника оперативного тока, пр мой выход указанного блока соединен с входом исполнительного блока, выводы питани  которого, а также блока запоминани  срабатывани  устройства со схемой возврата и реле времени подключены к положительному выводу источника оперативного тока.