RU180966U1 - Вероятностное арифметическое устройство - Google Patents
Вероятностное арифметическое устройство Download PDFInfo
- Publication number
- RU180966U1 RU180966U1 RU2017139821U RU2017139821U RU180966U1 RU 180966 U1 RU180966 U1 RU 180966U1 RU 2017139821 U RU2017139821 U RU 2017139821U RU 2017139821 U RU2017139821 U RU 2017139821U RU 180966 U1 RU180966 U1 RU 180966U1
- Authority
- RU
- Russia
- Prior art keywords
- block
- inputs
- output
- unit
- addition
- Prior art date
Links
- 238000013507 mapping Methods 0.000 claims abstract description 13
- 238000005259 measurement Methods 0.000 abstract description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000009466 transformation Effects 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000000528 statistical test Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 238000009827 uniform distribution Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/57—Arithmetic logic units [ALU], i.e. arrangements or devices for performing two or more of the operations covered by groups G06F7/483 – G06F7/556 or for performing logical operations
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
- G06F17/10—Complex mathematical operations
- G06F17/18—Complex mathematical operations for evaluating statistical data, e.g. average values, frequency distributions, probability functions, regression analysis
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/60—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers
- G06F7/70—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers using stochastic pulse trains, i.e. randomly occurring pulses the average pulse rates of which represent numbers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Data Mining & Analysis (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Computing Systems (AREA)
- Algebra (AREA)
- Probability & Statistics with Applications (AREA)
- Bioinformatics & Computational Biology (AREA)
- Operations Research (AREA)
- Databases & Information Systems (AREA)
- Software Systems (AREA)
- Bioinformatics & Cheminformatics (AREA)
- Life Sciences & Earth Sciences (AREA)
- Evolutionary Biology (AREA)
- Executing Machine-Instructions (AREA)
Abstract
Вероятностное арифметическое устройство относится к области автоматики и измерительной техники и может быть использовано в арифметических устройствах, специализированных и универсальных ЭВМ.Задачей, на решение которой направлена заявляемая полезная модель - сокращение аппаратного объема оборудования арифметического устройства при выполнении операции сложения, вычитания, умножения, деления и возведения в целую положительную степень.Технический результат достигается за счет того, что вероятностное арифметическое устройство выполняет арифметические операции сложения, вычитания, умножения, деления и возведения в целую положительную степень над операндами, представленными в виде вероятностных отображений, что приводит к полному изменению аппаратной части устройства по сравнению с прототипом.Технико-экономическая эффективность вероятностного арифметического устройства, обеспечиваемая приведенной совокупностью признаков, является снижение аппаратного объема устройства в целом более чем в 200 раз, сравнительно с прототипом.
Description
Полезная модель относится к области автоматики и измерительной техники и может быть использована в арифметических устройствах, специализированных и универсальных ЭВМ.
Из существующего уровня техники известны арифметические устройства, основой которых является сумматор с дополнительной логикой, расширяющей его функциональные возможности, выполняющие арифметические операции сложения, вычитания, умножения и деления над данными, представленными в двоичном позиционном коде (Угрюмов Е.П. Цифровая схемотехника: Учеб. пособие для вузов. - 2-е изд., перераб. и доп. - СПб.: БХВ-Петербург, 2004. - С. 90-93 ил. 2.35).
Основным недостатком прототипа является большой аппаратный объем, низкое быстродействие при выполнении операции умножения, деления и возведения в целую степень, поскольку данные операции выполняются с помощью операции сложения и сдвига, а также невозможность выполнения арифметических операций над данными, представленными в виде вероятностных отображений.
Задачей, на решение которой направлена заявляемая полезная модель - сокращение аппаратного объема оборудования арифметического устройства при выполнении операции сложения, вычитания, умножения, деления и возведения в целую положительную степень.
Данная задача решается за счет того, что заявленное вероятностное арифметическое устройство выполняет арифметические операции сложения, умножения, вычитания, деления, возведения в целую положительную степень над операндами, представленными в виде вероятностных отображений, содержит: генератор тактовых импульсов, дешифратор команд, счетчик результата, блок переписи результата, генератор псевдослучайных равномерно распределенных чисел, блок сложения, блок вычитания, блок умножения, блок деления, блок возведения в целую положительную степень, дизъюнктор на четыре входа и регистр результата, выход которого является выходом устройства, на вход которого нагружен выход блока переписи результата, на вход которого подается значение с выхода дизъюнктора, к входам которого подключены выходы блока сложения, блока умножения, блока деления, блока возведения в целую положительную степень, на входы которых подаются операнды представленные в виде вероятностных отображений, они же подаются на входы блока вычитания, выход которого, минуя счетчик результата, подается на блок переписи результата, а на входы блока деления и блока сложения дополнительно подаются значения с выхода генератора псевдослучайных равномерно распределенных чисел, при этом синхронизация всей схемы выполняется генератором тактовых импульсов, кроме того, на разрешающие входы блока сложения, блока умножения, блока деления, блока вычитания, блока возведения в целую положительную степень подается сигнал с выходов дешифратора команд, входы которого совместно с входами операндов являются входами устройства.
Сущность полезной модели поясняется чертежом Фиг., на котором изображена схема вероятностного арифметического устройства, в состав которой входят:
1 - дизъюнктор на четыре входа;
2 - блок деления;
3 - блок умножения;
4 - блок возведения в целую степень;
5 - блок сложения;
6 - генератор случайных равномерно распределенных чисел;
7 - генератор тактовых импульсов;
8 - счетчик результата;
9 - блок вычитания;
10 - блок переписи результата;
11 - регистр результата;
12 - дешифратор команд.
Также на чертеже Фиг. используются следующие обозначения:
КОП - код арифметической операции;
Y1 и Y2 - входы на которые поразрядно подается вероятностное отображение операндов;
F - результат на выходе вероятностного арифметического устройства;
n - количество разрядов, необходимых для представления результата в виде двоичного позиционного кода;
Е - разрешающие входы блоков.
Суть полезной модели заключается в выполнении арифметических операций сложения, вычитания, умножения, деления и возведения в целую положительную степень над операндами, представленными в виде вероятностных отображений, и дальнейшем применении преимуществ вероятностной формы представления информации, что в свою очередь, позволяет значительно сократить по сравнению с цифровой формой представления информации в виде двоичного позиционного кода, аппаратный объем устройства, а также значительно ускорить получение результатов вычисления арифметических операций.
Преобразование информации, представленной в двоичных позиционных кодах в вероятностное отображение поясняется правилом:
где xi - i-е значение параметра преобразуемого сигнала X(t);
R(tij) - j-е значение параметра вспомогательного случайного сигнала R(t), изменяющегося в интервале изменения X(t);
yij - значение вероятностного отображения параметра сигнала xi из ряда Yi(t)={yi1; yi2; …yij; …yiK}.
Для вычисления результатов выполнения операций сложения, вычитания, умножения, деления и возведения в целую степень операнды предварительно преобразуются в вероятностную форму значение каждого из которых для удобства нормированы в единичном диапазоне:
Операция деления при представлении операндов в виде вероятностных отображений непосредственно выполнена быть не может, потому заменена на операцию умножения делимого на обратное значение делителя. В основе вероятностного преобразования делимого x лежит соотношение:
и тогда выражение для частного примет вид:
Оценка разницы 1-y2j может быть получена в виде инвертированного вероятностного отображения Тогда для вероятностного преобразования делителя необходимо последовательно выполнить операции инверсии, возведения в целую степень, умножения и сложения.
Для вычисления произведения двух величин, представленных в виде вероятностных отражений, следует воспользоваться соотношением:
откуда следует, что для вычисления произведения двух вероятностно представленных сомножителей необходим один двухвходовой конъюнктор.
Для нахождения суммы вероятностно представленных сигналов воспользуемся соотношением:
При выполнении операции вычитания выполняем те же действия, что и для сложения двух слагаемых, второй из которых взят с обратным знаком, получим выражение при равномерном распределении вспомогательных случайных сигналов:
Для возведения операнда x представленного в виде вероятностного отображения в целую степень n воспользуемся выражением:
Схема вероятностного арифметического устройства для выполнения арифметических операций сложения, вычитания, умножения, деления и возведения в целую степень над операндами, представленными в виде вероятностных отображений работает следующим образом. Согласно кода операции (КОП), поступающего на вход дешифратора команд (12) в виде трехразрядного позиционного кода, на выходе дешифратора команд (12) формируется сигнал разрешения на выполнение одной из пяти операций (деления, умножения, сложения, вычитания, или возведения в целую степень).
В случае прихода КОП на выполнение операции умножения, деления или сложения от дешифратора команд (12) на входы соответствующих блоков 2, 3, 5 подаются два вероятностно представленных операнда, в случае прихода КОП операции деления или сложения, на входы блоков деления (2) и сложения (5) подается значение с выхода генератора псевдослучайных равномерно распределенных чисел (6), а в случае выполнения операции возведения в целую положительную степень на блок возведения в целую степень (4) подается показатель степени и сам операнд. За К тактов производится выполнения соответствующих операций, на каждом такте с выхода соответствующего блока промежуточный результат через дизъюнктор (1) подается на счетчик результата (8), после прохождения К тактов, результат переписывается со счетчика результата (8) в регистр результата (11) через блок переписи (10). В случае прихода КОП операции вычитания из дешифратора команд на блок вычитания (9), на его входы подаются два вероятностно представленных операнда, по К тактов производится выполнение соответствующей операции, и через блок переписи результата (10) разность поступает в регистр результата (11). Генератор тактовых импульсов (7), выполняет задающую и синхронизирующую функции. Счетчик результата (8), блок переписи результата (10), регистр результата (11) соединены друг с другом последовательно с помощью n-разрядной шины. Входы дешифратора команд (12) вместе с входами операндов Y1, Y2 являются входами устройства. Выход F регистра результата (11) является выходом всей схемы.
Таким образом, если предположить, что необходимо выполнить сложение двух операндов, аппаратурный объем вероятностного сумматора составит 13 базовых логических элементов, в то время как аппаратный объем параллельного 16-ти разрядного комбинационного сумматора составит 181 логический элемент, что на уровне логического элемента превышает предложенное решение в 14 раз. При умножении двух двухбайтовых двоичных чисел требуется множительное устройство, число логических элементов булева базиса, в котором, составит около 700, в то время как вероятностное множительное устройство будет реализовано на трех конъюнкторах. Схема возведения в квадрат в вероятностной форме реализуется на двух элементах, с увеличением степени количество элементов будет 2*n, где n - это степень, что дает преимущество по сравнению детерминированным устройством приблизительно в 300 раз. Аппаратурный объем предложенного вероятностного делителя по сравнению с цифровым примерно в 6 раз меньше.
Техническим результатом, обеспечиваемым приведенной совокупностью признаков, является значительное снижение аппаратного объема устройства в целом более чем в 200 раз, сравнительно с прототипом.
Claims (1)
- Вероятностное арифметическое устройство, характеризующееся тем, что выполняет арифметические операции сложения, умножения, вычитания, деления, возведения в целую положительную степень над операндами, представленными в виде вероятностных отображений, содержит: генератор тактовых импульсов, дешифратор команд, счетчик результата, блок переписи результата, генератор псевдослучайных равномерно распределенных чисел, блок сложения, блок вычитания, блок умножения, блок деления, блок возведения в целую положительную степень, дизъюнктор на четыре входа и регистр результата, выход которого является выходом устройства, на вход которого нагружен выход блока переписи результата, вход которого подключен к выходу счетчика результата, на вход последнего нагружен выход дизъюнктора, входы которого подключены к выходам блока сложения, блока умножения, блока деления, блока возведения в целую положительную степень, в свою очередь, входы которых выполнены с возможностью подачи операндов, представленных в виде вероятностных отображений с входов операндов устройства, которые также нагружены на входы блока вычитания, выход которого, минуя счетчик результата, параллельно с его выходом нагружен на вход блока переписи результата, а входы блока деления и блока сложения выполнены с возможностью подачи на них сигналов с выхода генератора псевдослучайных равномерно распределенных чисел, при этом синхронизация всей схемы выполняется генератором тактовых импульсов, кроме того, разрешающие входы блока сложения, блока умножения, блока деления, блока вычитания, блока возведения в целую положительную степень выполнены с возможностью подачи на них разрешающего сигнала с соответствующего выхода дешифратора команд, входы которого совместно с входами операндов являются входами устройства.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2017139821U RU180966U1 (ru) | 2017-11-15 | 2017-11-15 | Вероятностное арифметическое устройство |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2017139821U RU180966U1 (ru) | 2017-11-15 | 2017-11-15 | Вероятностное арифметическое устройство |
Publications (1)
Publication Number | Publication Date |
---|---|
RU180966U1 true RU180966U1 (ru) | 2018-07-02 |
Family
ID=62813474
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
RU2017139821U RU180966U1 (ru) | 2017-11-15 | 2017-11-15 | Вероятностное арифметическое устройство |
Country Status (1)
Country | Link |
---|---|
RU (1) | RU180966U1 (ru) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU188000U1 (ru) * | 2018-11-15 | 2019-03-26 | Федеральное государственное бюджетное военное образовательное учреждение высшего образования "Черноморское высшее военно-морское ордена Красной Звезды училище имени П.С. Нахимова" Министерства обороны Российской Федерации | Вероятностное устройство нахождения аналитической вероятности для полной группы несовместных событий в неориентированном графе |
RU2707960C1 (ru) * | 2018-12-21 | 2019-12-03 | Федеральное государственное бюджетное военное образовательное учреждение высшего образования "Черноморское высшее военно-морское ордена Красной Звезды училище имени П.С. Нахимова" Министерства обороны Российской Федерации | Вероятностный вычислитель координаты |
RU2713627C1 (ru) * | 2018-12-18 | 2020-02-05 | Федеральное государственное бюджетное военное образовательное учреждение высшего образования "Черноморское высшее военно-морское ордена Красной Звезды училище имени П.С. Нахимова" Министерства обороны Российской Федерации | Вычислитель экстрополированной координаты и скорости её изменения по методу наименьших квадратов |
RU218829U1 (ru) * | 2023-02-17 | 2023-06-14 | Федеральное государственное бюджетное учреждение "4 Центральный научно-исследовательский институт" Министерства обороны Российской Федерации | Устройство для вычисления условных вероятностей гипотез при наступлении совместного события |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
SU409221A1 (ru) * | 1971-11-23 | 1973-11-30 | Вероятностный сумматор параллельного типа | |
SU1608657A1 (ru) * | 1988-01-18 | 1990-11-23 | Кишиневский политехнический институт им.С.Лазо | Преобразователь код-веро тность |
JP2004171552A (ja) * | 2002-11-06 | 2004-06-17 | Matsushita Electric Ind Co Ltd | 確率型演算素子及びこれを用いた確率型演算装置 |
RU171033U1 (ru) * | 2017-01-10 | 2017-05-17 | Федеральное государственное бюджетное военное образовательное учреждение высшего образования "Черноморское высшее военно-морское ордена Красной Звезды училище имени П.С. Нахимова" Министерства обороны Российской Федерации | Параллельный вероятностный сумматор |
-
2017
- 2017-11-15 RU RU2017139821U patent/RU180966U1/ru not_active IP Right Cessation
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
SU409221A1 (ru) * | 1971-11-23 | 1973-11-30 | Вероятностный сумматор параллельного типа | |
SU1608657A1 (ru) * | 1988-01-18 | 1990-11-23 | Кишиневский политехнический институт им.С.Лазо | Преобразователь код-веро тность |
JP2004171552A (ja) * | 2002-11-06 | 2004-06-17 | Matsushita Electric Ind Co Ltd | 確率型演算素子及びこれを用いた確率型演算装置 |
RU171033U1 (ru) * | 2017-01-10 | 2017-05-17 | Федеральное государственное бюджетное военное образовательное учреждение высшего образования "Черноморское высшее военно-морское ордена Красной Звезды училище имени П.С. Нахимова" Министерства обороны Российской Федерации | Параллельный вероятностный сумматор |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU188000U1 (ru) * | 2018-11-15 | 2019-03-26 | Федеральное государственное бюджетное военное образовательное учреждение высшего образования "Черноморское высшее военно-морское ордена Красной Звезды училище имени П.С. Нахимова" Министерства обороны Российской Федерации | Вероятностное устройство нахождения аналитической вероятности для полной группы несовместных событий в неориентированном графе |
RU2713627C1 (ru) * | 2018-12-18 | 2020-02-05 | Федеральное государственное бюджетное военное образовательное учреждение высшего образования "Черноморское высшее военно-морское ордена Красной Звезды училище имени П.С. Нахимова" Министерства обороны Российской Федерации | Вычислитель экстрополированной координаты и скорости её изменения по методу наименьших квадратов |
RU2707960C1 (ru) * | 2018-12-21 | 2019-12-03 | Федеральное государственное бюджетное военное образовательное учреждение высшего образования "Черноморское высшее военно-морское ордена Красной Звезды училище имени П.С. Нахимова" Министерства обороны Российской Федерации | Вероятностный вычислитель координаты |
RU218829U1 (ru) * | 2023-02-17 | 2023-06-14 | Федеральное государственное бюджетное учреждение "4 Центральный научно-исследовательский институт" Министерства обороны Российской Федерации | Устройство для вычисления условных вероятностей гипотез при наступлении совместного события |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
RU180966U1 (ru) | Вероятностное арифметическое устройство | |
CN102231101B (zh) | 一种除法器及除法处理方法 | |
ATE534950T1 (de) | Schaltungen und verfahren zur durchführung von potenzierung und invertierung finiter feldelemente | |
Cavanagh | Sequential logic: analysis and synthesis | |
RU2010133016A (ru) | Комплекс отладки | |
RU187997U1 (ru) | Вероятностное устройство нахождения аналитической вероятности для группы совместных событий в неориентированном графе | |
US3456098A (en) | Serial binary multiplier arrangement | |
RU188000U1 (ru) | Вероятностное устройство нахождения аналитической вероятности для полной группы несовместных событий в неориентированном графе | |
Banerji et al. | Sign detection in residue number systems | |
Rashidi | High-speed hardware implementation of Gaussian normal basis inversion algorithm over F2m | |
RU181260U1 (ru) | Вероятностный вычитатель | |
RU2656543C1 (ru) | Устройство для решения задачи выбора технических средств | |
RU2595906C1 (ru) | Устройство для вычисления функций | |
US2888200A (en) | Circuitry for performing square root | |
US3474236A (en) | Bidirectional binary rate multiplier | |
RU2553221C2 (ru) | Способы выполнения элементарных вычислительных операций (эво) и устройство их осуществления | |
Murali et al. | An optimized implementation of vedic multiplier using barrel shifter in FPGA technology | |
Tung | Signed-digit division using combinational arithmetic nets | |
CN110716709B (zh) | 支持进位借位正常传递的多精度大整数算术运算加速单元 | |
RU2649955C1 (ru) | Функциональный преобразователь | |
RU220305U1 (ru) | Устройство для моделирования вероятностных характеристик | |
RU2494445C1 (ru) | Способ обработки информации и вычисления кувыркова (варианты) и устройство "генерализатор" для осуществления способа | |
Krulikovskyi et al. | Theoretical foundations synthesis of components and accelerators for Haar's, Rademacher's and Krestenson's basis multi-digit processors | |
RU165284U1 (ru) | Вычислительное устройство для генерирования фигурных чисел, используемых при обучении решению уравнения ферма | |
Pizzini et al. | FPGA Based Kalman Filter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM9K | Utility model has become invalid (non-payment of fees) |
Effective date: 20181116 |