RU1803982C - Device for transforming digital signals - Google Patents
Device for transforming digital signalsInfo
- Publication number
- RU1803982C RU1803982C SU914912381A SU4912381A RU1803982C RU 1803982 C RU1803982 C RU 1803982C SU 914912381 A SU914912381 A SU 914912381A SU 4912381 A SU4912381 A SU 4912381A RU 1803982 C RU1803982 C RU 1803982C
- Authority
- RU
- Russia
- Prior art keywords
- input
- output
- control unit
- shift register
- clock
- Prior art date
Links
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
| Изобретение относитс к электросв зи и может быть использовано в системах теле- фонрой св зи с дельта-модул цией с цифровым инерционным компандированием. Цель изобретени - повышение помехоустойчивости . Дельта-п-разр дный двоичный регистр сдвига 1, n-разр дного буферного регистр-сдвига 2, ключ 4, счетчик 5, дешифратор б, триггер 7, блок синхронизации 8 и управл емый генератор 9, шину тактовых импульсов 3, слоговый фильтр 10, амплитудно-импульсный модул тор 11, интегратор 12, выходной фильтр нижних частот 13 и обеспечивает сведение к нулю воздействие случайных ошибок с веро тностью менее 3,3 на работу блока компандировани . 2 ил., 1 табл.| The invention relates to telecommunications and can be used in delta modulation telephony communication systems with digital inertial companion. The purpose of the invention is to improve noise immunity. Delta-n-bit binary shift register 1, n-bit buffer shift register 2, key 4, counter 5, decoder b, trigger 7, synchronization unit 8 and controlled oscillator 9, clock bus 3, syllabic filter 10 , an amplitude-pulse modulator 11, an integrator 12, an output low-pass filter 13 and ensures that the influence of random errors with a probability of less than 3.3 on the operation of the companding unit is reduced to zero. 2 ill., 1 tab.
Description
елate
сwith
Фм1Fm1
0000
о со юabout s u
0000
Изобретение относитс к электросв зи и может быть использовано в системах телефонной св зи с дельта-демодул цией (ДМЦИК) и дельта-сигма-модул цией (ДСМЦИК) с цифровым инерционным ком- пандированием дл повышени их помехоустойчивости .The invention relates to telecommunications and can be used in telephone communication systems with delta demodulation (DMSIC) and delta sigma modulation (DMSIC) with digital inertial command to increase their noise immunity.
Цель изобретени - повышение помехоустойчивости .The purpose of the invention is to improve noise immunity.
На фиг. 1 представлена структурна электрическа схема предлагаемого устройства; на фиг. 2 - временные диаграммы, иллюстрирующие работу дельта-модул тора , гдеIn FIG. 1 shows a structural electrical diagram of the proposed device; in FIG. 2 are timing diagrams illustrating the operation of the delta modulator, where
а - сигналы дельта-потока на входе демодул тора;a - signals of the delta stream at the input of the demodulator;
б - сигналы на шине такта с частотой FT;b - signals on the clock bus with a frequency of FT;
в - сигналы на шине такта в увеличенном масштабе;in - signals on the clock bus in an enlarged scale;
г-сигналы на входе управл емого генератора импульсов;g-signals at the input of a controlled pulse generator;
д - сигналы на выходе управл емого генератора импульсов;d - signals at the output of a controlled pulse generator;
е - сигналы на тактовом входе триггера;e - signals at the trigger trigger input;
ж - сигналы на управл ющем входе счетчика;g — signals at the control input of the counter;
з - сигналы на управл ющем входе буферного регистра;h - signals at the control input of the buffer register;
и - сигналы на выходе буферного регистра;and - signals at the output of the buffer register;
к - сигналы на счетном входе счетчика;k - signals at the counter input of the counter;
л - сигналы на выходе дешифратора;l - signals at the output of the decoder;
м - сигналы на выходе триггера.m - signals at the output of the trigger.
Дельта-модул тор содержит первый п- разр дный регистра сдвига 1, информационный вх од которого вл етс входной шиной 2, а тактовый соединен с шиной такта 3, выходы всех разр дов соединены со входами блока управлени компандиро- ванием 4, а выход k-ro разр да - с информационным входом амплитудно-импульсного модул тора 5, управл ющий вход которого подключен к выходу блока управлени компандированием, тактовый вход которого соединен с шиной такта, выход амплитудно-импульсного модул тора соединен со входом интегратора б, выход которого подключен к входу выходного фильтра 7, выход которого вл етс выходной шиной, причем блок управлени компандированием выполнен на блоке синхронизации 8, управл емом генераторе импульсов 9 и последовательно соединенных п-разр дном буферном регистре сдвига 10, входы разр дов которого вл ютс соответственно входами блока управлени , ключе 11, счетчике 12, дешифраторе 13, триггере 14 и слоговом фильтре 15, выход которого вл етс выходом блока управлени компаидированием, причем управл ющие входы счетчика, триггера и управл емого генератора импульсов соединены с соответствующими выходами блока синхронизации, вход которого объединен с управл ющим входом буферногоThe delta modulator contains the first one-bit shift register 1, the information input of which is the input bus 2, and the clock is connected to the clock bus 3, the outputs of all bits are connected to the inputs of the compander control unit 4, and the output k- ro bit - with the information input of the amplitude-pulse modulator 5, the control input of which is connected to the output of the companding control unit, the clock input of which is connected to the clock bus, the output of the amplitude-pulse modulator is connected to the input of the integrator b, the output of which is connected is connected to the input of the output filter 7, the output of which is the output bus, and the companding control unit is executed on a synchronization unit 8 controlled by a pulse generator 9 and connected in series with a p-bit buffer shift register 10, the bit inputs of which are respectively the inputs of the block control, key 11, counter 12, decoder 13, trigger 14 and syllabic filter 15, the output of which is the output of the compaction control unit, and the control inputs of the counter, trigger, and controlled oscillator imp lsov connected to respective outputs of synchronizing unit, whose input is combined with the control input of the buffer
регистра сдвига и вл етс тактовым входом блока управлени компандированием, а выход управл емого генератора импульсов соединен с тактовым входом буферного регистра и управл ющим входом ключа.The shift register is the clock input of the companding control unit, and the output of the controlled pulse generator is connected to the clock input of the buffer register and the control input of the key.
Демодул тор работает следующим образом .The demodulator operates as follows.
Сигналы дельта-потока, задержанные на k тактов в регистре сдвига 1, поступают на вход амплитудно-импульсного модул тора (АИМ) 5, с выхода которого после интегрировани и низкочастотной фильтрации снимаетс восстановленный речевой сигнал . Сигнал, управл ющий величиной ступеньки квантовани подаетс на второйDelta-stream signals delayed by k clocks in shift register 1 are input to an amplitude-pulse modulator (AIM) 5, from which, after integration and low-pass filtering, the recovered speech signal is removed. The signal controlling the magnitude of the quantization step is supplied to the second
вход АИМ с выхода блока управлени компандированием 4. Известно, что наилучшее качество речи обеспечиваетс при посто нной слогового компандировани г 4... 10 мс, что соответствует ...160 илиAIM input from the output of the companding control unit 4. It is known that the best speech quality is ensured with a constant syllabic compilation of 4 ... 10 ms, which corresponds to ... 160 or
п 128-320 тактам частоты дискретизации дл скоростей 16 кбит/с и 32 кбит/с соответственно . Учитыва , что средн длительность слогов составл ет около 250-260 мс, на интервале времени т возможна обработка сигнала управлени компандированием по алгоритму, обеспечивающему наибольшую помехоустойчивость. С этой целью импульсы входного дельта-потока с выходов регистра 1 на каждом такте переписываютс в буферный регистр 10, который за врем каждого такта осуществл ет параллельную запись информации, а затем ее последовательный вывод с частотой F2, вырабатываемый узлом 9, Частота F2 выбираетс изn 128-320 sampling rate clocks for 16 kbit / s and 32 kbit / s, respectively. Taking into account that the average duration of syllables is about 250-260 ms, processing of the control signal of companding in the time interval t is possible according to the algorithm providing the greatest noise immunity. To this end, the pulses of the input delta stream from the outputs of register 1 on each clock cycle are transferred to the buffer register 10, which during each cycle carries out parallel recording of information, and then its serial output with a frequency F2 generated by node 9, Frequency F2 is selected from
соотношени п FT. С выхода буферного регистра информационна последовательность стробируетс ключом 11 и подаетс на счетный вход счетчика 12, на вход сброс которого подаютс сигналы начальной установки. Емкость счетчика равна п двоичных единиц. В дешифраторе 13 информаци , поступающа с выхода счетчика преобразуетс по следующему правилу:ratio n FT. From the output of the buffer register, the information sequence is gated by the key 11 and is supplied to the counting input of the counter 12, to the input of which the initial setting signals are sent. The counter capacity is n binary units. In the decoder 13, information coming from the output of the counter is converted according to the following rule:
50fifty
FF
1, при 2/3 n N 1/3 п О, при 1/3 п п1, at 2/3 n N 1/3 p O, at 1/3 p p
где N - число единиц, подсчитанных счетчиком за один такт.where N is the number of units counted by the counter per cycle.
В этом случае алгоритм функционировани предлагаемого устройства полностью совместим с алгоритмом ДМЦИК (ДСМЦИК). Так как на каждом такте счетчикIn this case, the functioning algorithm of the proposed device is fully compatible with the DMTSIK (DSMTSIK) algorithm. Since at each measure the counter
последовательно подсчитывает импульсы от нул до максимально возможного значени п, то на выходе дешифратора это приводит к периодическому изменению управл ющего сигнала. Дл устранени этого введен триг- ге р 14, осуществл ющий хранение записанной информации в течение всего такта. Сиена информации происходит в момент действи импульса перезаписи, вырабатываемого узлом синхронизации 8. Этим же углом вырабатываютс сигналы начальной установки счетчика и сигнал разрешени работы генератора 9.counts pulses from zero to the maximum possible value of n, then at the output of the decoder this leads to a periodic change in the control signal. To eliminate this, trigger 14 has been introduced, which stores the recorded information throughout the cycle. The information siena occurs at the moment of the overwrite pulse generated by the synchronization unit 8. The counter initialization signals and the generator enable signal 9 are generated at the same angle.
; Покажем, что предложенное устройство ксмпандировани нечувствительно к ка- Hi льным ошибкам, при веро тности последv1; Let us show that the proposed cross-device is insensitive to minor errors, with the probability of the latter v1
х не более 3,3 10 . Действительно, при боте модул тора в режиме перегрузки поx not more than 3.3 10. Indeed, when the modulator is in bot mode
мm
№No.
крутизне, на вход демодул тора будут поступать последовательности нулей (при отрицательной перегрузке), или единиц (при положительной перегрузке), искаженные ошибками. При ,3 10 на вход счетчика будет приходить п единиц или N 2/3 п единиц, следовательно, на выходе дешифратора в конце каждого такта бу- де|г единица, то есть команда управлени на увеличение шага квантовани .steepness, the input of the demodulator will receive a sequence of zeros (with a negative overload), or units (with a positive overload), distorted by errors. At 3 10, n units or N 2/3 n units will come to the counter input, therefore, at the end of each clock, the decoder will output 1 unit, that is, a control command to increase the quantization step.
; Изменение амплитуды передаваемого сигнала приводит и к изменению структуры дельта-сигнала на входе демодул тора. В этом случае максимальна задержка сигнала компандировани может составл ть 1/IS п тактов, котора может быть скомпенсирована переключением входа АИМ с выхода первого разр да регистра 1 на k-й, причем установлено, что лучшее качество речи обеспечиваетс при опережении сиг- на|а компандировани по сравнению с сигналом дельта-потока на 8... 10 тактов. Исход из этого, k выбирают в пределах 1/4; n k 1/3 п.; A change in the amplitude of the transmitted signal also leads to a change in the structure of the delta signal at the input of the demodulator. In this case, the maximum delay of the compand signal can be 1 / IS p clocks, which can be compensated by switching the AIM input from the output of the first bit of register 1 to the kth one, and it was established that the best speech quality is provided when the signal | a companions compared to the delta stream signal for 8 ... 10 cycles. Based on this, k is selected within 1/4; n k 1/3 p.
Таким образом, ошибки на входе демодул тора не привод т к нарушению работоспособности схемы управлени KON пандированием, тем самым достигаетс поЕышение помехоустойчивости предлага- емс го дельта-демодул тора.Thus, errors at the input of the demodulator do not impair the operation of the KON panding control circuit, thereby increasing the noise immunity of the proposed delta demodulator.
i При практической реализации демоду- л тЬра использованы известные техниче- решени : в качестве регистров 1, 10, счетчика, дешифратора и триггера используетс серийные микросхемы широкого применени , генератор 9 выполнен по известной схеме, узел синхронизации может быт|ь выполнен на основе генераторов с внеЬним запуском или импульсного распределител . Изготовленный в организации макет дельта-кодека, содержащийi In the practical implementation of the demodulator, well-known technical solutions were used: serial registers of wide use are used as registers 1, 10, counter, decoder and trigger, generator 9 is made according to the well-known scheme, the synchronization unit can be made on the basis of generators with external start or impulse distributor. A mock-up of a delta codec manufactured by the organization containing
модул тор, аналогичный прототипу и предлагаемый демодул тор с 60-ти разр дной схемой анализа, выполнен на 78 ИМС серии 564, 140 и 521. Потребл ема мощность 400a modulator similar to the prototype and the proposed demodulator with a 60-bit analysis circuit is performed on 78 ICs of the 564, 140 and 521 series. Power consumption 400
мВт, масса 350 г, обьем 1,5 дм3.MW, weight 350 g, volume 1.5 dm3.
Эффективность предлагаемого дельта-демодул тора оценивалась путем проведени сравнительных артикул ционных испытаний совместно с дельта-демодул тором,The effectiveness of the proposed delta demodulator was evaluated by conducting comparative article tests in conjunction with the delta demodulator,
0 используемым в насто щее врем в серийно выпускаемой аппаратуре св зи и полностью соответствующем прототипу. Оценка проводилась на скорост х 16 и 32 кбит/с. Результаты исследований представлены в таблице.0 currently used in commercially available communication equipment and fully compliant with the prototype. The evaluation was carried out at speeds of 16 and 32 kbit / s. The research results are presented in the table.
5 Проведенные испытани показали, что при предлагаемый демодул тор обеспечивает лучшую на 10-25% слоговую разборчивость речи, чем используемый, что позвол ет повысить дальность пр мой УКВ5 The tests showed that with the proposed demodulator provides a better 10-25% syllabic speech intelligibility than used, which allows to increase the range of direct VHF
0 радиосв зи на 10...30% и улучшить натуральность речи без увеличени мощности радиопередающих устройств.0 radio communications by 10 ... 30% and improve the naturalness of speech without increasing the power of radio transmitting devices.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU914912381A RU1803982C (en) | 1991-02-20 | 1991-02-20 | Device for transforming digital signals |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU914912381A RU1803982C (en) | 1991-02-20 | 1991-02-20 | Device for transforming digital signals |
Publications (1)
Publication Number | Publication Date |
---|---|
RU1803982C true RU1803982C (en) | 1993-03-23 |
Family
ID=21561136
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU914912381A RU1803982C (en) | 1991-02-20 | 1991-02-20 | Device for transforming digital signals |
Country Status (1)
Country | Link |
---|---|
RU (1) | RU1803982C (en) |
-
1991
- 1991-02-20 RU SU914912381A patent/RU1803982C/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0407031A3 (en) | Apparatus for transmitting digital data in analog form | |
GB2056225A (en) | Code conversion methods | |
US3825831A (en) | Differential pulse code modulation apparatus | |
GB1489177A (en) | Digital data signalling systems and apparatus therefor | |
RU1803982C (en) | Device for transforming digital signals | |
US3339142A (en) | Adaptive pulse transmission system with modified delta modulation and redundant pulse elimination | |
JPH07177113A (en) | Transmitting device and matching circuit | |
RU1803981C (en) | Delta demodulator | |
US3873776A (en) | Alarm arrangement for a time-division multiplex, pulse-code modulation carrier system | |
GB1356209A (en) | Apparatus for converting applied adaptive delta modulated signals to linear delta modulated signals | |
US5963604A (en) | Communication signal receiver with sampling frequency control | |
JPH02181536A (en) | Packet start separation for digital signal received in series manner from network and method of adjusting aligned synchronous signal | |
GB1507041A (en) | Circuit arrangements for decoding data signals | |
US4897856A (en) | Offset correction circuit for a sigma-delta coding device | |
US4534037A (en) | Method and apparatus for scrambled pulse-code modulation transmission or recording | |
JPH1084281A (en) | Da converter | |
US3737780A (en) | Digital communication system employing unity bit per sampling coding method | |
SU711695A1 (en) | Communication system with adaprive delta-modulation | |
RU1785078C (en) | Byte-companding adaptive delta-modulator | |
Sakane et al. | Two-bit instantaneously adaptive delta modulation for pcm encoding | |
Wang et al. | Coding, decoding, and recovery of clock synchronization in digital multiplexing system | |
SU1370790A1 (en) | Regenerator of n-level digital signal | |
JPH08102763A (en) | Jitter measurement device | |
KR100526937B1 (en) | Differential Code Generator | |
JPH04332215A (en) | Offset remover |