RU1803917C - Data output device - Google Patents

Abstract

Использование: область вычислительной техники в устройствах вывода информации из запоминающих устройств к абонентам, применение в каналах св зи ЭВМ с абонентами. Сущность: устройство содержит 3 триггера (1, 2, 3), 2 регистра (4, 5), 5 элементов И (9, 10, 11, 12, 13), 3 элемента ИЛИ (6, 7,8). 7-1-9-2-3-8-12- 3-10-11-4-5, 2-6-1,2-9, 2-13-5. 2 ил.Usage: field of computer technology in devices for outputting information from storage devices to subscribers, application in communication channels between computers and subscribers. Essence: the device contains 3 triggers (1, 2, 3), 2 registers (4, 5), 5 AND elements (9, 10, 11, 12, 13), 3 OR elements (6, 7.8). 7-1-9-2-3-8-12- 3-10-11-4-5, 2-6-1,2-9, 2-13-5. 2 ill.

Description

елate

сwith

Фиг./Fig. /

0000

оabout

со юwith y

VJVj

Изобретение относитс  к области вычислительной техники, в частности к устройствам вывода информации из ЗУ к абонентам, и может быть использовано в каналах св зи ЭВМ с абонентами.The invention relates to the field of computer engineering, in particular to devices for outputting information from memory to subscribers, and can be used in communication channels between computers and subscribers.

Целью изобретени   вл етс  увеличение быстродействи  устройства за счет уменьшени  допустимого периода следовани  запросов абонента до величины 2ТСи.The aim of the invention is to increase the speed of the device by reducing the allowable follow-up period of subscriber requests to 2TCi.

На фиг. 1 приведена функциональна  схема предложенного устройства; на фиг. 2 - временна  диаграмма его работы,In FIG. 1 shows a functional diagram of the proposed device; in FIG. 2 is a time diagram of his work,

Устройство содержит первый 1, второй 2 и третий 3 триггеры, первый 4 и второй 5 регистры, первый 6, второй 7 и третий 8 элементы ИЛИ, с первого по п тый 9-13 элементы И.The device contains the first 1, second 2 and third 3 triggers, the first 4 and second 5 registers, the first 6, second 7 and third 8 elements OR, from the first to fifth 9-13 elements I.

Синхровход С триггера 1 соединен с выходом элемента ИЛИ 7, первый вход ко- торого соединен с первым сигнальным входом ЗА и первым сигнальным выходом ВС устройства.-Второй вход элемента ИЛИ 7 соединен со вторым сигнальным входом НУ устройства. Информационный вход D триг- гера 1 соединен с входом устройства, предназначенным дл  приема сигнала, соответствующего уровн  логической единицы , а выход триггера 1 соединен с первым входом элемента И 9, выход которого соеди- нен с информационным входом триггера 2, синхровход которого соединен с первым синхровходом СИ1 устройства, а инверсный выход - со вторым входом элемента И 9 и вторым входом элемента ИЛИ 6, выход ко- торого соединен с входом установки в О R-триггера 1, а первый вход - со вторым синхровходом СИ устройства и вторым входом элемента И 13, выход которого соединен с синхровходом регистра 5. Пр мой выход триггера 2 соединен с первым входом элемента И 13 и с информационным входом триггера 3, пр мой выход которого соединен с первым входом элемента И 10, второй вход которого соединен с третьим сигналь- ным входом |ЗП устройства и первым входом элемента ИЛИ 8, второй вход которого соединен с инверсным выходом триггера 3, а выход - со вторым входом элемента И 12, выход которого соединен с синхровходом триггера 3. Первый вход элемента И 12 соединен с третьим синхровходом СИ устройства и вторым входом элемента И 11, выход которого соединен с синхровходом регистра 4, а первый вход - с выходом элемента И 10 и со вторым сигнальным выходом ЧТ устройства . Информационные входы ИЧ устройства соединены с информационными входами регистра 4, выходы которого соединены с информационными входами регистра 5, выходы которого соединены с информационными выходами ВИ устройства.Synchronization input C of trigger 1 is connected to the output of the OR element 7, the first input of which is connected to the first signal input FOR and the first signal output of the device BC. The second input of the OR element 7 is connected to the second signal input of the device NU. The information input D of trigger 1 is connected to the input of the device designed to receive a signal corresponding to the level of a logical unit, and the output of trigger 1 is connected to the first input of element And 9, the output of which is connected to the information input of trigger 2, the sync input of which is connected to the first the SI1 input of the device, and the inverse output is with the second input of the AND 9 element and the second input of the OR element 6, the output of which is connected to the installation input in О of the R-flip-flop 1, and the first input is connected to the second sync input of the SI device and the second input а And 13, the output of which is connected to the register input 5. The direct output of trigger 2 is connected to the first input of the element And 13 and the information input of trigger 3, the direct output of which is connected to the first input of the element And 10, the second input of which is connected to the third signal - input | RF device and the first input of the element OR 8, the second input of which is connected to the inverse output of the trigger 3, and the output is the second input of the element And 12, the output of which is connected to the sync input of the trigger 3. The first input of the element And 12 is connected to the third sync input SI devices and the second input of the And 11 element, the output of which is connected to the clock input of the register 4, and the first input is with the output of the And 10 element and with the second signal output of the CT device. The information inputs of the IC device are connected to the information inputs of the register 4, the outputs of which are connected to the information inputs of the register 5, the outputs of which are connected to the information outputs of the device VI.

Реализаци  за вл емого устройства возможна с помощью серийно выпускаемых логических элементов.The implementation of the claimed device is possible using commercially available logic elements.

Устройство работает следующим образом .The device operates as follows.

В исходном состо нии триггеры устройства установлены в О.In the initial state, device triggers are set to O.

Дл  предварительной загрузки выходной информации в регистры 4, 5 на второй сигнальный вход последовательно подаютс  два сигнала начальной установки НУ (фиг. 2). Через элемент ИЛИ 7 сигнал НУ поступает на синхровход С триггера 1 и своим передним фронтом устанавливает его в 1 благодар  сигналу, соответствующему уровню логической единицы на информационном входе D этого триггера. Выходной сигнал триггера 1 благодар  уровню логической единицы на втором входе элемента И 9 проходит через этот элемент на информационный вход триггера 2. По переднему фронту ближайшего синхроимпульса СИ, поступающего с первого синхровхода устройства на синхровход триггера 2, этот триггер устанавливаетс  в единицу . По переднему фронту ближайшего синхроимпульса СИ, поступающего в пр мой фазе с третьего синхровхода устройства на первый вход элемента И 12 и благодар  уровню логической единицы на втором входе этого элемента, далее на синхровход триггера 3, этот триггер устанавливаетс  в единицу. Одновременно по переднему фронту синхроимпульса 1СИ,  вл ющегос  инверсией синхроимпульса СИ, через элемент ИЛИ 6 устанавливаетс  в ноль триггер 1. При отсутствии сигнала блокировки |ЗП, поступающего с третьего сигнального входа устройства на второй вход элемента И 10, сигнал с выхода триггера 3 через элемент И 10 поступает на второй сигнальный выход устройства в качестве сигнала обращени  в пам ть на чтение информации. По переднему фронту очередного синхроимпульса СИ1 триггер 2 установитс  в О благодар  уровню логического нул , поступающего с инверсного выхода этого триггера на второй вход элемента И 9. Если период обращени  к пам ти равен периоду синхроимпульсов СИ и СИ1, то переднему фронту следующего синхроимпульса СИ первое слово выходной информации принимаетс  в регистр 4. Аналогичным образом по второму сигналу НУ в регистр 4 принимаетс  второе слово выходной информации. Однако еще до это- го по заднему фронту предыдущего синхроимпульса СИ первое слово выходной информации из регистра 4 передаетс  в регистр 5. На этом подготовка устройства кTo preload the output information into the registers 4, 5, two signals of the initial installation of the NU are sequentially fed to the second signal input (Fig. 2). Through the OR element 7, the NU signal is fed to the sync input C of trigger 1 and with its leading edge sets it to 1 due to the signal corresponding to the level of the logic unit at the information input D of this trigger. The output signal of trigger 1, due to the level of a logical unit at the second input of element And 9, passes through this element to the information input of trigger 2. On the leading edge of the nearest clock sync SI coming from the first clock input of the device to the clock input of trigger 2, this trigger is set to one. On the leading edge of the nearest SI clock pulse, coming in the forward phase from the third clock input of the device to the first input of the And 12 element and due to the level of the logic unit at the second input of this element, then to the sync input of trigger 3, this trigger is set to unity. Simultaneously, on the leading edge of the 1-SI clock pulse, which is the inversion of the SI clock pulse, trigger 1 is set to zero through element OR 6. If there is no blocking signal | ЗП from the third signal input of the device to the second input of element And 10, the signal from the output of trigger 3 through the element And 10 is supplied to the second signal output of the device as a memory access signal for reading information. On the leading edge of the next clock pulse SI1, trigger 2 is set to O due to the logic zero level coming from the inverse output of this trigger to the second input of element 9. If the memory access period is equal to the clock clock SI and SI1, then the leading edge of the next SI clock pulse is the first word output information is received in register 4. Similarly, a second output word is received in register 4 by a second signal of the NU. However, even before this, on the falling edge of the previous SI clock pulse, the first word of the output information from register 4 is transferred to register 5. At this, the preparation of the device for

выдаче информации заканчиваетс  и оно ожидает сигналов запроса абонента ЗА, принимаемых на первый сигнальный вход устройства. Сигнал ЗА проходит на первый сигнальный выход устройства в качестве сигнала ВС сопровождени  выходной информации ВИ, уже наход щейс  к этому времени в регистре 5. Обработка сигнала ЗА в устройстве выполн етс  аналогично обработке сигнала НУ. Сигнал блокировки устройства 73П синхронный, формируетс  по переднему фронту синхроимпульсов СИ. Это может быть запрос на обращение в пам ть от другого такого же устройства либо иного, но более приоритетного источника запросов, Если в такте сигнала блокировки триггер 3 находитс  в 1, то блокируетс  изменение состо ни  этого триггера и выдача сигнала ЧТ на обращение в пам ть от данного устройства.the output of information ends and it awaits the request signals of subscriber 3A received at the first signal input of the device. The signal ZA passes to the first signal output of the device as a signal BC, which accompanies the output information of the VI, already at that time in register 5. The processing of the signal ZA in the device is carried out similarly to the processing of the signal NU. The lock signal of the device 73P is synchronous and is generated at the leading edge of the SI clock pulses. This may be a request for access to the memory from another same device or a different but higher priority request source. If trigger 3 is in 1 in the blocking signal cycle, the state of this trigger will be blocked and the signal will be sent to read memory from this device.

На временной диаграмме работы устройства сигналы ЗА имеют период 2Тси и поступают в непосредственной близости от переднего фронта синхроимпульсов СИ1, т.е. в такой момент, когда триггер 2 может сработать от совпадающего с сигналом ЗА синхроимпульса СИ1, а может лишь от следующего . В частности, рассмотрена ситуаци , когда прием очередного (четвертого) рнешнего сигнала происходит с максимальной задержкой и блокируетс  сигналом ЗП, р следующий за ним сигнал ЗА принимаетс  С минимальной задержкой. Однако это не нарушает работоспособности схемы. Сигналы 73П имеют длительность, равную ТСи И период не менее 2ТСи.On the time diagram of the device’s operation, the OA signals have a period of 2Tsi and arrive in the immediate vicinity of the leading edge of the SI1 clock pulses, i.e. at such a moment when trigger 2 can trigger from the sync pulse SI1, which coincides with the signal FOR, or maybe only from the next. In particular, the situation is considered when the reception of the next (fourth) external signal occurs with a maximum delay and is blocked by the RF signal, p the subsequent signal FOR is received with a minimum delay. However, this does not interfere with the operation of the circuit. Signals 73P have a duration equal to TCi and a period of at least 2TCi.

Использование изобретени  позвол ет повысить быстродействие устройства за ;:чет уменьшени  допустимого периода следовани  запросов абонента до величины Тси даже при наличии сигналов блокиров- (Ы длительностью Тси и периодом не менее 2Тси, что доказываетс  временной диаграммой (фиг. 2).Using the invention makes it possible to increase the device’s speed for: by decreasing the allowable period for following a subscriber’s requests to the value of Tsi even in the presence of blocking signals (s of duration Tsi and a period of at least 2Tsi, which is proved by the time diagram (Fig. 2).

Claims (1)

Формула изобретени  Устройство дл  вывода информации, содержащее первый, второй и третий триггеры , первый и второй регистры, первый и второй элементы И, первый элемент ИЛИ, причем информационный вход первогоSUMMARY OF THE INVENTION A device for outputting information comprising first, second and third triggers, first and second registers, first and second AND elements, a first OR element, wherein the information input of the first триггера подключен к шине логической единицы устройства, выход первого триггера соединен с первым входом первого элемента И, выход которого соединен с информационным входом второго триггера, синхровход которого  вл етс  первым входом синхронизации устройства, инверсный выход второго триггера соединен с вторым входом первого элемента И и первым входом первого элемента ИЛИ, второй вход которого  вл етс  вторым входом синхронизации устройства, выход элемента ИЛИ соединен с входом установки в О первого триггера, пр мой выход второго триггераthe trigger is connected to the device logical unit bus, the output of the first trigger is connected to the first input of the first AND element, the output of which is connected to the information input of the second trigger, the sync input of which is the first synchronization input of the device, the inverse output of the second trigger is connected to the second input of the first AND element and the first the input of the first OR element, the second input of which is the second synchronization input of the device, the output of the OR element is connected to the installation input in O of the first trigger, the direct output of the second rigger соединен с информационным входом третьего триггера, пр мой выход которого Соединен с первым входом второго элемента И, информационные входы первого регистра  вл ютс  информационными входами устройства , выходы первого регистра соединены с информационными входами второго регистра, выходы которого  вл ютс  информационными выходами устройства, выход второго элемента И  вл етс  выходом чтени  устройства, отличающеес  тем, что, с целью увеличени  быстродействи  устройства , в него введены второй и третий элементы ИЛИ, третий, четвертый и п тый элементы И, выход второго элемента ИЛИconnected to the information input of the third trigger, the direct output of which is connected to the first input of the second element And, the information inputs of the first register are the information inputs of the device, the outputs of the first register are connected to the information inputs of the second register, the outputs of which are the information outputs of the device, the output of the second element And it is the reading output of the device, characterized in that, in order to increase the speed of the device, the second and third OR elements are introduced into it, the third, fourth and fifth AND element, output of the second OR element соединен с синхровходом первого триггера, первый вход которого  вл етс  входом и выходом запроса устройства, второй вход второго элемента ИЛИ  вл етс  входом начальной установки устройства, выход второго элемента И соединен с первым входом третьего элемента И, выход которого соединен с синхровходом первого регистра, вторые входы третьего и четвертого элементов И  вл ютс  третьим входом синхронизацииconnected to the sync input of the first trigger, the first input of which is the input and output of the device request, the second input of the second element OR is the input of the initial installation of the device, the output of the second element And is connected to the first input of the third element And, the output of which is connected to the sync input of the first register, the second the inputs of the third and fourth elements AND are the third synchronization input устройства, первый вход четвертого элемента И соединен с выходом третьего элемента ИЛИ, первый вход которого соединен с приведенным выходом третьего триггера, вторые входы второго элемента И и третьегоdevice, the first input of the fourth element AND is connected to the output of the third element OR, the first input of which is connected to the output of the third trigger, the second inputs of the second element And and third элемента ИЛИ  вл ютс  входом записи устройства , выход второго триггера соединен с первым входом п того элемента И, выход которого соединен с синхровходом второго регистра, второй вход п того элемента Иthe OR element is the recording input of the device, the output of the second trigger is connected to the first input of the fifth AND element, the output of which is connected to the clock input of the second register, the second input of the fifth AND element соединен с вторым входом первого элемента ИЛИ.connected to the second input of the first OR element.