RU1803882C - Phase/code converter - Google Patents
Phase/code converterInfo
- Publication number
- RU1803882C RU1803882C SU914926555A SU4926555A RU1803882C RU 1803882 C RU1803882 C RU 1803882C SU 914926555 A SU914926555 A SU 914926555A SU 4926555 A SU4926555 A SU 4926555A RU 1803882 C RU1803882 C RU 1803882C
- Authority
- RU
- Russia
- Prior art keywords
- input
- output
- counter
- subtraction circuit
- inputs
- Prior art date
Links
Landscapes
- Measuring Phase Differences (AREA)
Abstract
Использование: измерительна техника , измерение фазового сдвига в широком диапазоне частот. Сущность изобретени : устройство содержит 2 входных формировател (1, 2), 1 блок управлени (3), 1 генератор тактовых импульсов (4), 2 ключа (5, 14), 1 схема вычитани (6), 1 коммутатор (7), 3 комбинационных элемента И-ИЛИ (8, 9, 12), 1 суммирующий счетчик (10), 1 реверсивный счетчик (11), 1 управл ема схема вычитани Usage: measuring technique, phase shift measurement in a wide range of frequencies. The inventive device includes 2 input drivers (1, 2), 1 control unit (3), 1 clock generator (4), 2 keys (5, 14), 1 subtraction circuit (6), 1 switch (7), 3 AND-OR combinational elements (8, 9, 12), 1 totalizing counter (10), 1 reversible counter (11), 1 controllable subtraction circuit
Description
ОABOUT
соwith
СWITH
0000
оabout
соwith
0000
0000
ЮYU
Фие.1Fie. 1
Изобретение относитс к цифровой измерительной технике и может быть использовано дл точного измерени фазового сдвига в широком диапазоне частот.The invention relates to digital measurement technology and can be used to accurately measure phase shift over a wide frequency range.
Цель изобретени - повышение быстродействи .The purpose of the invention is to increase speed.
Структурна схема преобразовател фаза-код представлена на фиг. 1. На фиг. 2 а)-г) - одна из возможных реализаций блока управлени , временные диаграммы работы и карта прошивки ПЗУ; на фиг. 3 - пример реализации управл емой схемы вычитани ; на фиг. 4 а)-б) - реализаци и временные диаграммы работы схемы вычитани ; на фиг. 5 - пример реализации коммутатора.The phase-to-phase converter circuit diagram is shown in FIG. 1. In FIG. 2 a) -d) is one of the possible implementations of the control unit, timing diagrams of the operation, and a ROM firmware card; in FIG. 3 is an example implementation of a controlled subtraction scheme; in FIG. 4 a) -b) - implementation and timing diagrams of the operation of the subtraction scheme; in FIG. 5 is an example implementation of a switch.
Преобразователь фаза-код (фиг. 1) содержит входные формирователи 1 и 2, блок 3 управлени , генератор 4 тактовых импульсов , ключ 5, схему 6 вычитани , коммутатор 7, комбинационные элементы 8, 9, 12 И- ИЛИ, суммирующий счетчик 10, реверсивный счетчик 11, управл ема схема 13 вычитани , ключ 14.The phase-code converter (Fig. 1) contains input drivers 1 and 2, a control unit 3, a clock generator 4, a key 5, a subtraction circuit 6, a switch 7, combinational elements 8, 9, 12 AND-OR, summing the counter 10, reversible counter 11, controllable subtraction circuit 13, key 14.
Блок 3 управлени (фиг. 2а) содержит элемент 35 ИЛИ, счетный триггер 36, D- триггер 37, посто нное запоминающее устройство 38 (ПЗУ).The control unit 3 (Fig. 2a) comprises an OR element 35, a counting trigger 36, a D-trigger 37, a read only memory 38 (ROM).
Управл ема схема 13 вычитател (фиг. 3) содержит схему 39 вычитани , элементы 40, 41, 42 И, элемент 43 ИЛИ.The controlled subtractor circuit 13 (Fig. 3) comprises a subtraction circuit 39, AND elements 40, 41, 42, OR element 43.
Схема 6 вычитани (фиг. 4а) содержит D-триггер 47 и элемент 48 ИЛИ. Схема 39 вычитател имеет аналогичную структуру.Subtraction circuit 6 (Fig. 4a) contains a D-flip-flop 47 and an OR element 48. Subtractor circuit 39 has a similar structure.
Коммутатор 7 (фиг. 5) содержит элементы 49,50 И.The switch 7 (Fig. 5) contains elements 49.50 I.
В качестве комбинационных элементов 8, 9 и 12 могут быть использованы, например , интегральные микросхемы К155ЛРЗ.As combinational elements 8, 9 and 12 can be used, for example, integrated circuits K155LRZ.
В преобразовател фаза-код управл ющие входы первого комбинационного элемента 8 И-ИЛИ подключены к разр дам первого счетчика 10, сигнальные - к разр дам второго счетчика 11, управл ющие входы второго комбинационного элемента 12 И-ИЛИ, подключены к разр дам второго счетчика 11, сигнальные - к разр дам первого счетчика 10, выход которого соединен с первым входом блока 3 управлени , второй и третий входы которого соединены соответственно с выходами первого и второго входных формирователей 1, 2, входы которых вл ютс входами устройства, первый вход ключа 5 соединен с первым выходом блока 3 управлени , второй выход которого подключен к первому входу коммутатора 7, второй вход которого соединен с выходом схемы б вычитани , первый вход которой подключен к выходу управл емой схемы 13 вычитани , первый вход которой соединен с выходом второго ключа 14, первый входIn the phase-code converter, the control inputs of the first combinational element 8 AND-OR are connected to the bits of the first counter 10, the signal inputs to the bits of the second counter 11, the control inputs of the second combinational element 12 are connected to the bits of the second counter 11 , signal - to the bits of the first counter 10, the output of which is connected to the first input of the control unit 3, the second and third inputs of which are connected respectively to the outputs of the first and second input drivers 1, 2, the inputs of which are the inputs of the device, the first the input of the key 5 is connected to the first output of the control unit 3, the second output of which is connected to the first input of the switch 7, the second input of which is connected to the output of the subtraction circuit b, the first input of which is connected to the output of the controlled subtraction circuit 13, the first input of which is connected to the output of the second key 14, first entry
которого соединен с выходом третьего комбинационного элемента 9 И-ИЛИ, управл ющие входы которого подключены к шине установки коэффициента, а сигнальные - к разр дам первого счетчика 10, вход которого соединен с выходом генератора 4 тактовых импульсов, третий и четвертый выходы блока 3 управлени подключены соответственно ко второму и третьему входам управл емой схемы 13 вычитани , четвертый вход которой соединен с выходом второго комбинационного элемента 12 И-ИЛИ, выход первого комбинационного элемента 8 И-ИЛИ подключен ко второму входу ключа 5, выходwhich is connected to the output of the third combination element 9 AND-OR, the control inputs of which are connected to the coefficient setting bus, and the signal inputs to the bits of the first counter 10, the input of which is connected to the output of the clock generator 4, the third and fourth outputs of the control unit 3 are connected respectively, to the second and third inputs of the controlled subtraction circuit 13, the fourth input of which is connected to the output of the second combination element 12 AND-OR, the output of the first combination element 8 AND-OR is connected to the second input at key 5, output
5 которого соединен со вторым входом схемы 6 вычитани , первый и второй выходы коммутатора 7 подключены соответственно ко входу сложени и вычитани второго счетчика 11, а п тый выход блока 3 управлени 5 of which is connected to the second input of the subtraction circuit 6, the first and second outputs of the switch 7 are connected respectively to the addition and subtraction input of the second counter 11, and the fifth output of the control unit 3
0 соединен со вторым входом ключа 14.0 is connected to the second input of the key 14.
Возможны два варианта работы преобразовател . В первом случае преобразователь работает следующим образом. В исходном состо нии ключи 5, 14 закрыты,There are two options for the operation of the converter. In the first case, the converter operates as follows. In the initial state, keys 5, 14 are closed,
5 счетчики 10 и 11 обнулены, коммутатор 7 коммутирует выход 30 схемы 6 вычитани с суммирующим входом реверсивного счетчика 11. На управл ющих входах управл емой схемы 13 вычитани при помощи блока 35, the counters 10 and 11 are reset, the switch 7 commutes the output 30 of the subtraction circuit 6 with the summing input of the reverse counter 11. At the control inputs of the controlled subtraction circuit 13 using block 3
0 управлени устанавливаетс код, при котором импульсна последовательность kdx с выхода комбинационного элемента 9 И-ИЛИ через управл емую схему 13 вычитани подаетс на вход 28 схемы 6 вычитани .0 control, a code is set in which the pulse sequence kdx from the output of the AND-OR combination element 9 is supplied through the controlled subtraction circuit 13 to the input 28 of the subtraction circuit 6.
5 Исследуемые сигналы Ui(t) и L)2(t) фазовый сдвиг между которыми необходимо измерить , подаютс на входные формирователи 1, 2 соответственно, и преобразуютс в короткие однопол рные импульсы. Блок 3 уп0 равлени формирует из этих импульсов стробирующие импульсы длительностью т с периодом следовани Т, равные измер емому фазовому сдвигу. Квантующие импульсы генератора 4 тактовых импульсов в течение5 The studied signals Ui (t) and L) 2 (t), the phase shift between which must be measured, are supplied to the input drivers 1, 2, respectively, and converted into short unipolar pulses. The control unit 3 generates from these pulses gating pulses of duration m with a repetition period T equal to the measured phase shift. Quantizing pulses of the generator 4 clock pulses during
5 гп периодов частоты исследуемых сигналов поступают на вход суммирующего счетчика 10. Результат квантовани m периодов5 gp of frequency periods of the studied signals are fed to the input of the summing counter 10. Quantization result of m periods
50fifty
Х2 тхт,X2 THT
0)0)
где хт - результат квантовани одного периода .where xm is the result of quantization of one period.
В момент по влени импульса переполнени суммирующего счетчика 10 (фиг. 26) блок 3 управлени подает на входы управл емой схемы 13 вычитани управл ющий код и на ее выходе по вл етс приращение импульсной последовательностиAt the moment of the occurrence of the overflow pulse of the totalizing counter 10 (Fig. 26), the control unit 3 supplies the control code to the inputs of the controlled subtraction circuit 13 and an increment of the pulse sequence appears at its output
dp kdx - dq,dp kdx - dq,
(2)(2)
где XT-приращение импульсной последова- те ьности на выходе комбинационного элемента 12 И-ИЛИ. Открываетс ключ 5. На схему 6 вычитани начинает поступать при- раЦение импульсной последовательности dr|c выхода комбинационного элемента 8 И-ИЛИ, По окончанию стробирующего им- nyjjibca на пр мом выходе счетного триггера 36 блока 3 управлени на выход управл емо схемы 13 вычитани поступает прира- ще|ние импульсной последовательности dq. Коммутатор 7 коммутирует выход 30 схемы 6 цычитани с вычитающим входом реверсивного счетчика 11. По окончании паузы на пр мом выходе счетного триггера 36 блока 3 управлени триггер 37 блока 3 управлени сбрасываетс в ноль, ключ 5 закрываетс , преобразователь переходит в исходное со- стс| ние и цикл измерени повтор етс внбвь.where is the XT-increment of the pulse sequence at the output of the combinational element 12 AND-OR. The key 5 is opened. The subtraction of the pulse sequence dr | c of the output of the AND-OR combination element 8 begins to arrive at the subtraction circuit 6. At the end of the gate signal at the direct output of the counting trigger 36 of the control unit 3, the output of the controlled subtraction circuit 13 is received increment of the pulse sequence dq. The switch 7 switches the output 30 of the readout circuit 6 with the subtracting input of the reverse counter 11. After a pause at the direct output of the counting trigger 36 of the control unit 3, the trigger 37 of the control unit 3 is reset to zero, the key 5 is closed, the converter goes back to the initial state | The measurement and the measurement cycle are repeated.
К моменту достижени частоты в счетчике J10 значени XH 2П на вход счетчика 11 поступило (m-1) импульсных последова- тефностей, кажда из которых содержит хг Импульсов и часть m-й последовательности A XT. В реверсивном счетчике 11 зафиксировано числоBy the time of reaching the frequency in the counter J10 of the value XH 2P, the input of the counter 11 received (m-1) pulse sequences, each of which contains xx Pulses and part of the mth sequence A XT. In the reverse counter 11 the number is fixed
ZH k((m-1)xr + А хгZH k ((m-1) xr + A xg
(3)(3)
где: к - коэффициент делени делител частот , образованного счетчиком 10 и комби- нафюнным элементом 9 И-ИЛИ.where: k is the dividing factor of the frequency divider formed by the counter 10 and the combinational element 9 AND-OR.
Счетчики 10, 11, комбинационный элемент 12 И-ИЛИ и управл ема схема 13 вычитани образуют число-импульсный умножитель . Приращение импульсной последовательности на его выходе описываетс соотношением The counters 10, 11, the AND-OR combination element 12, and the controlled subtraction circuit 13 form a number-pulse multiplier. The increment of the pulse sequence at its output is described by the relation
dq dx 2ndq dx 2n
(4)(4)
где n - разр дность счетчиков.where n is the bit depth of the counters.
На выходе 27 управл емой схемы 13 вычитани по вл етс приращение импульсной последовательностиAt the output 27 of the controlled subtraction circuit 13, an increment of the pulse sequence appears
dp kdx - dqdp kdx - dq
(5)(5)
Подставив значение (4) в выражение (5) получимSubstituting the value (4) in the expression (5) we obtain
dp dp
2nkdx-Zdx 2n2nkdx-zdx 2n
(6)(6)
,На выходе 30 схемы 6 вычитани прира- щейие импульсной последовательности описываетс выражением, At the output 30 of the subtraction circuit 6, the increments of the pulse sequence are described by the expression
dZ dp - dr(7) Счетчики 10, 11, комбинационный элемент 8 И-ИЛИ и схема 6 вычитани образуют число-импульсный умножитель, работа которого описываетс выражениемdZ dp - dr (7) Counters 10, 11, the combination element 8 AND-OR and the subtraction circuit 6 form a pulse-number multiplier whose operation is described by the expression
dr dZdr dZ
2n2n
(8)(8)
где х - текущее значение числа в счетчике 10 после его переполнени .where x is the current value of the number in counter 10 after it is full.
Подставив в выражение (7) значение dr из выражени (8) получим:Substituting into the expression (7) the value of dr from the expression (8) we obtain:
15fifteen
2П -1-х2P -1's
(9)(9)
С учетом количества импульсов хн 2П, по- требовавшегос дл переполнени счетчика 10, общее количество импульсов, поступивших на его вход определ етс выражением х 2П + х1. Подставив это значение в (9) получаем:Given the number of pulses xn 2P, required to overflow the counter 10, the total number of pulses received at its input is determined by the expression x 2P + x1. Substituting this value in (9) we obtain:
х x
dZ dZ
(10)(10)
30thirty
Подставив в выражение (10) значение dp из выражени (6) получимSubstituting in expression (10) the value of dp from expression (6) we obtain
2n k - 2 dZ d x2n k - 2 dZ d x
(11)(eleven)
35 Раздел переменные и интегриру левую и правую части выражени получаем35 Section variables and integrating the left and right sides of the expression we get
-In(2nk-Z) lnx-In (2nk-Z) lnx
(12)(12)
40Подставив пределы интегрировани , получим40 Substituting the limits of integration, we obtain
21х121x1
-In(2nk-Z)l lnxl-In (2nk-Z) l lnxl
Z4Х4Z4x4
,n2nk-Z ln- 2nk-ZiХ4, n2nk-Z ln- 2nk-ZiX4
(13)(thirteen)
(14)(14)
50 Отсюда50 from here
2nk -Z4 xi 2nk-Zi X42nk-Z4 xi 2nk-Zi X4
(15)(fifteen)
где xi хт (m-1) + х т(16) результат квантовани (m-1) целых периодов и одного фазового сдвига.where xi xm (m-1) + xt (16) is the quantization result (m-1) of whole periods and one phase shift.
Выразив из выражени (15) переменную Zi при условииExpressing the variable Zi from expression (15) under the condition
V.V.
X4 2n (m-1)xT + Ахт(17) получаем решение дифференциального уравнени (11) с учетом начальных условийX4 2n (m-1) xT + Ax (17) we obtain the solution of differential equation (11) taking into account the initial conditions
Zi Zi
2n k m XT2n k m XT
XT ( m - 1 ) + xrXT (m - 1) + xr
В момент переключени счетчика 11 в режим вычитани блок 3 управлени подает на входы управл емой схемы 13 вычитани код, и подача составл ющей kdx на вход 23 управл емой схемы 13 вычитани прекращаетс . При этом работа преобразовател описываетс следующими соотношени ми:At the moment of switching the counter 11 to the subtraction mode, the control unit 3 supplies a code to the inputs of the controlled subtraction circuit 13, and the supply of the component kdx to the input 23 of the controlled subtraction circuit 13 is stopped. In this case, the operation of the converter is described by the following relationships:
dZ - - dx хdZ - - dx x
Разделив переменные и проинтегрировав обе части уравнени с учетом пределов интегрировани , решение дифференциального уравнени будет иметь вид:Separating the variables and integrating both sides of the equation, taking into account the limits of integration, the solution of the differential equation will look like:
Х2X2
или с учетом (1), (16) и (18)or subject to (1), (16) and (18)
Z2 2nk -HLZ2 2nk -HL
XTXT
Выбрав коэффициент делени k Choosing the division coefficient k
360 а360 a
-10 и установив его на шине уста2п-10 and installing it on the bus usta2p
новки коэффициента, получим в счетчике 11 результат измерени фазового сдвига исследуемых сигналов Ui(1) и LJ2(t):new coefficient, we get in the counter 11 the result of measuring the phase shift of the studied signals Ui (1) and LJ2 (t):
а хг Z2 360-10 - ,and xg Z2 360-10 -,
ХТHT
где а Т.- любое целое число.where and T. is any integer.
Второй вариант работы преобразовател св занный с по влением импульса переполнени суммирующего счетчика 10 иллюстрируют временные диаграммы работы на фиг. 2в. Временные диаграммы на выходах элементов 35, 36 аналогичны первому случаю.A second embodiment of the converter associated with the occurrence of an overflow pulse of the totalizing counter 10 is illustrated in the timing diagrams of operation in FIG. 2c. Timing diagrams at the outputs of elements 35, 36 are similar to the first case.
К моменту достижени числом в счетчике 10 значени Х4 в счетчик 11 поступ т все m последовательностей XT, т.е. в нем зафиксируетс числоBy the time the number in counter 10 reaches the value X4, counter m receives all m sequences of XT, i.e. it will fix the number
ZH гл XT- kZH Ch. XT- k
В рассматриваемом случае xi Х4, zi Z4.In the case under consideration, xi X4, zi Z4.
Подставив эти выражени в выражение (20) с учетом (1) и (17) получим выражение дл Z2 аналогичное выражению (21), т.е. преобразование осуществл етс так же, как и 5 на прошедшем этапе в предыдущем случае и число в счетчике 11 в конце преобразовани определ етс выражением (22).Substituting these expressions into expression (20), taking into account (1) and (17), we obtain the expression for Z2 similar to expression (21), i.e. the conversion is carried out in the same way as 5 in the previous step in the previous case, and the number in the counter 11 at the end of the conversion is determined by expression (22).
Технические преимущества предлагаемого преобразовател фаза-код по сравне- 10 нию с базовым устройством, в качестве которого прин т прототип, заключаетс в повышении быстродействи . Прототип работает в два такта. В первом также подсчитываетс число 15The technical advantages of the proposed phase-to-code converter in comparison with the basic device, which is adopted as a prototype, is to increase the speed. The prototype works in two measures. The first also counts the number 15
Ni nTxfo(24)Ni nTxfo (24)
где п - число периодов опорного сигнала;where n is the number of periods of the reference signal;
fo - частота генератора импульсов об- 20 разцовой частоты.fo is the frequency of the pulse generator of a sample frequency of 20.
Ti пТхTi PTX
(25)(25)
(20)(twenty)
Во втором такте подсчитываетс число 25 импульсовIn the second cycle, the number of 25 pulses is counted
N2 П rfo,N2 rfo,
(26)(26)
где г- длительность импульсов, соответст- 30 вующих временному сдвигу между фронтами сигналов на опорном и измерительном входах устройства. Длительность второго такта равна длительности первого такта:where r is the duration of the pulses corresponding to 30 the time shift between the signal fronts at the reference and measuring inputs of the device. The duration of the second measure is equal to the duration of the first measure:
35 Т2 Ti пТх35 T2 Ti PTX
(27)(27)
Суммарна длительность преобразовани равнаThe total conversion duration is
4040
Т Ti + Т2 2 пТхT Ti + T2 2 pTx
(28)(28)
За вл емый преобразователь осуществл ют операции аналогичные операци м, описываемым выражени ми (24) и (26), па- 45 раллельно за врем The inventive converter perform operations similar to the operations described by expressions (24) and (26), parallel to the time
Т1 пТхT1 PTX
(29)(29)
Тогда отношени времени преобразо- 50 вани прототипа и за вл емого устройстваThen the ratios of the conversion time of the prototype and the claimed device
2 2
(30)(thirty)
Следовательно, быстродействие за в- л емого преобразовател фаза-код в 2 раза больше, чем у прототипа.Consequently, the speed of the phase-code converter used is 2 times greater than that of the prototype.
Повышение быстродействи за вл емого преобразовател значительно расширит сферы его применени .Increasing the speed of the claimed converter will significantly expand the scope of its application.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU914926555A RU1803882C (en) | 1991-04-08 | 1991-04-08 | Phase/code converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU914926555A RU1803882C (en) | 1991-04-08 | 1991-04-08 | Phase/code converter |
Publications (1)
Publication Number | Publication Date |
---|---|
RU1803882C true RU1803882C (en) | 1993-03-23 |
Family
ID=21569227
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU914926555A RU1803882C (en) | 1991-04-08 | 1991-04-08 | Phase/code converter |
Country Status (1)
Country | Link |
---|---|
RU (1) | RU1803882C (en) |
-
1991
- 1991-04-08 RU SU914926555A patent/RU1803882C/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4250449A (en) | Digital electric energy measuring circuit | |
RU1803882C (en) | Phase/code converter | |
SU577527A1 (en) | Arrangement for multiplying frequencies | |
SU725238A1 (en) | Pulse repetition frequency divider with fractional division coefficient | |
SU493912A1 (en) | Device for measuring the time interval between two signals | |
SU978063A1 (en) | Digital frequency meter | |
SU788026A1 (en) | Digital phase meter for measuring phase shift mean value | |
SU1709233A1 (en) | Digital phase meter of medium shift of phases between signals with known frequency shift | |
SU702527A1 (en) | Counter | |
SU830645A1 (en) | Pulse repetition frequency-to-dc voltage converter | |
SU687588A1 (en) | Frequency-to-code converter | |
SU928353A1 (en) | Digital frequency multiplier | |
SU788055A1 (en) | Device for measuring characteristics of logic elements | |
SU838598A1 (en) | Universal digital integrating voltmeter | |
SU469098A1 (en) | Overlap digital phase meter | |
RU2059253C1 (en) | Digital meter of passing power and traveling wave rate | |
SU1197102A2 (en) | Autocorrelation meter of parameters of pseudorandom phase=shift keyed signal | |
SU546101A1 (en) | Converter "variable frequency code | |
SU1277351A1 (en) | Pulse repetition frequency multiplier | |
SU565259A1 (en) | Digital frequency meter | |
SU375566A1 (en) | DIGITAL VOLTMETER | |
SU598222A1 (en) | Variable length pulse train shaper | |
SU369510A1 (en) | AN SSSR.M. Cl. G 01g 25 / 04UDK 621.317.77 (088.8) | |
SU1666968A1 (en) | Digital phase meter | |
SU365036A1 (en) | INTEGRATING VOLTAGE CONVERTER |