RU1793536C - Pulse delay device - Google Patents

Abstract

Устройство задержки импульсов относитс  к импульсной технике и предназначено дл  задержки пр моугольных импульсов. Устройство содержит интегрирующий элемент 1, триггер 2, операционный усилитель 3, диод 4, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 5. источник 6 тока, резистор 7, входную и выходную шины 8 и 9. 1 з.п. ф-лы, 3 ил,A pulse delay device relates to a pulse technique and is intended to delay rectangular pulses. The device contains an integrating element 1, trigger 2, operational amplifier 3, diode 4, the element EXCLUSIVE OR 5. current source 6, resistor 7, input and output buses 8 and 9. 1 zp f-ly, 3 silt,

Description

Фиг.1Figure 1

vi юvi y

CJCj

елate

соwith

OvOv

Изобретение относитс  к импульсной технике и предназначено дл  задержки импульсов пр моугольной формы на заданное врем  задержки. Известно устройство задержки импульсов, содержащее элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, первый вход которого соединен с входной шиной и с инфор- мационным входом триггера, выход которого соединен с выходной шиной и с вторым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ.The invention relates to a pulsed technique and is intended to delay rectangular pulses by a predetermined delay time. A pulse delay device is known that contains an EXCLUSIVE OR element, the first input of which is connected to the input bus and to the information input of the trigger, the output of which is connected to the output bus and to the second input of the EXCLUSIVE OR element.

Недостатком известного, технического решени   вл етс  его малое быстродействие из-за большого времени разр да конA disadvantage of the known technical solution is its low speed due to the long discharge time

денсатора.the denser.

Целью изобретени   вл етс  повышение быстродействи  путем более быстрого разр да конденсатора.An object of the invention is to increase speed by faster discharge of a capacitor.

Цель достигаетс  тем, что в устройство задержки импульсов, содержащее элементThe goal is achieved in that a pulse delay device containing an element

ИСКЛЮЧАЮЩЕЕ ИЛИ, первый вход которого соединен с выходной шиной и с вторым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, введены интегрирующа  цепь, резистор, генератор тока, диод и операционный усили- тель, выход которого соединен с тактовым входом триггера и через диод с инвертирующим входом операционного усилител  и с выходом интегрирующий цепи, вход которой соединен с выходом элемента ИСКЛЮ- ЧАЮЩЕЕ ИЛИ и через резистор с выходом генератора тока и с неинвертирующим входом операционного усилител .An EXCLUSIVE OR, the first input of which is connected to the output bus and to the second input of the EXCLUSIVE OR element, an integrating circuit, a resistor, a current generator, a diode and an operational amplifier are introduced, the output of which is connected to the trigger clock input and through a diode with an inverting input of the operational amplifier and with an output, an integrating circuit, the input of which is connected to the output of the EXCLUSIVE OR element and through a resistor with the output of the current generator and with the non-inverting input of the operational amplifier.

На фиг. 1 изображена принципиальна  схема устройства задержки импульсов; на фиг. 2 - пример выполнени  элемента ИСКЛЮЧАЮЩЕЕ ИЛИ; на фиг. 3 - эпюры напр жений , по сн ющие работу устройства.In FIG. 1 is a schematic diagram of a pulse delay device; in FIG. 2 is an exemplary embodiment of an EXCLUSIVE OR element; in FIG. 3 - voltage diagrams explaining the operation of the device.

На фиг. 1 показаны интегрирующий элемент 1, триггер 2, работающий по перепаду входного напр жени  с высокого на низкий потенциал, тактовый вход которого соединен с выходом операционного усилител  3 и через диод 4 с его инвертирующим входом , элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 5, ис- точник 6 тока, выход которого через резистор 7 соединен с выходом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 5, первый вход которого соединен с входной шиной 8 и с инфор- мационным входом триггера 2, выход которого соединен с выходной шиной 9 и с вторым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 5.In FIG. 1 shows an integrating element 1, trigger 2, operating on a differential input voltage from high to low potential, the clock input of which is connected to the output of the operational amplifier 3 and through a diode 4 with its inverting input, the element is EXCLUSIVE OR 5, the current source 6, whose output through the resistor 7 is connected to the output of the EXCLUSIVE OR 5 element, the first input of which is connected to the input bus 8 and to the information input of the trigger 2, the output of which is connected to the output bus 9 and to the second input of the EXCLUSIVE OR 5 element.

На фиг. 2 показаны резисторы 10 и 11, диоды 12 и 13, транзистор 14, нагрузочный резистор 15 и шина 16.In FIG. 2 shows resistors 10 and 11, diodes 12 and 13, transistor 14, load resistor 15, and bus 16.

Работа устройства задержки импульса заключаетс  в следующем.The operation of the pulse delay device is as follows.

В отсутствии входных импульсов UBX на шине 8 триггер 2 установлен в положение,In the absence of input pulses UBX on bus 8, trigger 2 is set to

5 Ю 5 y

15fifteen

00

5 0 fifty

5 5

0 5 0 0 5 0

5 5

при котором на его выходе и выходной шине 9 напр жение 11вых имеет низкий потенциал , низкий потенциал и на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 5, ток источника б тока, протека  через резистор 7 и входное сопротивление элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, создает на нем некоторое падение напр жени  Un, емкость конденсатора интегрирующей цепи 1 зар жена через диод 4 до величины напр жени  на выходе источника 6 тока. Приблизительно такое же напр жение и на выходе операционного усилител  3, которое через диод 4 поддерживает зар д конденсатора интегрирующей цепи 1 на уровне Un, даже в случае воздействи  на него импульсов помех. Это дополнительное преимущество предложенного технического решени , После прихода переднего фронта имрульса UBX на шину 8 на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 5 формируетс  высокий потенциал, вследствие чего высокий потенциал формируетс  и на неинвертирующем входе компаратора за вычетом падени  напр жени  на резисторе 7, поэтому высокий положительный потенциал формируетс  и на выходе компаратора , который смещает диод 4 в обратном направлении, конденсатор интегрирующей цели 1 начинает зар жатьс  и на инвертирующем входе компаратора происходит плавное нарастание напр жени . Когда это напр жение превысит напр жение на неинвертирующем входе компаратора, на его выходе происходит понижение потенциала, триггер 2 переходит в состо ние, при котором на его выходе и выходной шине 9 формируетс  передний фронт выходного импульса, отстающего от переднего фронта входного импульса на врем  Т. Одновременно с этим диод 4 отпираетс  и через него быстро происходит разр д конденсатора интегрирующей цепи 1 и понижение напр жени  с выхода элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 5. После прихода заднего фронта UBx импульса на шину 8 на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 5 формируетс  высокий потенциал, на выходе компаратора формируетс  высокий потенциал, на инвертирующем входе компаратора плавно начинает нарастать напр жение. Через врем  Т напр жение на инвертирующем входе компаратора становитс  напр жени  на неин- вертирующем входе, на выходе компаратора формирует низкий потенциал и триггер 2 возвращаетс  в исходное состо ние , т.е. формируетс  задний фронт выходного импульса, который отстает от заднего фронта входного импульса на врем  Т, т.е. длительность выходного импульса строго равна длительности входного импульса.in which at its output and output bus 9 the voltage of 11out has a low potential, low potential and at the output of the EXCLUSIVE OR 5 element, the current of the current source b, flowing through the resistor 7 and the input resistance of the EXCLUSIVE OR element, creates a certain voltage drop Un on it , the capacitance of the capacitor of the integrating circuit 1 is charged through the diode 4 to the voltage at the output of the current source 6. Approximately the same voltage at the output of the operational amplifier 3, which through the diode 4 supports the charge of the capacitor of the integrating circuit 1 at the level Un, even in the event of interference pulses. This is an additional advantage of the proposed technical solution. After the leading edge of the UBX imprulx arrives on the bus 8, the output of the EXCLUSIVE OR 5 element forms a high potential, as a result of which a high potential is formed at the non-inverting input of the comparator minus the voltage drop across the resistor 7, so a high positive potential is formed and at the output of the comparator, which biases the diode 4 in the opposite direction, the capacitor of the integrating target 1 starts charging at the inverting input of the comparator comes smooth increase in voltage. When this voltage exceeds the voltage at the non-inverting input of the comparator, a decrease in potential occurs at its output, trigger 2 enters a state in which a leading edge of the output pulse is formed at its output and output bus 9, which is behind the front edge of the input pulse by time T At the same time, the diode 4 is unlocked and through it the discharge of the capacitor of the integrating circuit 1 and the voltage decrease from the output of the EXCLUSIVE OR 5 element occur. After the arrival of the trailing edge UBx of the pulse to bus 8 at the output of the electric EXCLUSIVE OR 5, a high potential is formed, a high potential is formed at the output of the comparator, the voltage gradually starts to increase at the inverting input of the comparator. After time T, the voltage at the inverting input of the comparator becomes the voltage at the non-inverting input, at the output of the comparator forms a low potential and trigger 2 returns to its original state, i.e. a trailing edge of the output pulse is formed which is behind the trailing edge of the input pulse by time T, i.e. the duration of the output pulse is strictly equal to the duration of the input pulse.

Конденсатор интегрирующей цепи вновь быстро разр жаетс  через диод 4, и устройство задержки импульсов возвращаетс  в исходное состо ние. Далее работа аналогична рассмотренной. Регулирование времени задержки можно осуществить как изменением посто нной времени интегрирующей цепи f, так и регулированием на- пр жени  с выхода элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 5. Работа элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, показанного на фиг. 2, заключаетс  в следующем. При отсутствии напр жений на шинах 1.7 и 18 или же высоких одинаковых потенциалах транзистор 14 заперт и выходное напр жение на шине 16 равно нулю. В тех случа х, когда на одной из двух шин 17 и 18 имеетс  высокий потенциал, потенциал базы транзистора 14 меньше потенциала на его эмиттере вследствие делени  напр жени  делителем на резисторах 10 и 11, поэтому транзистор 14 насыщаетс  и на его коллекторе - шине 16 формирует высокий потенциал.The integrator capacitor again quickly discharges through diode 4, and the pulse delay device returns to its original state. Further work is similar to that considered. The delay time can be adjusted both by changing the time constant of the integrating circuit f and by adjusting the voltage from the output of the EXCLUSIVE OR element 5. The operation of the EXCLUSIVE OR element shown in FIG. 2 is as follows. In the absence of voltages on buses 1.7 and 18 or high identical potentials, transistor 14 is locked and the output voltage on bus 16 is zero. In those cases when there is a high potential on one of the two buses 17 and 18, the base potential of the transistor 14 is less than the potential on its emitter due to voltage sharing by a divider on resistors 10 and 11, therefore, the transistor 14 is saturated on its collector - bus 16 forms high potential.

Данна  конструкци  элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 5 не требует дл  своей работы источника напр жени , что упрощает его, так как повышает его надежность, Это устройство, кроме этого, еще и более экономичное , так как в нем отсутствует потребле- ние при отсутствии или наличии одновременно на двух входах напр жени .This design of the element EXCLUSIVE OR 5 does not require a voltage source for its operation, which simplifies it, since it increases its reliability. This device, in addition, is also more economical, since it does not consume when there is no or at the same time two voltage inputs.

Повышение быстродействи  осуществл етс  за счет организации быстрого разр да конденсаторов при их как угодно медленном зар де (большой посто нной времени зар да). Это дает возможность обеспечивать задержку импульсной последовательности с малой паузой между ними,The increase in speed is achieved by organizing a fast discharge of capacitors with their arbitrarily slow charge (a large constant charge time). This makes it possible to provide a delay in the pulse sequence with a small pause between them,

что недоступно дл  известных устройств задержки . Кроме того, предложенное устройство задержки импульсов может задерживать на заданное врем  Т импульсы любой длительности при малой емкостиwhich is not available for known delay devices. In addition, the proposed device delay pulses can delay for a given time T pulses of any duration with a small capacity

конденсаторов в интегрирующей цепи 1 задержки , например задержки на 1 с при дли- тельности выходного импульса более нескольки часов. Это дополнительное преимущество рассматриваемого устройстваcapacitors in the integrating circuit 1 of the delay, for example, a delay of 1 s with a duration of the output pulse of more than several hours. This is an additional advantage of the device in question.

задержанных импульсов.delayed pulses.

Claims (2)

Формула изобретени  1. Устройство задержки импульсов, содержащее элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, первый вход которого соединен с входной шиной и с информационным входом триггера , выход которого соединен с выходной шиной и с вторым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, отличающеес  тем, что, с целью повышени  быстродействи . в него введены интегрирующа  цепь, резистор , генератор тока, диод и операционный усилитель, выход которого соединен с тактовым входом триггера и через диод с инвертирующим входом операционного усилител  и с выходом интегрирующей цепи, вход которой соединен с выходом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и через резистор с выходом генератора тока и с неинвертирующим входом операционного усилител .SUMMARY OF THE INVENTION 1. A pulse delay device comprising an EXCLUSIVE OR element, the first input of which is connected to an input bus and to a trigger information input, the output of which is connected to an output bus and to a second input of an EXCLUSIVE OR element, characterized in that, in order to increase speed. an integrating circuit, a resistor, a current generator, a diode, and an operational amplifier are introduced into it, the output of which is connected to the clock input of the trigger and through a diode with an inverting input of the operational amplifier and to the output of an integrating circuit, the input of which is connected to the output of the EXCLUSIVE OR element and through the resistor to the output a current generator and with a non-inverting input of an operational amplifier. 2. Устройство по п,1,отличающеес  тем, что элемент ИСКЛЮЧАЮЩЕЕ ИЛИ содержит первый и второй диоды, первый и второй резисторы и транзистор, коллектор которого соединен с выходом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, первый и второй входы которого через первый и второй диоды соответственно соединены с эмиттером транзистора и через первый и второй резисторы соответственно с базой транзистора,2. The device according to claim 1, characterized in that the EXCLUSIVE OR element comprises first and second diodes, first and second resistors and a transistor, the collector of which is connected to the output of the EXCLUSIVE OR element, the first and second inputs of which are connected through the first and second diodes to the emitter of the transistor and through the first and second resistors, respectively, with the base of the transistor,