RU1786485C - Pseudorandom number generator - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано в аппаратах контрол  и диагностики Цифровых блоков в системах программного управлени  фрезерным станком при фрезеровании пазов в ключах дверных замков повышенной секретности. Цель изобретени  - исключение многократного повторени  генерируемых кодов и реализаци  возможности регулировани  из верхней границы. Генератор содержит блок 1 формировани  равномерно распределенных псевдослучайных чисел, коммутатор 2, первую 3 и вторую 4 схемы сравнени , счетчик 5, первый 6 и второй 7 элементы И, элемент ИЛИ 8, блок управлени  9 генератор тактовых импульсов 10. Цель изобретени  - достигаетс  еведением блока 3-10 с соответствующими св з ми. 1 ил.The invention relates to computer technology and can be used in control and diagnostic apparatuses of Digital units in software systems for controlling a milling machine when milling grooves in keys of high security door locks. The purpose of the invention is to avoid repeated repetition of generated codes and to realize the possibility of adjustment from the upper limit. The generator contains a unit 1 for generating uniformly distributed pseudorandom numbers, a switch 2, a first 3 and a second 4 comparison circuits, a counter 5, a first 6 and a second 7 elements AND, an OR element 8, a control unit 9, a clock generator 10. The purpose of the invention is achieved by the unit 3-10 with corresponding links. 1 ill.

Description

ЁYo

XI 00 ОXI 00 O

N 00N 00

елate

Изобретение относитс  к вычислительной технике и может быть использовано в аппаратуре контрол  и диагностики цифровых блоков, в системах программного управлени  фрезерным станком при фрезеровании пазов в ключе дверных зам- . ков повышенной секретности.The invention relates to computer technology and can be used in equipment for monitoring and diagnostics of digital blocks, in software control systems for a milling machine when milling grooves in a door lock key. forged secrecy.

Цель изобретени  - исключение многократного повторени  генерируемых кодов и реализаци  возможности регулировани  их верхней границы.The purpose of the invention is to avoid repeated repetition of generated codes and to realize the possibility of adjusting their upper bound.

На чертеже приведена функциональна  схема генератора. The drawing shows a functional diagram of the generator.

Генератор псевдослучайных чисел содержит блок 1 формировани  равномерно распределенных псевдослучайных чисел, коммутатора 2, первую и вторую 3 и 4 схемы сравнени , счетчик 5, первый 6 и второй 7 элементы И, элемент ИЛИ 8, блок управлени  9, генератор. 10 тактовых импульсов, вход запуска 11, выход ГОТОВНОСТЬ 12.The pseudo-random number generator comprises a unit 1 for generating uniformly distributed pseudo-random numbers, a switch 2, first and second 3 and 4 comparison circuits, a counter 5, a first 6 and a second 7 elements AND, an OR element 8, a control unit 9, a generator. 10 clock pulses, trigger input 11, output READY 12.

Назначение генератора - одновременное получение п кодов (п двоичных чисел), содержащих m двойных разр дов, причем общее число совпадающих кодов не должно превышать выбранного предельного значени  IM, а каждое число не должно быть больше заданной граничной величины А 2т .The purpose of the generator is to simultaneously obtain n codes (n binary numbers) containing m double digits, moreover, the total number of matching codes should not exceed the selected limit value IM, and each number should not exceed a given boundary value A 2t.

Генератор работает следующим образом .; -.- ..The generator operates as follows.; -.- ..

Сигнал со входа запуска 11 генератора, поступает через элемент ИЛИ 8 на тактовый вход блока 1 формировани  равномерно распределенных псевдослучайных чисел.The signal from the start input of the generator 11 is supplied through the OR element 8 to the clock input of the unit 1 for generating uniformly distributed pseudorandom numbers.

Указанный блок формирует очередное т- п - разр дное двоичное число, рассматриваемое в дальнейшем как п кодов (чисел) по m разр дов в каждом.The indicated block forms the next m-n - a binary bit number, considered hereinafter as n codes (numbers) of m bits in each.

Запускающий сигнал попадаеттакже на вход сброс блока управлени  9, перевод т его в начальное состо ние.The trigger signal also goes to the input reset of the control unit 9, puts it in its initial state.

При этом на четвертом выходе блокаAt the same time, at the fourth output of the block

управлени  по вл етс  нулевой сигнал,control appears zero signal,

разрешающий работу генератора тактовых enabling the clock generator

импульсов, а на третьем выходе блока уп: равнени  - сигнал, осуществл ющий сброс.pulses, and at the third output of the unitary unit: equals, a signal that performs a reset.

счетчика 5 в исходное нулевое состо ние.counter 5 to the initial zero state.

Одновременно сигнал с первого выхода блока управлени  обеспечивает подачу первого пл-разр дного числа ai с блока. 1 на второй выход коммутатора 2. At the same time, the signal from the first output of the control unit supplies the first pl-bit number ai from the unit. 1 to the second output of switch 2.

Это число сравниваетс  во второй схеме сравнени  4 с заданной граничной величиной Агр.This number is compared in the second comparison scheme 4 with a predetermined boundary value Agr.

Если а 1 АСр, то сигнал на выходе схемы сравнени  4 не по вл етс , вследствие чего блок управлени  синхронно с тактовыми импульсами, поступающими со второго выхода генератора тактовых импульсов, вырабатываетна своем первом выходе последовательность k-разр дных управл ющих сигналов (к удовлетвор ет условию 2| п(п+1) ч .. - - 2 If a is 1 ACp, then the signal at the output of the comparison circuit 4 does not appear, as a result of which the control unit synchronously with the clock pulses coming from the second output of the clock generator generates a sequence of k-bit control signals (k satisfies condition 2 | n (n + 1) h. - - 2

Эти сигналы осуществл ют управление коммутатором 2, обеспечива  следующий пор док коммутации: .. ;These signals control switch 2, providing the following switching order: ..;

- в течение первых (п-1) тактов на пёр- вый вход коммутатора 2 поступает перв ое число ai, на второй выход - поочередно 82,33..-.,an,;- during the first (n-1) clock cycles, the first number ai arrives at the first input of switch 2, and 82.33 ..-., an ,;

- в течение последующих (п-2) тактов на первый вход коммутатора 2 ком поступает- during the next (n-2) clock cycles, the first 2 comm

второе число аа, на второй выход поочередно аз,Э4,...,ап и т.д. вплоть до случа , когда на первом входе будет число ап-1, а на втором ап. Одновременно на первом такте по вл етс  единичный сигнал, на втором the second number aa, the second exit alternately az, E4, ..., an, etc. up to the case when at the first input there will be the number ap-1, and at the second up. At the same time, a single signal appears at the first beat, at the second

блока управлени , разр жающий подсчет числа совпадающих кодов счетчиком 5. ;a control unit discharging the count of the number of matching codes by counter 5.;

Поскольку второй выход коммутатора 2 соединен с первым входом второй схеМы сравнени  4, то в теченир указанных (г|-1)Since the second output of switch 2 is connected to the first input of the second comparison circuit 4, then during the process indicated (g | -1)

тактов происходит последовательное coho-. ставление чисел а2,аз,...,ап с АГр. Перва  схема сравнени  осуществ л  ет попарйое сопоставление чисел ai, ,n , выдава  на своем выходе равно сигнал каждый раз,Beats occur sequential coho-. setting the numbers a2, az, ..., an with agr. The first comparison circuit performs pairwise comparison of the numbers ai,, n, producing an equal signal every time,

когда коды совпадают, т.е. если (i j;when the codes match, i.e. if (i j;

, n-1, ,n, . ;. У Дл  проведени  такого сопоставлени  , n-1,, n,. ;. To make such a comparison

требуетс required

п(п-1)p (p-1)

тактов.beats.

... Количество таких совпадений фиксируетс  счетчиком 5 синхронно с поступлением тактовых импульсов с первого выхода генератора 10 тактовых импульсов.... The number of such matches is recorded by the counter 5 synchronously with the arrival of clock pulses from the first output of the clock generator 10.

Коэффициент N пересчета счетчика 5Coefficient N of counting counter 5

устанавливаетс  предварительно, исходи из предельно допустимого числа совпадающихpre-set, based on the maximum number of matching

кодов.codes.

Если число совпадени  оказываетс  больше п, на выходе переполнени  счетчикаIf the match number is greater than n, the counter overflow output

5 возникает сигнал, по вл ющийс  затем на5, a signal appears, which then appears

выходе элемента ИЛИ 8, схематичный $игнал возникает на элементе ИЛИ 8 и hpnoutput element OR 8, a schematic $ ignal occurs on the element OR 8 and hpn

первом же нарушении услови  ai АГр ( ,п).the first violation of the condition ai agr (, n).

При а; Агр по вл етс  единичный inrнал на выходе больше второй схемы сравнени , а затем синхронно с тактовым импульсом и на выходе второго 7 элемента И.When a; AGR appears as a single input at the output larger than the second comparison circuit, and then synchronously with the clock pulse and at the output of the second 7th element I.

По вление сигнала на выходе элемента ИЛИ 8 означает, что сгенерированный на- ,   вл ётс  неудовлетворительном, сигнал с выхода элемента ИЛИ 8 осущеЬтв- л ют перезапуск блока и сброс блока управлени  в исходное состо ние, после ЦегоThe appearance of a signal at the output of the OR 8 element means that the generated one is unsatisfactory, the signal from the output of the OR 8 element restarts the unit and resets the control unit to its original state, after this

осуществл етс  генераци  очередного набора кодов и их последующа  проверка.the next set of codes is generated and subsequently verified.

Если же сигнал на выходе элемента ИЛИ 8 не по вл етс , что после завершени If the signal at the output of the OR element 8 does not appear, that after completion

такта проверки заканчиваютс  и по вл етс  единичный сигнал на четвертом выходе блока управлени . the test cycle ends and a single signal appears at the fourth output of the control unit.

Этот сигнал разрешает работу генератора тактовых импульсов и служит сигналом готовность, свидетельствующим о том, что. на выходах блока 1 имеют место п-двоичных кодов псевдослучайных (чисел) по m разр дов 8 в каждом, причем число совпадающих кодов не превышает N, а каждое число не больше Агр.This signal enables the operation of the clock generator and serves as a signal of readiness, indicating that. at the outputs of block 1, there are n-binary pseudo-random codes (numbers) of m bits 8 in each, and the number of matching codes does not exceed N, and each number does not exceed Agr.

Claims (1)

Формула изобретени  Генератор псевдослучайных чисел, содержащий блок формировани  равномерно распределенных псевдослучайных чисел и коммутатор, информационные входы которого соединены с разр дными выходами блока формировани  равномерно распределенных псевдослучайных чисел, о т л и ч а- ю щ и и с   тем, что, с целью исключени  многократного повторени  генерируемых кодов и реализации возможности регулировани  их верхней границы, в него введены перва  и втора  схемы сравнени , счетчик, два элемента И, элемент ИЛИ, блок управлени  и генератор тактовых импульсов, первый выход которого соединен с первыми входами первого и второго элементов И, а второй выход - с входом синхронизации блока управлени , первый выход которого соединен с управл ющим входом коммутатора , первый выход которого соединен с первым входом первой схемы сравнени , а второй выход - с вторым входом первой схемы сравнени  и первым входом второй схемы сравнени , второй вход которой  вл етс  входом задани  верхнего граничного значени , а выход Больше соединен с вторым входом второго элемента И, выход которого соединен с первым входом элемента ИЛИ, второй вход которого  вл етс  входом запуска генератора, а выход соединен с тактовым входом блока формировани  равномерно распределенных псевдослучайных чисел и с входом Сброс блока управлени , второй выход которого соединен с вторым входом первого элемента И, третий вход которого соединен с выходом Равно первой схемы сравнени , а выход - со счетным входом счетчика, вход сброса которого соединен с третьим выходом блока управлени , а выход переполнени  - с третьим входом элемента ИЛИ, четвертый выход блока управлени   вл етс  выходом Готовность генератора и соединен с входом Запрет генератора тактовых импульсов.SUMMARY OF THE INVENTION A pseudo random number generator comprising a unit for generating uniformly distributed pseudorandom numbers and a switch, the information inputs of which are connected to the bit outputs of the unit for generating uniformly distributed pseudorandom numbers, and so on, so that, with the aim of eliminating repeatedly repeating the generated codes and realizing the possibility of adjusting their upper boundary, the first and second comparison schemes, a counter, two AND elements, an OR element, a control unit and a generator are introduced into it a clock pulse ator, the first output of which is connected to the first inputs of the first and second elements AND, and the second output is connected to the synchronization input of the control unit, the first output of which is connected to the control input of the switch, the first output of which is connected to the first input of the first comparison circuit, and the second output - with the second input of the first comparison circuit and the first input of the second comparison circuit, the second input of which is the input of the upper limit value, and the output is More connected to the second input of the second element And, the output of which о is connected to the first input of the OR element, the second input of which is the generator start input, and the output is connected to the clock input of the unit for uniformly distributed pseudorandom numbers and to the Reset input of the control unit, the second output of which is connected to the second input of the first AND element, the third input of which connected to the output equal to the first comparison circuit, and the output to the counting input of the counter, the reset input of which is connected to the third output of the control unit, and the overflow output to the third input of the OR element, the fourth stroke control unit is output and the Ready generator connected to the input prohibition clock generator.