RU1783610C - Устройство аналого-цифрового преобразовани с автоматическим выбором предела измерени - Google Patents

Abstract

Изобретение относитс  к цифровой информационно-измерительной технике и может быть использовано дл  преобразовани  быстроизмен ющихс  сигналов в цифровой код, а также дл  сопр жени  цифровых вычислительных машин с аналоговыми канала/7 ми, имеющими большой динамический диапазон . Цель изобретени  - повышение скорости преобразовани  при одновременном расширении динамического диапазона. Устройство содержит блок 1 масштаба, аналоговое запоминающее устройство 2, аналого-цифровой преобразователь 3, арифметико-логический блок 4, блок 5 выбора масштаба, блок 16 синхронизации. Введение в устройство 12 анализа скорости и установление-новых св зей в блоке 5 выбора масштаба позвол ет обеспечить за счет анализа мгновенных значений и скорости изменени  напр жени  сигнала управление коэффициентом передачи блока 1 масштаба с целью обеспечени  минимальней приведенной погрешности и исключени  перегрузки АЦП при данной скорости изменени  входного сигнала. 2 з.п. ф-лы, 2 ил. (Л С

Description

SJ

00 GJ О

Изобретение относитс  к цифровой информационно-измерительной технике и может быть использовано дл  преобразовани  быстроизмен юицихс  сигналов в цифровой код, а также дл  сопр жени  цифровых вы- числительных машин с аналоговыми каналами , имеющими большой динамический диапазон сигнала.

Известно устройство дл  аналого-цифрового преобразовани , основанное на ав- тематическом управлении напр жени  смещени , подаваемого на вход аналого- цифрового преобразовател  совместно с входным сигналом, что позвол ет расширить динамический диапазон входных сигналов и увеличить точность преобразовани . Это устройство содержит блок изменени  координаты положени , выполненный на суммирующем усилителе и ключах , аналого-цифровой преобразователь, посто нное запоминающее устройство, блок управлени , выполненный на двух посто нных запоминающих устройствах и регистре пам ти.

Данное устройство обеспечивает высо- кую скорость преобразовани , однако, не позвол ет обеспечить высокую точность при малых значени х напр жени  сигнала и тем самым существенно расширить динамический диапазон, так как расширение ра- бочего диапазона происходит только в области больших напр жений, превышающих верхний предел работы аналого-цифрового преобразовател .

Наиболее близким по технической сущ- ности к изобретению  вл етс  устройство дл  аналого-цифрового преобразовани  с автоматическим выбором предела измерений , принцип работы которого основан на автоматическом управлении коэффициен- том передачи блока масштаба путем пред- варительной оценки уровн  входного сигнала и вычислени , исход  из этого, такого значени  коэффициента передачи блока масштаба, которое обеспечит наименьшее значение приведенной погрешности . Устройство содержит блок аналогового запоминани , блок масштаба, аналого-цифровой преобразователь, блок выбора масштаба, включающий посто нное запоминающее устройство, цифровой делитель , а также регистр, блок синхронизации, арифметико-логический блок, регистр масштаба , элемент ИЛИ, таймер.

Это устройство характеризуетс  высо- кой точностью преобразовани , однако оно обладает малым быстродействием и не позвол ет существенно расширить динамический диапазон устройства. Эти недостатки обусловлены тем, что каждое преобразование производитс  за два цикла; в первом цикле - предварительное преобразование и вычисление коэффициента передачи блока масштаба, а во втором - собственно точное преобразование, что увеличивает соответственно полное врем  преобразовани  в 2 раза. Включение на входе устройства аналогового запоминающего устройства не позвол ет обеспечить линейность характеристики преобразовани  при малых уровн х сигнала и тем самым ограничивает динамический диапазон входных сигналов.

Целью изобретени   вл етс  повышение скорости преобразовани  при одновременном расширении динамического диапазона.

Поставленна  цель достигаетс  тем, что в устройство аналого-цифрового преобразовани  с автоматическим выбором предела измерени , содержащее блок масштаба, аналоговое запоминающее устройство, аналого-цифровой преобразователь, арифметико-логический блок, блок в ыбора масштаба и блок синхронизации, при этом первый выход аналого-цифрового преобразовател  подключен к первому входу арифметико-логического блока и к первому входу блока выбора масштаба, второй вход аналогового запоминающего устройства и второй вход аналого-цифрового преобразовател  соединены с шиной Запуск, а выход арифметико-логического блока  вл етс  выходной шиной устройства, введен блок анализа скорости, при этом первый вход блока анализа скорости подключен к первому выходу блока синхронизации, второй выход которого подключен к третьему входу блока выбора масштаба, вход блока синхронизации подключен к второму выходу аналого-цифрового преобразовател , второй вход блока анализа скорости соединен с вторым выходом блока выбора масштаба, выход блока анализа скорости подключен к второму входу блока выбора масштаб, третий вход блока формировани , первый вход блока масштаба и второй вход арифметико-логического блока подключены к первому выходу блока выбора масштаба, первый вход аналого-цифрового преобразовател  соединен с выходом аналогового запоминающего устройства, первый вход которого подключен к выходу блока масштаба, второй вход блока масштаба  вл етс  входной шиной устройства, при этом блок выбора масштаба выполнен на преобразователе кода, первым ПЗУ, регистре, сумматоре, втором ПЗУ и элементе И-НЕ, первый вход сумматора подключен к выходу первого ПЗУ, а второй вход сумматора и первый вход второго ПЗУ подключены к выходу регистра, выход сумматора подключен к первому входу регистра , второй вход регистра подключен к выходу элемента И-НЕ, выход регистра  вл етс  первым выходом блока, первый вход первого ПЗУ подключен к выходу преобразовате- л  кодов, второй вход первого ПЗУ  вл етс  вторым входом блока, вход преобразовател  кодов  вл етс  первым входом блока, выход первого ПЗУ подключен к второму входу второго ПЗУ и  вл етс  вторым выхо- дом блока, первый вход элемента И-НЕ подключен к выходу второго ПЗУ, второй вход эл-змента И-НЕ  вл етс  третьим входом блока, блок анализа скорости выполнен на ПЗУ, с маторе и регистре, причем пер- вый вход регистра подключен к выходу сум- , матора, а выход регистра подключен к второму входу сумматора, второму входу ПЗУ и  вл етс  выходом блока, первый вход сумматора подключен к выходу ПЗУ, пер- вый вход которого  вл етс  вторым входом блока, второй вход регистра  вл етс  первым входом блока.

Предлагаемое устройство, по сравнению с прототипом, обеспечивает возмож- ность повышени  скорости преобразовани  и расширени  динамического диапазона измер емых сигналов за счет введени  блока анализа скорости, нового алгоритма управлени  блоком масштаба, основанного на анализе мгновенных значений входного сигнала и скорости изменени  входного сигнала , что позвол ет организовать адаптивное управление блоком масштаба, при котором величина приведенной погрешно- сти зависит от скорости изменени  входного напр жени .

На фиг.1 представлена структурна  схема предлагаемого устройства; на фиг.2 - временна  диаграмма его работы.

Устройство аналого-цифрового преобразовани  с автоматическим выбором предела измерени  (фиг.1) включает блок 1 масштаба, аналоговое запоминающее устройство 2, аналого-цифровой преобразова- тель 3, арифметико-логический бло к 4, блок 5 выбора масштаба, включающий преобразователь кодов 6, первое ПЗУ 7, сумматор 8, регистр 9, второе ПЗУ 10, элемент И-НЕ 11, а также блок 12 анализа скорости, включа- ющий ПЗУ 13, сумматор 14, регистр 15, а также блок синхронизации 16, входную клемму запуска 17, выходную клемму 18 и входную клемму 19. Первый выход аналого- цифрового преобразовател  3 подключен к первому входу арифметико-логического блока 4 и первому входу блока 5 выбора масштаба, а второй вход аналогового запоминающего устройства 2 и второй вход ана- лого-цифрового преобразовател  3

подключены к шине 17 запуска. Выход арифметико-логического блока 4  вл етс  входной шиной 19 устройства. Первый выход блока 12 анализа скорости подключен к первому выходу блока 16 синхронизации, второй выход которого подключен к третьему входу блока 5 выбора масштаба, а вход блока 16 синхронизации подключен к второму выходу аналого-цифрового преобразовател  3. Второй вход блока 12 анализа скорости соединен с вторым выходом блока 5 выбора масштаба.

Выход блока 12 анализа скорости подключен к второму входу блока 5 выборамас- штаба, г первый вход блока 1 масштаба и второй вход арифметико-логического блока 4 подключены к первому выходу блока 5 выбора масштаба. Первый вход аналого- цифрового преобразовател  3 соединен с выходом аналогового запоминающего устройства 2, первый вход которого подключен к выходу блока 1 масштаба, а второй вход блока 1 масштаба  вл етс  входной клеммой 19 устройства.

Первый вход сумматора 8 и первый вход

второго ПЗУ 10 подключены к выходу регистра 9. Второй вход регистра 9 подключен к выходу элемента И-НЕ 11, выход регистра 9  вл етс  первым выходом блока 5 выбора масштаба, Первый вход первого ПЗУ 7  вл етс  вторым входом блока 5 выбора масштаба , вход преобразовател  кодов 6  вл етс  первым входом блока 5 выбора масштаба. Выход первого ПЗУ 7 подключен к второму входу второго ПЗУ 10 и  вл етс  вторым выходам блока 5 выбора масштаба. Первый вход элемента И-НЕ 11 подключен к выходу второго ПЗУ 10, а второй вход элемента И-НЕ 11  вл етс  третьим входом блока 5 выбора масштаба.

Вход регистра 15 подключен к выходу сумматора 14. а выход регистра 15 подключен к второму входу сумматора 14, второму входу ПЗУ 13 и  вл етс  выходом блока 12 анализа скорости. Первый вход сумматора 14 подключен к выходу ПЗУ 13, первый вход которого  вл етс  вторым входом блока 12 анализа скорости, второй вход регистра 15  вл етс  первым входом блока 12 анализа скорости.

Практическа  реализаци  всех охарактеризованных функциональных блоков устройства аналого-цифрового преобразовани  с автоматическим выбором предела измерени  на более низком структурном уровне, чем это показано на фиг.1 и изложено выше, известна.

Блок 1 масштаба представл ет собой программируемый усилитель, Блок 2 аналогового запоминающего устройства может

быть реализован на интегральной микросхеме К1100СК2. Блок 16 синхронизации может быть реализован на ждущем мультивибраторе К155АГЗ. ПЗУ 7, 10 и 13 могут быть выполнены на любом интегральном ПЗУ с организацией 256 х 4 (например, К556РТ4), преобразователь б кодов может быть выполнен на интегральном ПЗУ с организацией не менее 4096 х 4 или реализован на комбинационной схеме дешифрации. В качестве сумматоров 8, 14 может быть использован арифметический 4-разр дный сумматор К155ИМ1, в качестве регистров 9 и 15 - регистры К155ИР15.

Сущность изобретени  заключаетс  в следующем. С точки зрени  обеспечени  наименьшей приведенной погрешности аналого-цифрового преобразовани  управление коэффициентом передачи блока масштаба должно осуществл тьс  таким образом, чтобы при любых значени х входного сигнала на входе устройства значение напр жени  на входе аналого-цифрового преобразовател  (АЦП) 3 находилось как можно ближе к верхнему пределу рабочего диапазона АЦП. Разбивают весь диапазон входных напр жений АЦП на п интервалов, где п - количество разр дов АЦП, и считают, что некотора  1-  выборка с весом старшего разр да к находитс  в k-м интервале квантовани . Чем выше находитс  интервал квантовани  выборки, тем меньшее значение имеет приведенна  погрешность, и с точки зрени  пор дкового номера интервала квантовани  можно оценивать приведенную погрешность квантовани .

Управление коэффициентом передачи блока масштаба осуществл етс  таким образом , чтобы кажда  текуща  выборка находилась в самом верхнем интервале. С этой целью после каждого такта аналого-цифрового преобразовател  осуществл етс  анализ значени  полученной выборки и определ етс  соответствующий ей интервал квантовани . Затем вычисл етс  новое значение коэффициента передачи блока 1 масштаба таким образом, чтобы следующа  выборка, вз та  через посто нное значение времени дискретизации, оказалась в n-м интервале квантовани . Очевидно, что при бы- строизмен ющемс  напр жении на входе устройства за врем  между двум  соседними выборками она может выйти за верхний предел п-го интервала квантовани  и, соответственно , за рабочий диапазон АЦП, и в этом случае значение такой выборки будет искажено. С целью предотвращени  перегрузки блока АЦП осуществл етс  анализ скорости изменени  входного напр жени . Чем выше скорость изменени  напр жени ;

тем более низким должен быть выбран рабочий интервал квантовани , т.е. такой интервал , в котором должны находитьс  все текущие выборки сигнала. По мере изменени  скорости изменени  сигнала измен етс , соответственно, и рабочий интервал квантовани . Таким образом, осуществл етс  адаптивное управление коэффициентом передачи блока масштаба с целью обеспечени  минимальной приведенной погрешности преобразовани  и исключени  перегрузки АЦП при данной скорости изменени  входного сигнала,

Включение блока 1 масштаба непосредственно на вход устройства позвол ет увеличить динамический диапазон, так как в этом случае динамический диапазон определ етс  диапазоном значений коэффициента передачи блока 1 масштаба, точностью установки коэффициента передачи и шумовыми свойствами блока масштаба и может быть достаточно большим,

Устройство работает следующим образом . По приходу очередного импульса запу- сга по шине 17 производитс  фиксаци  выходного напр жени  блока 1 масштаба в аналоговом запоминающем устройстве 2 и преобразование его в цифровой код аналого-цифровым преобразователем 3. Блок 1 масштаба управл етс  4-разр дным кодом и обеспечивает изменение коэффициента передачи от 1 до 215, при этом коэффициент. передачи может принимать значени  из следующего р да: 1, 2, 4, 8, 16, 32... 32768. Результат аналого-цифрового преобразовани  поступает на вход преобразовател  кодов б, где осуществл етс  кодирование текущего интервала квантовани  двоичным 4-разр дным кодом (табл. 1). С выхода преобразовател  б кодов код интервала поступает на первый вход ПЗУ 7, на второй вход которого с блока 12 анализа скорости подаетс  4-разр дный код рабочего интервала, в котором должна находитьс  текуща  выборка . ПЗУ 7 осуществл ет формирование 4- разр дного кода коррекции коэффициента передачи блока 1 масштаба. Прошивка ПЗУ 7 приведена в табл, 2. Код коррекции с выхода ПЗУ 7 поступает на второй вход сумматора 8, на первый вход которого подаетс  код коэффициента передачи блока 1 масштаба , который хранитс  в регистре 9. В этом случае, если текуща  выборка попала в интервал квантовани , который на данный

5 момент определен как рабочий, то формируемый код коррекции равен 0000; таким образом , после суммировани  в сумматоре 8 с коэффициентом передачи блока 1 масштаба в регистр 9 будет переписано то же значение . Если интервал квантовани  текущей

0

5

0

5

0

5

0

5

0

выборки оказалс  ниже рабочего интервала , например, на один интервал, это значит, что коэффициент передачи блока 1 масштаба должен быть увеличен в два раза и формируемый код коррекции ПЗУ 7 будет равен 0001. Если интервал квантовани  текущей выборки на один интервал выше рабочего интервала, то в ПЗУ 7 формируетс  код 1111, который представл ет собой дополнительный код числа - 1 и, будучи просумми- рован в сумматоре 8 со значением кода коэффициента передачи, уменьшит его на 1, что соответствует уменьшению коэффициента передачи в 2 раза. Код коэффициента передачи с регистра 9 поступает на второй вход блока 1 масштаба и определ ет тем самым требуемый коэффициент передачи, который должен быть установлен к приходу следующего импульса запуска АЦП 3 и аналогового запоминающего устройства 2. За- пись в резистор 9 осуществл етс  сигналом с блока 16 синхронизации,

Блок 16 синхронизации запускаетс  сигналом окончани  преобразовани  АЦП этом сигнал на втором выходе блока 16 синхронизации по вл етс  с задержкой относительно сигнала на первом выходе на величину, равную времени установлени  в логических элементах блока 5 выбора масштаба . Сигнал на первом выходе блока 16 по вл етс  соответственно с такой же задержкой относительно входного сигнала.

Код коррекции с выхода ПЗУ 7 поступает на первый вход ПЗУ 10, на второй вход которого подаетс  код коэффициента пере- дачи с выхода регистра 9. Прошивка ПЗУ 10 приведена в табл. 3. ПЗУ 10 формирует сигнал запрета записи, который подаетс  на первый вход элемента И-НЕ 11, в результате чего сигнал окончани  преобразовани  с второго выхода АЦП не проходит на вход записи регистра 9. Формирование сигнала запрета записи осуществл етс  следующим образом. При значени х кода коэффициента передачи, близких к крайним значени м 0000 и 1111 при некоторых значени х кода коррекции, отличных от 0000, возможно получение инверсных значений кода коэффициента передачи, что приведет к неработоспособности устройства, Дл  исключени  этого в ПЗУ 10 производитс  анализ текущего значени  кода коэффициента передачи и кода коррекции, и при коде коррекции, большем некоторого значени  дл  данного кода коэффициента передачи, на выходе формируетс  сигнал низкого уровн . Так, например, если код коэффициента передачи ра вен 1101, то при значении кода коррекции 0011, 0100, 0101 и более прохождение сигнала записи будет заблокировано, так как

на выходе сумматора 8 произойдет переполнение . Аналогично происходит формирование сигнала блокировани  записи при переходе через нижний предел диапазона изменени  кода коэффициента передачи.

Код коэффициента передачи с первого выхода блока 5 выбора масштаба поступает на второй вход арифметико-логического блока 4, в котором осуществл етс  преобразование данных с учетом коэффициента передачи блока масштаба. При этом код блока 3 АЦП представл ет собой мантиссу числа, а код коэффициента передачи - пор док по основанию 2.

Код коррекции текущего интервала с второго выхода блока 5 выбора масштаба подаетс  на второй вход блока 12 анализа скорости, в котором осуществл етс  формирование кода рабочего интервала. Код коррекции коэффициента передачи с выхода ПЗУ 7 поступает на первый вход ПЗУ 13, на второй вход которого подаетс  код рабочего интервала с выхода регистра 15. ПЗУ 13 формирует код коррекции рабочего интервала , который подаетс  на первый вход сумматора 14, в котором, в свою очередь, происходит его суммирование с кодом рабочего интервала. Прошивка ПЗУ 13 приведена в табл. 4.

Как видно из данных табл. 4, устанавливаемое значение кода рабочего интервала определ етс  кодом коррекции текущего интервала (т.е. скоростью изменени  напр жени  на входе устройства) и значением кода рабочего интервала на предыдущем такте преобразовани , При больших значени х кода коррекции текущего интервала, т.е. при большой скорости изменени  на- пр  жени  рабочий интервал устанавливаетс  в середине диапазона рабочих интервалов квантовани  АЦП. При малых скорост х изменени  код рабочего интервала становитс  равным 10, что обеспечит один защитный интервал квантовани . При по влении в этом случае на входе устройства положительного скачка напр жени  ео скоростью нарастани  не более 6 дБ за период аналого-цифрового преобразовани  перегрузка блока 3 АЦП будет исключена.

Так как сначала производитс  запись кода рабочего интервала в регистр 15, а затем запись кода текущего интервала в регистр 9, то формирование кода текущего интервала осуществл етс  в следующей последовательности. На l-м такте аналого- цифрового преобразовани  производитс  формирование в ПЗУ 7 кода коррекции текущего интервала на основании кода рабочего интервала,,сформированного на (Ы) такте. Затем по сформированному код

рекции текущего интервала формируетс  и записываетс  в регистр 15 новый код рабочего интервала. После этого формируетс  и записываетс  в регистр 9 значение кода текущего интервала квантовани ,которое уже будет соответствовать новому значению кода рабочего интервала.

Максимальное значение скорости изменени  напр жени  на входе устройства составл ет 36 дБ за один такт аналого-цифрового преобразовани . Врем  аналого- цифрового преобразовани  сокращено в 2 раза по сравнению с прототипом. Кроме того, в отличие от прототипа точность преобразовани  при малых значени х сигнала определ етс  только точностными характеристиками блока масштаба и ограничиваетс  его уровнем шумов. В прототипе минимальное значение преобразуемого сигнала определ етс  линейностью аналогового запоминающего устройства и при современной компонентной базе не менее чем на 1-2 пор дка выше, чем в предлагаемом устройстве.

Claims (3)

1. Формула изобретени  1. Устройство аналого-цифрового преобразовани  с автоматическим выбором предела измерени , содержащее блок масштаба , блок аналогового запоминающего устройства, арифметико-логический блок, блок выбора масштаба, блек синхронизации и аналого-цифровой преобразователь, информационный выход которого соединен с первым входом арифметико-логического блока и с первым входом блока выбора масштаба , входы запуска аналогового запоминающего устройства и аналого-цифрового преобразовател   вл ютс  шиной Запуск, зыход арифметико-логического блока  вл етс  выходной шиной, отличающеес  тем, что, с целью увеличени  скорости преобразовани  при одновременном расширении динамического диапазона, в него введен блок анализа скорости, первый вход которого подключен к первому выходу блока синхронизации, второй выход которого соединен с вторым входом блока выбора масштаба, а вход - подключен к выходу Конец преобразовани  аналого-цифрового преобразовател , второй вход блока анализа скорости соединен с первым выходом блока выбора масштаба, выход блока анализа скорости подключен к третьему входу блока выбора масштаба, первый вход блока

   масштаба и второй вход арифметико-логического блока подключены к второму выходу блока выбора масштаба, информационный вход аналого-цифрового преобразовател  соединен с выходом аналогового запоминающего устройства, информационный вход которого подключен к выходу блока масштаба , второй вход которого  вл етс  входной шиной.
2. 2. Устройство поп.1,отличающеес   тем, что блок выбора масштаба выполнен на преобразователе кода, первом и втором посто нных запоминающих устройствах , регистре, элементе И-НЕ и сумматоре , первый вход которого подключен к

   выходу первого посто нного запоминающего устройства, объединен с первым входом второго посто нного запоминающего устройства и  вл етс  первым выходом блока, а второй вход сумматора и второй вход второго посто нного запоминающего устройства подключены к выходу регистра, который  вл етс  вторым выходом блока, выход сумматора подключен к первому входу регистра , второй вход которого подключен к

   выходу элемента , первый вход которого подключен к выходу второго посто нного запоминающего устройства, а второй вход -  вл етс  вторым входом блока, первый вход первого посто нного запоминающего устройства подключен к выходу преобразовател  кодов, вход которого  вл етс  первым входом блока, второй вход первого посто нного запоминающего устройства  вл етс  третьим входом блока.
3. 3. Устройство по п.1, о т л и ч а ю щ е е- с   тем, что блок анализа скорости выполнен на последовательно соединенных по-. сто нном запоминающем устройстве, сумматоре и регистре, выход которого  вл стс  выходом блока, а его первый вход - первым входом блока, вторым входом которого  вл етс  первый вход посто нного запоминающего устройства, второй вход которого и второй вход сумматора объединены и подключены к выходу регистра.

   13

   1783610

   14 Таблица 1

   Таблица 2

   Таблица 3

   Таблица А