RU173172U1 - Генератор псевдослучайных чисел с нелинейной обратной связью - Google Patents

Генератор псевдослучайных чисел с нелинейной обратной связью Download PDF

Info

Publication number
RU173172U1
RU173172U1 RU2017101498U RU2017101498U RU173172U1 RU 173172 U1 RU173172 U1 RU 173172U1 RU 2017101498 U RU2017101498 U RU 2017101498U RU 2017101498 U RU2017101498 U RU 2017101498U RU 173172 U1 RU173172 U1 RU 173172U1
Authority
RU
Russia
Prior art keywords
output
block
input
stochastic
random
Prior art date
Application number
RU2017101498U
Other languages
English (en)
Inventor
Вера Николаевна Бубенко
Дмитрий Николаевич Полюков
Виталий Владимирович Новицкий
Original Assignee
Открытое Акционерное Общество "Пеленг"
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Открытое Акционерное Общество "Пеленг" filed Critical Открытое Акционерное Общество "Пеленг"
Application granted granted Critical
Publication of RU173172U1 publication Critical patent/RU173172U1/ru

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/58—Random or pseudo-random number generators
    • G06F7/582—Pseudo-random number generators
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/58—Random or pseudo-random number generators
    • G06F7/582—Pseudo-random number generators
    • G06F7/584—Pseudo-random number generators using finite field arithmetic, e.g. using a linear feedback shift register
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/58—Random or pseudo-random number generators
    • G06F7/588—Random number generators, i.e. based on natural stochastic processes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
    • H04L9/065—Encryption by serially and continuously modifying data stream elements, e.g. stream cipher systems, RC4, SEAL or A5/3
    • H04L9/0656—Pseudorandom key sequence combined element-for-element with data sequence, e.g. one-time-pad [OTP] or Vernam's cipher
    • H04L9/0662—Pseudorandom key sequence combined element-for-element with data sequence, e.g. one-time-pad [OTP] or Vernam's cipher with particular pseudorandom sequence generator
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
    • H04L9/065—Encryption by serially and continuously modifying data stream elements, e.g. stream cipher systems, RC4, SEAL or A5/3
    • H04L9/0656—Pseudorandom key sequence combined element-for-element with data sequence, e.g. one-time-pad [OTP] or Vernam's cipher
    • H04L9/0662—Pseudorandom key sequence combined element-for-element with data sequence, e.g. one-time-pad [OTP] or Vernam's cipher with particular pseudorandom sequence generator
    • H04L9/0668—Pseudorandom key sequence combined element-for-element with data sequence, e.g. one-time-pad [OTP] or Vernam's cipher with particular pseudorandom sequence generator producing a non-linear pseudorandom sequence

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Error Detection And Correction (AREA)

Abstract

Полезная модель относится к вычислительной технике и может быть использована в средствах обработки и защиты информации.Предложен генератор псевдослучайных чисел с нелинейной обратной связью, включающий блок управляющего сигнала, генератор тактовых импульсов, регистр сдвига, выполненный в виде серии N «m-разрядных» запоминающих регистров и блоки стохастического преобразования. Новым является то, что для формирования нелинейной обратной связи достаточно два блока стохастического преобразования, и генератор дополнительно содержит блок квазислучайной коммутации, включающий N/2 каналов логического суммирования, каждый из которых реализует одну аффинную булевую функцию. Генератор псевдослучайных чисел с нелинейной обратной связью характеризуется низкой ресурсоемкостью и позволяет генерировать гаммы, свойства которых соответствуют истинно случайному процессу с максимальным значением энтропии. 1 ил.

Description

Полезная модель относится к вычислительной технике и может быть использована в средствах обработки и защиты информации.
Современные спутники дистанционного зондирования Земли имеют радиолинию, способную передавать информацию на скорости 300 Мбит/с и выше. Для защиты высокоскоростного потока информации от несанкционированного доступа используют генераторы псевдослучайных чисел (ГПСЧ).
Известен генератор псевдослучайных чисел с нелинейной обратной связью [1], который по сущности наиболее близок к предполагаемой полезной модели и выбран в качестве прототипа. Известный ГПСЧ содержит блок управляющего сигнала, генератор тактовых импульсов, регистр сдвига, состоящий из N «m-разрядных» запоминающих регистров и блоков стохастического преобразования (R-блоки и S-блоки).
Каждый R-блок представляет собой сумматор, основную и вспомогательную таблицы соответствия, хранящиеся в ячейках ROM-памяти энергонезависимого запоминающего устройства. R-блок имеет два входа и один выход. S-блок представляет собой частный случай R-блока с одним входом и состоит из одной основной таблицы соответствия. Все S-блоки подключены параллельно регистру сдвига и их выходы (кроме последнего) соединены с входом смещения соответствующего R-блока. Выход последнего S-блока соединен с входом записи первого запоминающего регистра. Адресный вход каждого R-блока соединен с выходом соответствующего запоминающего регистра, а выход - с входом записи следующего запоминающего регистра, при этом выход R-блока, размещенного на выходе последнего запоминающего регистра, соединен с «m-разрядной» шиной обратной связи, которая соединена с входами всех S-блоков и одновременно является выходом генератора, а его вход смещения - с блоком управляющего сигнала. Выход генератора тактовых импульсов электрически связан с входами синхронизации всех запоминающих регистров и с входом блока управляющего сигнала.
Использование большого количества блоков стохастического преобразования (R-блоков и S-блоков) дает выходной гамме необходимые статистические свойства. Однако хранение информации в виде большого количества таблиц соответствия и работы с ними требует достаточно большой объем ROM-памяти. Это создает высокую ресурсоемкость известного генератора псевдослучайных чисел с нелинейной обратной связью, что затрудняет его аппаратную реализацию.
Задачей полезной модели является снижение ресурсоемкости генератора псевдослучайных чисел с нелинейной обратной связью при сохранении необходимых статистических свойств выходной гаммы.
Задача достигается тем, что генератор псевдослучайных чисел с нелинейной обратной связью включает блок управляющего сигнала, генератор тактовых импульсов, регистр сдвига, выполненный в виде серии N «m-разрядных» запоминающих регистров, первый и второй блоки стохастического преобразования. Выход генератора тактовых импульсов электрически связан с входами синхронизации всех запоминающих регистров и с входом блока управляющего сигнала, выход которого соединен с входом смещения первого блока стохастического преобразования. Адресный вход первого блока стохастического преобразования соединен с выходом последнего запоминающего регистра, а его выход с входом смещения второго блока стохастического преобразования. Адресный вход второго блока стохастического преобразования соединен с выходом первого запоминающего регистра, а выход - с его входом записи. Выходы всех запоминающих регистров объединены в выходную шину регистра сдвига. Генератор дополнительно содержит блок квазислучайной коммутации, включающий N/2 каналов логического суммирования, каждый из которых имеет 2m входов и один выход. Входы каналов электрически соединены в заданном порядке, определяемом случайным законом на множестве неповторяющихся чисел от 0 до mx(N-1) с выходной шиной регистра сдвига, а выходы каналов объединены в выходную шину блока квазислучайной коммутации.
Полный отказ от S-блоков и значительное уменьшение количества R-блоков позволяет снизить ресурсоемкость генератора псевдослучайных чисел с нелинейной обратной связью.
Использование многоканального блока квазислучайной коммутации, реализующего систему аффинных булевых функций от мгновенных состояний регистра сдвига, позволяет обеспечить необходимые статистические свойства выходной гаммы.
Полезная модель поясняется чертежами: на фиг. 1 приведена структурная схема генератора псевдослучайных чисел с нелинейной обратной связью, на фиг. 2 приведена структурная схема блока стохастического преобразования.
Генератор псевдослучайных чисел с нелинейной обратной связью (фиг. 1) состоит из блока управляющего сигнала 1, генератора тактовых импульсов 2, регистра сдвига, выполненного в виде N последовательно соединенных друг с другом «m-разрядных» запоминающих регистров 3, первого блока стохастического преобразования 4, второго блока стохастического преобразования 5 и блока квазислучайной коммутации 6.
Блоки стохастического преобразования 4, 5 (фиг. 2) представляют собой сумматор 7 элементов поля Галуа по модулю 2m размерности m×2m, основную таблицу соответствия 8 и вспомогательную таблицу соответствия 9. Таблицы заполнены неповторяющимися элементами поля Галуа GF(2m), перемешанными случайным образом. Блоки стохастического преобразования 4,5 имеют адресный вход А, вход смещения В и выход R.
Выход генератора тактовых импульсов 2 электрически соединен с входами синхронизации С всех запоминающих регистров 3 и с входом блока управляющего сигнала 1, выход которого соединен с входом смещения В первого блока стохастического преобразования 4 (фиг. 1). Адресный вход А первого блока стохастического преобразования 4 соединен с выходом последнего запоминающего регистра RGN, а его выход R - с входом смещения В второго блока стохастического преобразования 5, выход R которого соединен с входом записи DI первого запоминающего регистра RG1. А выход DO первого запоминающего регистра RG1 соединен с адресным входом А второго блока стохастического преобразования 5. Выходы DO всех запоминающих регистров 3 объединены в выходную шину 10 регистра сдвига.
Блок квазислучайной коммутации 6 включает N/2 каналов логического суммирования 11. Каждый канал 11 имеет 2m входов и один выход и реализован на (2m-1) двухвходовых логических элементах «исключающее ИЛИ». Входы каналов электрически соединены в заданном порядке, определяемом случайным законом на множестве неповторяющихся чисел от 0 до mxN-1 с выходной шиной 10 регистра сдвига, а выходы каналов объединены в выходную шину 12 блока квазислучайной коммутации 6.
Предлагаемый устройство может быть реализовано как внутри кристалла программируемой логической интегральной схемы (ПЛИС), так и на базе цифровых микросхем различных серий. Например, для ГПСЧ конфигурации N=16 и m=4 в качестве элементной базы выбраны микросхемы ТТЛ серии К155. А именно, в качестве 16 «4-разрядных» запоминающих регистров использованы 16 микросхем К155ТМ8; в блоке стохастического преобразования 5 для хранения основной и вспомогательной таблиц соответствия - К155РЕ6, в качестве сумматора 7 по модулю 2m (без учета битов переноса) - К155ИМ3; в блоке квазислучайной коммутации 6 использовано 14 микросхем К155ЛП5.
Генератор псевдослучайных чисел с нелинейной обратной связью работает следующим образом. По приходу положительного фронта тактового импульса от генератора тактовых импульсов 2 одновременно на входы синхронизации С всех запоминающих регистров 3 они запоминают сигнал со своих входов записи DI и транслируют его на свои выходы DO, с которых «m-разрядные» сигналы передаются на выходную шину 10 регистра сдвига и одновременно на вход записи последующего запоминающего регистра. С выхода DO последнего запоминающего регистра RGN сигнал транслируется на адресный вход А первого блока стохастического преобразования 4, на вход смещения В которого одновременно подают сигнал с блока управляющего сигнала 1. Поступившие на первый блок стохастического преобразования 4 сигналы суммируются в его сумматоре 7 с суммированием в поле Галуа GF(2m), формируя выходной сигнал первого блока стохастического преобразования 4, который транслируется на вход смещения В второго блока стохастического преобразования 5, на адресный вход А которого одновременно подается сигнал с выхода DO первого запоминающего регистра RG1. При этом все сигналы в регистре сдвига одновременно сдвигаются на «т» позиций вправо. Поступившие на второй блок стохастического преобразования 5 сигналы суммируются в его сумматоре 7 с суммированием в поле Галуа GF(2m), формируя выходной сигнал второго блока стохастического преобразования 5, который транслируется на вход записи DI первого запоминающего регистра RG1, образуя нелинейную обратную связь для следующего рабочего цикла генератора.
Все сигналы («mxN»), поступившие на выходную шину 10 регистра сдвига, распределяются в заданном порядке, определяемом случайным законом на множестве неповторяющихся чисел от 0 до mxN-1 по 2 m входам N/2 каналов логического суммирования 11 блока квазислучайной коммутации 6. В каждом канале 11 2 т сигнала транслируются на входы двухвходовых логических элементов «исключающее ИЛИ». На выходе каждого канала формируется сигнал на основе одной аффинной булевой функции. Выходные сигналы каналов поступают на выходную шину 12 блока квазислучайной коммутации 6, образуя квазислучайную последовательность бит.
Например, при N=16h m=4 использована следующая система аффинных булевых функций:
Figure 00000001
где xk(t) - мгновенное значение сигнала k-го выхода запоминающего регистра (k=1÷64);
y[1]-y[8] - выходные сигналы первого - восьмого каналов блока квазислучайной коммутации, которые формируют выходную псевдослучайную последовательность бит.
Гаммы предлагаемого устройства прошли батареи тестов Diehard [2] STSNIST [3] с положительной оценкой, что позволяет сделать вывод о соответствии их свойств истинно случайному процессу с максимальным значением энтропии.
Генератор псевдослучайных чисел с нелинейной обратной связью характеризуется низкой ресурсоемкостью и позволяет генерировать гаммы, свойства которых соответствуют истинно случайному процессу с максимальным значением энтропии. Свойства генерируемых гамм дают возможность использования их в средствах обработки и защиты информации.
Источники информации:
1. Иванов М.А. Криптографические методы защиты информации в компьютерных системах и сетях: учеб. пособие. Москва, КУДИЦ-ОБРАЗ, 2001, стр. 73-79.
2. Харин Ю.С., Берник В.Б., Матвеев Г.В. Математические основы криптологии: учеб. пособие. Минск, БГУ, 1999, стр. 69-71.
3. Rukhin A., Soto J., Nechvatal J., Smid M.A Statistical Test Suite for Random and Pseudorandom Number Generators for Cryptographic Applications. NIST: NISTSpecialPublication, 2010, p.p. 2-1 - 2-40.

Claims (1)

  1. Генератор псевдослучайных чисел с нелинейной обратной связью, включающий блок управляющего сигнала, генератор тактовых импульсов, регистр сдвига, выполненный в виде серии N «m-разрядных» запоминающих регистров, первый и второй блоки стохастического преобразования, при этом адресный вход первого блока стохастического преобразования соединен с выходом последнего запоминающего регистра, выход генератора тактовых импульсов электрически связан с входами синхронизации всех запоминающих регистров и с входом блока управляющего сигнала, выход которого соединен с входом смещения первого блока стохастического преобразования, отличающийся тем, что выход первого блока стохастического преобразования соединен с входом смещения второго блока стохастического преобразования, выход которого соединен с входом записи первого запоминающего регистра, выход которого соединен с адресным входом второго блока стохастического преобразования, а выходы всех запоминающих регистров объединены в выходную шину регистра сдвига, дополнительно содержит блок квазислучайной коммутации, включающий N/2 каналов логического суммирования, каждый из которых имеет 2m входов и один выход, причем входы каналов электрически соединены в заданном порядке, определяемом случайным законом на множестве неповторяющихся чисел от 0 до
    Figure 00000002
    , с выходной шиной регистра сдвига, а выходы каналов объединены в выходную шину блока квазислучайной коммутации.
RU2017101498U 2016-02-01 2017-01-17 Генератор псевдослучайных чисел с нелинейной обратной связью RU173172U1 (ru)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
BY20160028 2016-02-01
BYU20160028 2016-02-01

Publications (1)

Publication Number Publication Date
RU173172U1 true RU173172U1 (ru) 2017-08-15

Family

ID=59633340

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2017101498U RU173172U1 (ru) 2016-02-01 2017-01-17 Генератор псевдослучайных чисел с нелинейной обратной связью

Country Status (1)

Country Link
RU (1) RU173172U1 (ru)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2774812C1 (ru) * 2021-07-08 2022-06-23 федеральное государственное автономное образовательное учреждение высшего образования "Национальный исследовательский ядерный университет МИФИ" (НИЯУ МИФИ) Устройство для генерации псевдослучайных чисел

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SU1347167A1 (ru) * 1986-02-07 1987-10-23 Харьковский политехнический институт им.В.И.Ленина Генератор псевдослучайных чисел
SU1387177A1 (ru) * 1985-02-20 1988-04-07 Минский радиотехнический институт Генератор псевдослучайных чисел
RU2080651C1 (ru) * 1994-04-14 1997-05-27 Военная академия связи Генератор псевдослучайных n-разрядных двоичных чисел
JPH09325881A (ja) * 1996-06-05 1997-12-16 Nec Corp 擬似乱数発生装置
JPH11224183A (ja) * 1998-02-05 1999-08-17 Toyo Commun Equip Co Ltd 擬似乱数発生装置
US8831216B2 (en) * 2003-08-15 2014-09-09 Broadcom Corporation Pseudo-random number generation based on periodic sampling of one or more linear feedback shift registers

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SU1387177A1 (ru) * 1985-02-20 1988-04-07 Минский радиотехнический институт Генератор псевдослучайных чисел
SU1347167A1 (ru) * 1986-02-07 1987-10-23 Харьковский политехнический институт им.В.И.Ленина Генератор псевдослучайных чисел
RU2080651C1 (ru) * 1994-04-14 1997-05-27 Военная академия связи Генератор псевдослучайных n-разрядных двоичных чисел
JPH09325881A (ja) * 1996-06-05 1997-12-16 Nec Corp 擬似乱数発生装置
JPH11224183A (ja) * 1998-02-05 1999-08-17 Toyo Commun Equip Co Ltd 擬似乱数発生装置
US8831216B2 (en) * 2003-08-15 2014-09-09 Broadcom Corporation Pseudo-random number generation based on periodic sampling of one or more linear feedback shift registers

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2774812C1 (ru) * 2021-07-08 2022-06-23 федеральное государственное автономное образовательное учреждение высшего образования "Национальный исследовательский ядерный университет МИФИ" (НИЯУ МИФИ) Устройство для генерации псевдослучайных чисел

Similar Documents

Publication Publication Date Title
Datta et al. Design and implementation of multibit LFSR on FPGA to generate pseudorandom sequence number
US3911330A (en) Nonlinear nonsingular feedback shift registers
Dabal et al. A chaos-based pseudo-random bit generator implemented in FPGA device
Patnala et al. A modernistic way for KEY generation for highly secure data transfer in ASIC design flow
Mandal et al. Cryptographically strong de Bruijn sequences with large periods
Dubrova Finding matching initial states for equivalent NLFSRs in the Fibonacci and the Galois configurations
Hathwalia et al. Design and analysis of a 32 bit linear feedback shift register using VHDL
RU173172U1 (ru) Генератор псевдослучайных чисел с нелинейной обратной связью
Thane et al. Hardware design and implementation of pseudorandom number generator using piecewise linear chaotic map
Bhaskar et al. A survey on implementation of random number generator in FPGA
RU2446444C1 (ru) Генератор псевдослучайных последовательностей
Khani et al. Digital realization of twisted tent map and ship map with LFSR as a pseudo-chaos generator
Goankar Design of 8 bit 16 bit and 32 bit LFSR for PN Sequence Generation using VHDL
Mao et al. Zero-bias true random number generator using LFSR-based scrambler
Falih A Pseudorandom Binary Generator Based on Chaotic Linear Feedback Shift Register
Hue et al. Implementation of secure SPN chaos-based cryptosystem on FPGA
US20020129071A1 (en) Pseudo random address generator for 0.75M cache
Mansor et al. Digital image scrambling using chaotic systems based on FPGA
Chugunkov et al. New class of pseudorandom number generators for logic encryption realization
Singh et al. FPGA Implementation of Chaos based Pseudo Random Number Generator
Sekhar et al. An Efficient Pseudo Random Number Generator for Cryptographic Applications
Tripathi et al. Hardware implementation of dynamic key value based stream cipher using chaotic logistic map
RU2815485C1 (ru) Генератор псевдослучайных чисел
Reddy et al. Image encryption and decryption in RNS domain based on {2 n, 2 2n+ 1-1, 2 n+ 1, 2 n-1} moduli set
RU151948U1 (ru) Генератор нелинейных псевдослучайных последовательностей

Legal Events

Date Code Title Description
MM9K Utility model has become invalid (non-payment of fees)

Effective date: 20200118