RU156557U1

RU156557U1 - MULTI-CHANNEL DIGITAL FREQUENCY METER

Info

Publication number: RU156557U1
Application number: RU2015125215/28U
Authority: RU
Inventors: Роман Вячеславович Глазунов; Александр Федорович Васильев
Original assignee: Общество с ограниченной ответственностью "ОТК" ООО "ОТК"
Priority date: 2015-06-25
Filing date: 2015-06-25
Publication date: 2015-11-10

Abstract

Многоканальный цифровой частотомер, содержащий управляющий микроконтроллер с вычислительным блоком, блок синхронизации измерительного канала, счетчик измерительного канала, опорный блок синхронизации для входа сигнала опорной частоты и счётчик опорный, отличающийся тем, что он снабжен дополнительными измерительными каналами, каждый из которых содержит блок синхронизации и счетчик, предназначенными для входных сигналов измеряемых частот, и дополнительно сдвиговый регистр для последовательной выгрузки данных, при этом выход опорного блока синхронизации соединен с входом счетчика опорного и с входом блока синхронизации, установленного на каждом измерительном канале перед счетчиком, выходы блоков синхронизации соединены с входами счетчиков, а выходы счетчиков соединены с входами последовательно соединенных между собой сдвиговых регистров, соединенных с управляющим микроконтроллером, при чем выходы микроконтроллера соединены с входом опорного блока синхронизации, с входами сброса счетчиков, с входами сброса сдвиговых регистров и с входами такта сдвиговых регистров.A multichannel digital frequency meter containing a control microcontroller with a computing unit, a measuring channel synchronization unit, a measuring channel counter, a synchronization reference unit for inputting a reference frequency signal and a reference counter, characterized in that it is equipped with additional measuring channels, each of which contains a synchronization unit and a counter intended for the input signals of the measured frequencies, and additionally a shift register for sequential data upload, while the output of the reference about the synchronization block is connected to the input of the reference counter and to the input of the synchronization block installed on each measuring channel in front of the counter, the outputs of the synchronization blocks are connected to the inputs of the counters, and the outputs of the counters are connected to the inputs of the shift registers connected to the control microcontroller, and the outputs of the microcontroller are connected to the input of the reference synchronization block, with the inputs of the reset counter, with the inputs of the reset shift registers and with the inputs of the clock shift register moat.

Description

Полезная модель относится к электроизмерительной технике и может быть использована в различных областях науки и техники, где требуется одновременное измерение частоты множества поступающих сигналов.The utility model relates to electrical engineering and can be used in various fields of science and technology, where simultaneous measurement of the frequency of many incoming signals is required.

Известен многоканальный частотомер, содержащий счетчики и электронные ключи (см. описание изобретения к авторскому свидетельству СССР №393693, МПК G01R 23/00, опубл. 10.08.1973 г.).Known multi-channel frequency meter containing counters and electronic keys (see the description of the invention to the USSR copyright certificate No. 393693, IPC G01R 23/00, publ. 08/10/1973).

Известный многоканальный частотомер в каждом канале содержит реверсивные счетчики и электронные ключи, выходы которых объединены логическими схемами «ИЛИ», в том числе генератор эталонной частоты и счетчиковый делитель. Кроме того, он снабжен мультивибратором и триггерами, установленными на входе каждого реверсивного счетчика и на входе счетчикового делителя.The well-known multi-channel frequency meter in each channel contains reversible counters and electronic keys, the outputs of which are combined by OR circuits, including a reference frequency generator and a counter divider. In addition, it is equipped with a multivibrator and triggers installed at the input of each reversible counter and at the input of the counter divider.

Недостатками данного решения являются: сложность получения результатов измерения (схемотехника устройства вывода автором не предложена), погрешность, связанная с неравенством временных интервалов измерения, задаваемых разными плечами мультивибратора, ненадежность, связанная с отсутствием обеспечения надлежащих условий работы входных триггеров счетчиков.The disadvantages of this solution are: the difficulty of obtaining measurement results (the circuitry of the output device was not proposed by the author), the error associated with the inequality of the measurement time intervals specified by different shoulders of the multivibrator, the unreliability associated with the lack of proper working conditions of the input triggers of the counters.

Наиболее близким к предлагаемому по технической сущности и методике измерения является цифровой частотомер, принятый в качестве прототипа, содержащий управляющий микроконтроллер с вычислительным блоком, опорный блок синхронизации, блок синхронизации измерительного канала, счетчик опорный, счетчик измерительного канала, (см. Г.Я. Мирский Электронные измерения, М., «Радио и связь», 1986 г., с. 130-133, рис. 4.22.)Closest to the proposed technical essence and measurement procedure is a digital frequency meter, adopted as a prototype, containing a control microcontroller with a computing unit, a synchronization reference block, a measuring channel synchronization block, a reference counter, a measuring channel counter, (see G.Ya. Mirsky Electronic Measurements, M., “Radio and Communications, 1986, pp. 130-133, Fig. 4.22.)

Применение известного одноканального решения в многоканальных системах не обеспечивает возможности одновременного измерения частоты, а последовательное измерение с использованием коммутатора каналов требует значительных временных затрат.The use of the well-known single-channel solution in multi-channel systems does not provide the possibility of simultaneous frequency measurement, and sequential measurement using a channel switch requires considerable time.

Технической задачей и техническим результатом предлагаемой полезной модели является увеличение скорости (быстродействия) измерения при высокой надежности работы.The technical task and the technical result of the proposed utility model is to increase the speed (speed) of measurement with high reliability.

Технический результат достигается тем, что в известном многоканальном цифровом частотомере, содержащем управляющий микроконтроллер с вычислительным блоком, блок синхронизации измерительного канала, счетчик измерительного канала, опорный блок синхронизации для входа сигнала опорной частоты и счетчик опорный, согласно полезной модели имеются отличия, а именно частотомер снабжен дополнительными измерительными каналами, каждый из которых содержит блок синхронизации и счетчик, предназначенные для входных сигналов измеряемых частот, и дополнительно сдвиговый регистр для последовательной выгрузки данных, при этом выход опорного блока синхронизации соединен с входом счетчика опорного и с входом блока синхронизации, установленного на каждом измерительном канале перед счетчиком, выходы блоков синхронизации соединены с входами счетчиков, а выходы счетчиков соединены с входами последовательно соединенных между собой сдвиговых регистров, соединенных с управляющим микроконтроллером, причем выходы микроконтроллера соединены с входом опорного блока синхронизации, с входами сброса счетчиков, с входами сброса сдвиговых регистров, и с входами такта сдвиговых регистров.The technical result is achieved by the fact that in the well-known multi-channel digital frequency meter containing a control microcontroller with a computing unit, a measuring channel synchronization unit, a measuring channel counter, a synchronization reference unit for inputting a reference frequency signal and a reference counter, according to the utility model, there are differences, namely, the frequency meter is equipped with additional measuring channels, each of which contains a synchronization unit and a counter, designed for input signals of the measured frequencies, and additionally a shift register for sequential uploading of data, while the output of the reference synchronization block is connected to the input of the reference counter and to the input of the synchronization block installed on each measuring channel in front of the counter, the outputs of the synchronization blocks are connected to the inputs of the counters, and the outputs of the counters are connected to the inputs of series-connected between a shift register connected to the control microcontroller, and the outputs of the microcontroller are connected to the input of the reference synchronization unit, with the input E counter reset, with the reset inputs of the shift registers, and clock inputs of the shift registers.

Предлагаемая блок-схема имеет простую конструкцию с минимальным количеством элементов и связей между ними за счет использования общего для всех каналов счетчика опорной частоты и последовательно соединенных сдвиговых регистров для выгрузки данных. Надежность работы обеспечивается использованием блоков синхронизации, обеспечивающих необходимые условия работы триггеров счетчиков.The proposed block diagram has a simple design with a minimum number of elements and connections between them through the use of a common reference counter for all channels and sequentially connected shift registers for downloading data. Reliability is ensured by the use of synchronization blocks that provide the necessary working conditions for the counter triggers.

Устройство рассчитано на использование в технологическом оборудовании, взаимодействие с оператором и передача результатов измерения осуществляется посредством электрического интерфейса управления.The device is designed for use in technological equipment, interaction with the operator and the transfer of measurement results through the electrical control interface.

Следует отметить, что конструкция устройства не накладывает ограничений на значение опорной частоты, что позволяет использовать низкочастотные сигналы в качестве эталонных, например точные секундные интервалы, выдаваемые навигационными приемниками системы ГЛОНАСС.It should be noted that the design of the device does not impose restrictions on the value of the reference frequency, which allows the use of low-frequency signals as reference, for example, accurate second intervals issued by the navigation receivers of the GLONASS system.

На фиг. 1 приведена электрическая схема предлагаемого многоканального цифрового частотомера, где повторяющиеся элементы 3, 4, 6 для каждого дополнительного канала показаны точками, указаны контрольные точки (а) и (ж) временных диаграмм напряжения, входы измеряемых частот f₁-f_n каналов и вход опорной частоты f₀; на фиг. 2 приведены временные диаграммы работы частотомера:In FIG. 1 is an electrical diagram of the proposed multi-channel digital frequency meter, where the repeating elements 3, 4, 6 for each additional channel are indicated by dots, the control points (a) and (g) of the voltage voltage diagrams, the inputs of the measured frequencies f ₁ -f _n channels and the reference input are indicated frequency f ₀ ; in FIG. 2 shows the timing diagrams of the frequency meter:

а) временное окно, сформированное управляющим микроконтроллером;a) a time window formed by the control microcontroller;

б) сигнал опорной частоты f₀;b) a signal of the reference frequency f ₀ ;

в) временное окно на выходе опорного блока 2 синхронизации;C) a time window at the output of the reference block 2 synchronization;

г) результат счета опорного счетчика 3;d) the result of counting the reference counter 3;

д) сигнал измеряемой частоты f₁;d) the signal of the measured frequency f ₁ ;

е) временное окно на выходе блока 3 синхронизации канала f₁.e) a time window at the output of block 3 synchronization channel f ₁ .

ж) результат счета счетчика 4 канала f₁.g) the result of counting the counter 4 channel f ₁ .

Многоканальный цифровой частотомер состоит из управляющего микроконтроллера 1 с вычислительным блоком, выход разрешения счета CEN которого соединен с входом данных DS опорного блока 2 синхронизации, выход Q3 последнего соединен с входами данных DS блоков синхронизации 3. Выход сброса RST микроконтроллера 1 соединен с входами R сброса счетчиков 4, 5, и с входами сброса R сдвиговых регистров 6, выход такта CLK соединен с тактовыми входами С сдвиговых регистров 6. Выход данных старшего разряда Q32 сдвиговых регистров 6 соединен с входом DI данных последовательной загрузки регистра 6 следующего канала, образуя единую цепочку последовательно соединенных сдвиговых регистров 6, при этом выход данных Q32 последнего сдвигового регистра 6 соединен с входом данных DI управляющего микроконтроллера 1.The multichannel digital frequency meter consists of a control microcontroller 1 with a computing unit, the output of the CEN resolution enable which is connected to the DS data input of the synchronization reference unit 2, the output Q3 of the latter is connected to the DS data inputs of the synchronization blocks 3. The RST reset output of the microcontroller 1 is connected to the counter reset inputs R 4, 5, and with the reset inputs R of the shift registers 6, the clock output CLK is connected to the clock inputs C of the shift registers 6. The high-order data output Q32 of the shift registers 6 is connected to the DI input of the data of the next Yelnia load register 6 next channel, forming a single chain of serially connected shift registers 6, the last data output Q32 of the shift register 6 is connected to the data input DI of the control microcontroller 1.

Выходы Q1-Q32 счетчиков 4, 5 соединены с параллельными входами D1-D32 последовательно соединенных сдвиговых регистров 6, что позволяет производить выгрузку данных с использованием минимального количества сигнальных линий. Сдвиговые регистры 6 устроены таким образом, что после снятия сигнала сброса R, первый такт, поступивший на вход C, загружает данные из параллельных входов D1-D32, а по поступлению последующих тактов происходит сдвиг загруженных данных.The outputs Q1-Q32 of the counters 4, 5 are connected to the parallel inputs D1-D32 of the series-connected shift registers 6, which allows downloading data using a minimum number of signal lines. The shift registers 6 are arranged in such a way that after removing the reset signal R, the first clock received at input C downloads data from the parallel inputs D1-D32, and upon the arrival of subsequent clock cycles, the loaded data is shifted.

Для счета импульсов измеряемых сигналов f₁-f_n используют счетчики 4 в количестве, равном числу каналов, а опорный счетчик 5 используют для счета импульсов сигнала опорной частоты f₀. Сигналы измеряемых частот f₁-f_n поступают на тактовые входы С счетчиков 4, и блоков синхронизации 3, а сигнал опорной частоты f₀ поступает на тактовый вход С опорного счетчика 5 и опорного блока 2 синхронизации. Разрядность счетчиков 4, 5 32 бита выбрана исходя из возможности измерения частоты сигнала до 200 МГц при времени измерения до 10 секунд без переполнения счетчика.To count the pulses of the measured signals f ₁ -f _n , counters 4 are used in an amount equal to the number of channels, and the reference counter 5 is used to count the pulses of the signal of the reference frequency f ₀ . The signals of the measured frequencies f ₁ -f _n are supplied to the clock inputs from the counters 4, and synchronization units 3, and the signal of the reference frequency f _{0 is} fed to the clock input from the reference counter 5 and the reference synchronization unit 2. The bit depth of the counters is 4, 5 32 bits, based on the possibility of measuring the signal frequency up to 200 MHz with a measurement time of up to 10 seconds without overflowing the counter.

На вход «+1» разрешения счета опорного счетчика 5 поступает сигнал временных ворот, прошедший через опорный блок 2 синхронизации. На вход «+1» разрешения счета счетчиков 4 поступает сигнал временных ворот, прошедший через опорный блок 2 синхронизации, а затем через блок 3 синхронизации. Необходимость применения блоков синхронизации 2 и 3 обусловлена асинхронностью фронтов импульсов сигналов опорной и измеряемой частоты и сигнала временных ворот. В случае невыполнения временных условий их поступления, входной триггер счетчиков 4, 5 может попасть в метастабильное состояние, что приведет к сбою в работе счетчика. Блоки 2 и 3 синхронизации выполняют синхронизацию фронтов этих сигналов, обеспечивая стабильную работу счетчиков 4 и 5.The input "+1" resolution of the reference reference counter 5 receives a time gate signal that has passed through the reference synchronization unit 2. At the input "+1" resolution counters 4 receives a signal of the temporary gate, passed through the reference block 2 synchronization, and then through the block 3 synchronization. The need for the use of synchronization blocks 2 and 3 is due to the asynchrony of the pulse edges of the signals of the reference and measured frequency and the signal of the time gate. If the temporary conditions for their receipt are not met, the input trigger of the counters 4, 5 may fall into a metastable state, which will lead to a malfunction of the counter. Blocks 2 and 3 synchronize synchronize the edges of these signals, ensuring stable operation of counters 4 and 5.

Опорный блок 2 синхронизации и блок 3 синхронизации состоят из 3-х триггеров и представляют собой 3-разрядный сдвиговый регистр. Первые триггеры каждого блока 2 и 3 синхронизации также могут попасть в метастабильное состояние, ввиду асинхронности входных сигналов. Однако, поскольку сигнал разрешения счета не изменяется каждый такт, то вероятность попадания второго триггера в метастабильное состояние значительно ниже, чем у первого. Доказано (см. Дж. Ф. Уэйкерли Проектирование цифровых устройств том 2, М, «Постмаркет», 2002, с 890-893, рис. 8.100), что вероятность возникновения метастабильного состояния на выходе третьего триггера ничтожно мала (~10^-18). Результатом работы блока синхронизации также является задержка сигнала разрешения счета на 3 такта.The synchronization reference block 2 and the synchronization block 3 consist of 3 triggers and are a 3-bit shift register. The first triggers of each synchronization block 2 and 3 can also get into a metastable state, due to the asynchrony of the input signals. However, since the count resolution signal does not change every clock cycle, the probability of the second trigger getting into the metastable state is much lower than that of the first. It was proved (see J. F. Wakerley Designing Digital Devices Volume 2, M, Postmarket, 2002, p. 890-893, Fig. 8.100) that the probability of a metastable state at the output of the third trigger is negligible (~ 10 ^-18 ) . The result of the synchronization unit is also a delay of the count resolution signal by 3 clock cycles.

Выход Q3 опорного блока 2 синхронизации соединен с входом «+1» разрешения счета опорного счетчика 5, а также с входами DS блоков синхронизации 3 каждого канала. Таким образом, сигнал временных ворот сначала синхронизируется с фронтами сигнала опорной частоты, а уже затем с сигналами измеряемых частот. Это обеспечивает итоговую методическую погрешность измерения в ±1 импульс измеряемой частоты, поскольку время счета составляет целое число периодов опорной частоты.The output Q3 of the reference block 2 synchronization is connected to the input "+1" resolution of the account of the reference counter 5, as well as to the inputs DS of the synchronization blocks 3 of each channel. Thus, the time gate signal is first synchronized with the edges of the reference frequency signal, and only then with the signals of the measured frequencies. This provides a final methodological measurement error of ± 1 pulse of the measured frequency, since the counting time is an integer number of periods of the reference frequency.

Управляющий микроконтроллер 1 с вычислительным блоком осуществляет управление процессом измерения, выгрузку результатов счета, вычисление частоты сигналов, передачу результата измерения по интерфейсу управления 7.The control microcontroller 1 with the computing unit controls the measurement process, uploads the counting results, calculates the signal frequency, transfers the measurement result via the control interface 7.

Многоканальный цифровой частотомер работает следующим образом.Multichannel digital frequency counter operates as follows.

Значение опорной частоты и желаемое время измерения задает пользователь посредством интерфейса управления 7.The value of the reference frequency and the desired measurement time are set by the user via the control interface 7.

Управляющий микроконтроллер 1 формирует временное окно, соответствующее желаемому времени измерения (фиг 2а). Опорный блок 2 синхронизации обеспечивает синхронизацию окна разрешения счета с фронтами импульсов сигнала опорной частоты (фиг 2б), при этом задерживая его на 3 такта опорной частоты (фиг 2в), формируя новое временное окно, длительность которого равна целому числу периодов опорной частоты.The control microcontroller 1 forms a time window corresponding to the desired measurement time (Fig. 2a). The synchronization reference block 2 synchronizes the count resolution window with the pulse edges of the reference frequency signal (Fig. 2b), while delaying it by 3 clock cycles of the reference frequency (Fig. 2c), forming a new time window, the duration of which is equal to an integer number of periods of the reference frequency.

Временное окно поступает на вход разрешения счета опорного счетчика 5, который выполняет счет количества импульсов n сигнала опорной частоты, попавших во временное окно (фиг. 2г).The time window enters the reference resolution input of the reference counter 5, which counts the number of pulses n of the reference frequency signal falling into the time window (Fig. 2d).

Временное окно поступает и на блоки 3 синхронизации измерительных каналов, где происходит его синхронизация с сигналами измеряемых частот и обеспечиваются условия безотказной работы триггеров счетчиков 4. Также происходит задержка сигнала на 3 такта измеряемой частоты (фиг. 2д, е). С выхода блоков 3 синхронизации, сигнал поступает на входы разрешения счета счетчиков 4, которые выполняют подсчет числа импульсов N измеряемой частоты, попавших во временное окно (фиг. 2ж).The time window also enters the synchronization blocks 3 of the measuring channels, where it is synchronized with the signals of the measured frequencies and the conditions for the flawless operation of the counters triggers 4. The signal is also delayed by 3 clock cycles of the measured frequency (Fig. 2e, e). From the output of synchronization blocks 3, the signal is fed to the counting resolution enable inputs of counters 4, which count the number of pulses N of the measured frequency that fell into the time window (Fig. 2g).

После завершения счета управляющий микроконтроллер 1 осуществляет выгрузку результатов счета с помощью сдвиговых регистров 6. Подаются сигналы такта CLK и считываются данные на входе DI управляющего микроконтроллера 1, по одному биту за такт. Затем управляющий микроконтроллер 1 подает сигнал сброса RST, и счетчики 4, 5 и сдвиговые регистры 6 очищаются.After the count is completed, the control microcontroller 1 uploads the count results using the shift registers 6. The CLK clock signals are sent and data is read at the DI input of the control microcontroller 1, one bit per cycle. Then, the control microcontroller 1 provides a reset signal RST, and counters 4, 5 and shift registers 6 are cleared.

Управляющий микроконтроллер 1 выполняет расчет значений измеренных частот по формуле f_x=N/n∗f_оп. Результаты измерения передают пользователю по интерфейсу 7 управления.The control microcontroller 1 calculates the values of the measured frequencies according to the formula f _x = N / n ∗ f _op . The measurement results are transmitted to the user via the control interface 7.

Реализация полезной модели выполнена с использованием микросхем Cyclone II программируемой логики фирмы Altera. Возможность размещения всего устройства в одной микросхеме позволяет сократить его массо-габаритные характеристики и упрощает возможную интеграцию в состав технологического оборудования.The implementation of the utility model was performed using Altera Cyclone II programmable logic chips. The ability to place the entire device in one chip allows you to reduce its weight and size characteristics and simplifies the possible integration into the composition of technological equipment.

Claims

Многоканальный цифровой частотомер, содержащий управляющий микроконтроллер с вычислительным блоком, блок синхронизации измерительного канала, счетчик измерительного канала, опорный блок синхронизации для входа сигнала опорной частоты и счётчик опорный, отличающийся тем, что он снабжен дополнительными измерительными каналами, каждый из которых содержит блок синхронизации и счетчик, предназначенными для входных сигналов измеряемых частот, и дополнительно сдвиговый регистр для последовательной выгрузки данных, при этом выход опорного блока синхронизации соединен с входом счетчика опорного и с входом блока синхронизации, установленного на каждом измерительном канале перед счетчиком, выходы блоков синхронизации соединены с входами счетчиков, а выходы счетчиков соединены с входами последовательно соединенных между собой сдвиговых регистров, соединенных с управляющим микроконтроллером, при чем выходы микроконтроллера соединены с входом опорного блока синхронизации, с входами сброса счетчиков, с входами сброса сдвиговых регистров и с входами такта сдвиговых регистров.

A multichannel digital frequency meter containing a control microcontroller with a computing unit, a measuring channel synchronization unit, a measuring channel counter, a synchronization reference unit for inputting a reference frequency signal and a reference counter, characterized in that it is equipped with additional measuring channels, each of which contains a synchronization unit and a counter intended for the input signals of the measured frequencies, and additionally a shift register for sequential data upload, while the output of the reference about the synchronization unit is connected to the input of the reference counter and to the input of the synchronization unit installed on each measuring channel in front of the counter, the outputs of the synchronization units are connected to the inputs of the counters, and the outputs of the counters are connected to the inputs of the shift registers connected to the control microcontroller, and the outputs of the microcontroller are connected to the input of the reference synchronization block, with the inputs of the reset counter, with the inputs of the reset shift registers and with the inputs of the clock shift register moat.