RU148684U1 - VECTOR SIGNAL FILTER DEVICE - Google Patents
VECTOR SIGNAL FILTER DEVICE Download PDFInfo
- Publication number
- RU148684U1 RU148684U1 RU2014122547/08U RU2014122547U RU148684U1 RU 148684 U1 RU148684 U1 RU 148684U1 RU 2014122547/08 U RU2014122547/08 U RU 2014122547/08U RU 2014122547 U RU2014122547 U RU 2014122547U RU 148684 U1 RU148684 U1 RU 148684U1
- Authority
- RU
- Russia
- Prior art keywords
- block
- channel
- filtering
- outputs
- inputs
- Prior art date
Links
Images
Landscapes
- Complex Calculations (AREA)
Abstract
Устройство фильтрации векторного сигнала состоит из последовательно соединённых устройства анализа, блока субполосной обработки и устройства синтеза, при этом устройство анализа состоит из S-параллельных каналов, каждый из которых состоит из последовательно соединённых блока задержек входного сигнала, блока понижения частоты (децимации), блока полифазной фильтрации входных данных, устройство синтеза состоит из S-параллельных каналов, каждый из которых состоит из последовательно соединённых блока полифазной фильтрации выходного сигнала, блока повышения частоты (интерполяции), блока задержек выходных сигналов, отличающееся тем, что в устройство анализа дополнительно введён блок векторного дискретного преобразования Фурье, входы которого соединены с выходами блока полифазной фильтрации каждого из каналов, а выходы являются выходами устройства анализа, в устройство синтеза дополнительно введён блок обратного векторного дискретного преобразования Фурье, входы которого являются входами устройства синтеза, а выходы соединены со входами блока полифазной фильтрации каждого из каналов.A vector signal filtering device consists of a series-connected analysis device, a subband processing unit and a synthesis device, while the analysis device consists of S-parallel channels, each of which consists of a series-connected input signal delay block, a frequency reduction (decimation) block, a polyphase block filtering the input data, the synthesis device consists of S-parallel channels, each of which consists of a series-connected block of polyphase filtering of the output signal ala, frequency up-grading (interpolation) block, output signal delay block, characterized in that an additional discrete Fourier transform unit is added to the analysis device, the inputs of which are connected to the outputs of the polyphase filtering unit of each channel, and the outputs are the outputs of the analysis device, to the device of synthesis, an inverse vector discrete Fourier transform block is additionally introduced, the inputs of which are inputs of the synthesis device, and the outputs are connected to the inputs of the polyphase filtering block to zhdogo channel.
Description
Заявляемая полезная модель относится к области цифровой обработки сигналов и может быть использована в устройствах гидроакустического мониторинга.The inventive utility model relates to the field of digital signal processing and can be used in sonar monitoring devices.
Известно техническое решение (патент РФ №2453986, опубликован 20.06.2012), которое относится к устройству и способу фильтрации входного сигнала временной области для получения выходного сигнала временной области, который представляет собой представление входного сигнала временной области, отфильтрованного с использованием характеристики фильтра, имеющей неравномерную амплитудно-частотную характеристику, содержит банк фильтров комплексного анализа для генерирования множества комплексных субполосных сигналов из входных сигналов временной области, множество промежуточных фильтров, причем, по меньшей мере, один из промежуточных фильтров из множества промежуточных фильтров имеет неравномерную амплитудно-частотную характеристику, при этом множество промежуточных фильтров имеют более короткую импульсную характеристику по сравнению с импульсной характеристикой фильтра, имеющего упомянутую характеристику фильтра, и, кроме того, неравномерные амплитудно-частотные характеристики множества промежуточных фильтров вместе представляют неравномерную характеристику фильтра, и банк фильтров комплексного синтеза для синтезирования выходных данных промежуточных фильтров для получения выходного сигнала временной области. Данное устройство обеспечивает более эффективное или более гибкое манипулирование входным сигналом временной области с лучшим качеством, однако недостатком данного технического решения является низкое быстродействие и высокие аппаратные затраты при обработке векторного сигнала, высокая вычислительная сложность и высокая сложность синтеза устройства.A technical solution is known (RF patent No. 2453986, published 06/20/2012), which relates to a device and method for filtering the input signal of the time domain to obtain the output signal of the time domain, which is a representation of the input signal of the time domain filtered using a filter characteristic that has an uneven amplitude-frequency response, contains a filter bank for complex analysis to generate many complex subband signals from input signals temporarily a region, a plurality of intermediate filters, wherein at least one of the intermediate filters from the plurality of intermediate filters has an uneven frequency response, the plurality of intermediate filters having a shorter impulse response than the impulse response of a filter having said filter characteristic, and in addition, the non-uniform amplitude-frequency characteristics of the plurality of intermediate filters together represent the non-uniform filter response, and a complex synthesis filter bank for synthesizing the output of the intermediate filters to obtain an output of a time domain. This device provides more efficient or more flexible manipulation of the input signal of the time domain with better quality, however, the disadvantage of this technical solution is the low speed and high hardware costs when processing a vector signal, high computational complexity and high complexity of the synthesis of the device.
Наиболее близким техническим решением является устройство фильтрации, которое может использоваться для обработки векторного сигнала (R.E. Crochiere, L.R. Rabiner Multirate digital signal processing // Prentice Hall, 1983, 411 p.). Устройство состоит (см. фиг.1) из последовательно соединенных устройства анализа 1, блока субполосной обработки (БСОБ) 2, устройства синтеза 3, при этом устройство анализа состоит из S - параллельных каналов, каждый из которых состоит из последовательно соединенных блока задержек входного сигнала (БЗ) 4, блока понижения частоты (децимации) (БПнЧ) 5, блока полифазной фильтрации входного сигнала (БПФ) 6, блока дискретного преобразования Фурье (БДПФ) 7. Устройство синтеза состоит из S - параллельных каналов, каждый из которых состоит из последовательно соединенных блока обратного ДПФ (ОДПФ) 8, блока полифазной фильтрации выходного сигнала (БПФ) 9, блока повышения частоты (интерполяции) (БПвЧ) 10, блока задержек выходных сигналов (БЗ) 11.The closest technical solution is a filtering device that can be used to process a vector signal (R.E. Crochiere, L.R. Rabiner Multirate digital signal processing // Prentice Hall, 1983, 411 p.). The device consists (see Fig. 1) of a series-connected
Прототип относится к устройству обработки векторного (многоканального) сигнала, в котором входной сигнал, представленный последовательностью отсчетов, с помощью блока входных полифазных фильтров 1 разбивается на необходимое количество канальных сигналов, которые после различной обработки с помощью блока выходных полифазных фильтров 9 и последующего суммирования дают последовательность отсчетов выходного сигнала. Многоканальное устройство может в данном случае рассматриваться как обобщение соответствующего одноканального, в котором векторный сигнал обрабатывается параллельно S - одноканальными устройствами. При этом каждый канал основан на алгоритме взвешенного перекрывающегося сложения (WOLA). Где S - количество одноканальных сигналов.The prototype relates to a device for processing a vector (multi-channel) signal, in which the input signal, represented by a sequence of samples, is divided by the block of
По результатам вычисления сигналов на выходах каналов устройства анализа 1 осуществляется их субполосная обработка соответствующим блоком 2 (каждому канальному сигналу соответствует своя частотная полоса), включающая спектральный анализ, частотно-временной анализ, статистический анализ во временной области, демодуляцию и пр.According to the results of the calculation of the signals at the outputs of the channels of the
Определим входной векторный сигнал x(n)=[x0(n)…xi(n)…xS-1(n)]T в виде набора одноканальных сигналов xi(n), i=0, …, S-1; n=0, …, N-1, представленных прямоугольной матрицей размерностью S×N, где N - длина (число отсчетов) сигнала xi(n), i=0, …, S-1; n=0, …, N-1, S - количество одноканальных сигналов.We define the input vector signal x (n) = [x 0 (n) ... x i (n) ... x S-1 (n)] T in the form of a set of single-channel signals x i (n), i = 0, ..., S- one; n = 0, ..., N-1, represented by a rectangular matrix of dimension S × N, where N is the length (number of samples) of the signal x i (n), i = 0, ..., S-1; n = 0, ..., N-1, S is the number of single-channel signals.
Входными данными разработанного устройства на его основе являются: x(n)=[x0(n) x1(n)…xS-1(n)] - векторный (многоканальный) сигнал в матричной форме, где подматрицы x0(n), xi(n), …, xS-1(n) имеют вид (каждая подматрица соответствует отдельному одноканальному сигналу):The input data of the developed device based on it are: x (n) = [x 0 (n) x 1 (n) ... x S-1 (n)] - vector (multi-channel) signal in matrix form, where the submatrices x 0 (n ), x i (n), ..., x S-1 (n) have the form (each submatrix corresponds to a separate single-channel signal):
Недостатком данного технического решения является низкое быстродействие и высокие аппаратные затраты при обработке векторного (многоканального сигнала), высокая вычислительная сложность и высокая сложность синтеза устройства.The disadvantage of this technical solution is the low speed and high hardware costs when processing a vector (multi-channel signal), high computational complexity and high complexity of the synthesis of the device.
Задачей на решение которой направлено заявленное техническое решение является повышение вычислительной эффективности, снижение аппаратных затрат, повышение быстродействия.The problem to which the claimed technical solution is directed is to increase computational efficiency, reduce hardware costs, increase speed.
Технический результат - повышение вычислительной эффективности, снижение аппаратных затрат, повышение быстродействия.The technical result is an increase in computational efficiency, a decrease in hardware costs, an increase in speed.
Технический результат достигается за счет того, что в устройство фильтрации векторного сигнала, состоящего из последовательно соединенных устройства анализа, БСОБ и устройства синтеза, при этом устройство анализа состоит из S - параллельных каналов, каждый из которых состоит из последовательно соединенных блока задержек входного сигнала (БЗ), блока понижения частоты (децимации) (БПнЧ), блока полифазной фильтрации входных данных (БПФ), устройство синтеза состоит из S - параллельных каналов, каждый из которых состоит из последовательно соединенных блока полифазной фильтрации выходного сигнала (БПФ), блока повышения частоты (интерполяции) (БПвЧ), блока задержек выходных сигналов (БЗ), в устройство анализа дополнительно введен блок векторного дискретного преобразования Фурье (БВДПФ), входы которого соединены с выходами БПФ каждого из каналов, а выходы являются выходами устройства анализа, в устройство синтеза дополнительно введен блок обратного векторного ДПФ (БОВДПФ), входы которого являются входами устройства синтеза, а выходы соединены со входами БПФ каждого из каналов.The technical result is achieved due to the fact that in the filtering device of a vector signal, consisting of a series-connected analysis device, BSOB and synthesis device, the analysis device consists of S-parallel channels, each of which consists of a series of connected delay unit of the input signal (KB ), a frequency reduction (decimation) block (BPNCH), a polyphase filtering block of input data (FFT), the synthesis device consists of S - parallel channels, each of which consists of a series connection of a block of polyphase filtering of the output signal (FFT), block of increasing frequency (interpolation) (BPHF), block of delays of the output signals (BS), an analysis unit additionally contains a vector discrete Fourier transform (BVDPF), the inputs of which are connected to the outputs of the FFT of each channels, and the outputs are the outputs of the analysis device, an inverse vector DFT (BOVDPF) block is added to the synthesis device, the inputs of which are inputs of the synthesis device, and the outputs are connected to the inputs of the FFT of each channel.
На фиг. 1 изображена структурная схема прототипа устройства фильтрации векторного сигналаIn FIG. 1 shows a structural diagram of a prototype device for filtering a vector signal
На фиг. 2 изображена структурная схема устройства фильтрации векторного сигналаIn FIG. 2 shows a block diagram of a vector signal filtering device
На фиг. 3 изображена функциональная схема устройства фильтрации векторного сигналаIn FIG. 3 shows a functional diagram of a vector signal filtering device.
На фиг. 4 изображена блок-схема многоканального алгоритма взвешенного перекрывающегося сложения (WOLA)In FIG. 4 shows a block diagram of a multi-channel weighted overlapping addition (WOLA) algorithm
Устройство фильтрации (см. фиг. 2) векторного сигнала состоит из последовательно соединенных устройства анализа 1, блока субполосной обработки (БСОБ) 2 и устройства синтеза 3, при этом устройство анализа состоит из S - параллельных каналов, каждый из которых состоит из последовательно соединенных блока задержек входного сигнала (БЗ) 4, блока понижения частоты (децимации) (БПнЧ) 5, блока полифазной фильтрации входных данных (БПФ) 6, последовательно соединенных с блоком векторного дискретного преобразования Фурье (БВДПФ) 12, устройство синтеза состоит из блока обратного векторного ДПФ (БОВДПФ) 13 последовательно соединенного с S - параллельными каналами, каждый из которых состоит из последовательно соединенных, блока полифазной фильтрации выходного сигнала (БПФ) 9, блока повышения частоты (интерполяции) (БПвЧ) 10, блока задержек выходных сигналов (БЗ) 11.The filtering device (see Fig. 2) of the vector signal consists of series-connected
Устройство работает следующим образом.The device operates as follows.
Разработанное устройство фильтрации векторного сигнала основано на многоканальном алгоритме взвешенного перекрывающегося сложения (WOLA). Многоканальный алгоритм WOLA может рассматриваться как обобщение соответствующего одноканального алгоритма (R.E. Crochiere, L.R. Rabiner Multirate digital signal processing // Prentice Hall, 1983, 411 p.), при этом предложенная модификация позволит вычислительно эффективно обработать векторный входной сигнал, а также осуществить аппаратную реализацию с использованием современной высокопроизводительной базы.The developed vector signal filtering device is based on the multi-channel weighted overlapping addition (WOLA) algorithm. The WOLA multi-channel algorithm can be considered as a generalization of the corresponding single-channel algorithm (RE Crochiere, LR Rabiner Multirate digital signal processing // Prentice Hall, 1983, 411 p.), While the proposed modification will allow computationally efficient processing of the vector input signal, as well as implement hardware implementation with using a modern high-performance base.
По результатам вычисления сигналов на выходах каналов осуществляется их субполосная обработка блоком субполосной обработки 2 (каждому канальному сигналу соответствует своя частотная полоса), включающая спектральный анализ, частотно-временной анализ, статистический анализ во временной области, демодуляцию и пр.According to the results of the calculation of the signals at the outputs of the channels, they are subband processed by the subband processing unit 2 (each channel signal has its own frequency band), including spectral analysis, time-frequency analysis, statistical analysis in the time domain, demodulation, etc.
Определим входной векторный сигнал x(n)=[x0(n)…xi(n)…xS-1(n)]T в виде набора одноканальных сигналов xi(n), i=0, …, S-1; n=0, …, N-1, представленных прямоугольной матрицей размерностью S×N, где N - длина (число отсчетов) сигнала xi(n), i=0, …, S-1; n=0, …, N-1, S - количество одноканальных сигналов.We define the input vector signal x (n) = [x 0 (n) ... x i (n) ... x S-1 (n)] T in the form of a set of single-channel signals x i (n), i = 0, ..., S- one; n = 0, ..., N-1, represented by a rectangular matrix of dimension S × N, where N is the length (number of samples) of the signal x i (n), i = 0, ..., S-1; n = 0, ..., N-1, S is the number of single-channel signals.
Функциональная схема многоканального устройства фильтрации векторного сигнала на основе полифазного представления показана на фиг. 3.A functional diagram of a multi-channel vector signal filtering device based on a polyphase representation is shown in FIG. 3.
В данной схеме использованы следующие обозначения:In this scheme, the following notation is used:
1) S - размерность векторного сигнала x(n) на входе устройства;1) S is the dimension of the vector signal x (n) at the input of the device;
2) M - коэффициент децимации M=1…K, где K - число каналов устройства (для каждой полифазной реализации, соответствующей одному одноканальному сигналу);2) M - decimation coefficient M = 1 ... K, where K is the number of device channels (for each polyphase implementation corresponding to one single-channel signal);
3) gi(m) и ei(m) - импульсная характеристика (ИХ) i-го полифазного фильтра 6 и 9 в устройствах анализа 1 и синтеза 3 соответственно.3) g i (m) and e i (m) are the impulse response (ИХ) of the i-
Входными данными разработанного многоканального алгоритма WOLA являются:The input data of the developed multi-channel WOLA algorithm are:
1) x(n)=[x0(n) x1(n)…xS-1(n)]] - векторный (многоканальный) сигнал в матричной форме, где подматрицы x0(n), xi(n), …, xS-1(n) имеют вид (каждая подматрица соответствует отдельному одноканальному сигналу):1) x (n) = [x 0 (n) x 1 (n) ... x S-1 (n)]] is a vector (multi-channel) signal in matrix form, where the submatrices x 0 (n), x i (n ), ..., x S-1 (n) have the form (each sub-matrix corresponds to a separate single-channel signal):
2) величины S - размерность векторного сигнала x(n) на входе устройства фильтрации, M - коэффициент децимации M=1…K, где K - число каналов устройства фильтрации (для каждой полифазной реализации, соответствующей одному одноканальному сигналу);2) quantities S is the dimension of the vector signal x (n) at the input of the filtering device, M is the decimation coefficient M = 1 ... K, where K is the number of channels of the filtering device (for each polyphase implementation corresponding to one single-channel signal);
3) h(n) - ИХ ФНЧ-прототипа (вектор-строка размерностью 1×Nh). ФНЧ-прототип определяет характеристики устройства фильтрации векторного сигнала: ширину полосы канала, величину перекрытия соседних каналов и т.д. В алгоритме WOLA ИХ ФНЧ-прототипа используется в качестве окна анализа для взвешивания сигнала.3) h (n) - THEIR low-pass filter prototype (row vector of 1 × N h dimension). The low-pass filter prototype determines the characteristics of a vector signal filtering device: channel bandwidth, overlap of adjacent channels, etc. In the WOLA algorithm, their LPF prototype is used as an analysis window for signal weighting.
Для применения алгоритма необходимо, чтобы длина N была целой степенью числа 2, т.е. N=2u, где u - натуральное число. Если данное условие не выполнено, все одноканальные сигналы xi(n), i=0, …, S-1; n=0, …, N-1 должны быть дополнены требуемым количеством нулей. В случае если правая граница окна h(n) превышает отсчет с номером N-1, все одноканальные сигналы дополняются соответствующим количеством нулей, чтобы на длине N укладывалось целое число блоков длины Nh.To apply the algorithm, it is necessary that the length N be an integer power of 2, i.e. N = 2 u , where u is a positive integer. If this condition is not met, all single-channel signals x i (n), i = 0, ..., S-1; n = 0, ..., N-1 must be supplemented with the required number of zeros. If the right border of the window h (n) exceeds the count with the number N-1, all single-channel signals are supplemented with the corresponding number of zeros so that an integer number of blocks of length N h fit along the length N.
Взвешивание векторного сигнала x(n) окном может быть записано в следующем виде:The weighting of the vector signal x (n) by the window can be written as follows:
где m - номер блока длины Nh. Общее число блоков P длины Nh с перекрытием Nh-M определяется как 
Далее необходимо выполнить разбиение блоков длины Nh взвешенного векторного сигнала на неперекрывающиеся сегменты длины K и суммирование данных сегментов. Общее количество сегментов Q длины K в пределах блока длины Nh определяется как где символ 
где m=0, …, P-1, r=0, …, K-1. На основе выражений (5) может быть введена матрица 2, имеющая следующую структуру:where m = 0, ..., P-1, r = 0, ..., K-1. Based on expressions (5),
Данная матрица состоит из подматриц, при этом каждая подматрица имеет P строк, соответствующих блокам длины Nh одного одноканального сигнала xi(n), i=0, …, S-1. С учетом сказанного, матрица Z(r) имеет размерность (P·S)×K.This matrix consists of submatrices, with each submatrix having P rows corresponding to blocks of length N h of one single-channel signal x i (n), i = 0, ..., S-1. With that said, the matrix Z (r) has the dimension (P · S) × K.
После суммирования всех блоков каждого одноканального сигнала необходимо применить дискретное преобразование Фурье (ДПФ) к матрице Z(r). Данная операция может быть реализована на основе алгоритмов векторного ДПФ, предназначенных для вычисления ДПФ векторных (многоканальных) данных:After summing all the blocks of each single-channel signal, it is necessary to apply the discrete Fourier transform (DFT) to the matrix Z (r). This operation can be implemented on the basis of vector DFT algorithms designed to calculate the DFT of vector (multi-channel) data:
где Y(r) - результирующая матрица ДПФ векторного сигнала, VDFT - оператор векторного (многоканального) ДПФ.where Y (r) is the resulting DFT matrix of the vector signal, VDFT is the vector (multi-channel) DFT operator.
В настоящее время в основном применяются два подхода к вычислению векторного ДПФ [Ал.А. Петровский, А.В. Станкевич, А.А. Петровский Быстрое проектирование систем мультимедиа от прототипа // Минск, изд-во "Бестпринт", 2011, 412 с]. Первый, тривиальный, как в прототипе на фиг. 1, предполагает применение одноканального ДПФ к каждой строке матрицы Z(r) (в общей сложности, потребуется вычислить (P·S) различных одноканальных ДПФ размерности K). Второй подход базируется на вычислении одного одноканального ДПФ размерности P·S·K:Currently, two approaches to the calculation of vector DFT are mainly used [Al.A. Petrovsky, A.V. Stankevich, A.A. Petrovsky Rapid design of multimedia systems from the prototype // Minsk, Bestprint Publishing House, 2011, 412 s]. First, trivial, as in the prototype of FIG. 1, involves the application of a single-channel DFT to each row of the matrix Z (r) (in total, it will be necessary to calculate (P · S) different single-channel DFTs of dimension K). The second approach is based on the calculation of one single-channel DFT of dimension P · S · K:
где DFT - оператор одноканального ДПФ. При вычислении одноканального ДПФ матрица Z(r) "выпрямляется" и записывается как последовательность своих строк (после данного преобразования матрица Z(r) превращается в вектор-строку).where DFT is the single-channel DFT operator. When calculating a single-channel DFT, the matrix Z (r) is “straightened” and written as a sequence of its rows (after this transformation, the matrix Z (r) turns into a row vector).
В устройстве использован именно подход на основе "выпрямления" матрицы по следующим причинам:The device used exactly the approach based on the "straightening" of the matrix for the following reasons:
- алгоритм расчета векторного ДПФ напрямую влияет на суммарный объем локальной памяти и общее число коммутаторов параллельно-поточного БПФ-процессора (ППБПФ-процессора), т.е., другими словами, общий объем и организацию промежуточной памяти. При этом сведение многоканального ДПФ к одноканальному позволяет минимизировать общий объем вычислительной памяти, а, следовательно, оптимизировать структуру ППБПФ-процессора и снизить аппаратные и временные затраты.- the vector DFT calculation algorithm directly affects the total amount of local memory and the total number of switches of a parallel-stream FFT processor (PPBPF processor), i.e., in other words, the total amount and organization of intermediate memory. At the same time, reducing a multi-channel DFT to a single-channel one allows minimizing the total amount of computational memory, and, therefore, optimizing the structure of the PPPF processor and reducing hardware and time costs.
- вычисление одноканального ДПФ размерности P·S·K позволяет проще реализовать вычислительную процедуру в ППБПФ-процессоре, по сравнению с вычислением (P·S) различных ДПФ размерности K, т.е. повышается вычислительная эффективность.- the calculation of a single-channel DFT of dimension P · S · K makes it easier to implement the computational procedure in a FFT processor, in comparison with the calculation (P · S) of various DFTs of dimension K, i.e. computational efficiency improves.
После вычисления ДПФ вектора у размерности P·S·K осуществляется распределение его элементов по строкам матрицы. При этом размерность матрицы Y в (7) будет совпадать с размерностью матрицы Z(r). Матрица Y(r), как и матрица Z(r), будет состоять из подматриц:After calculating the DFT of a vector of dimension P · S · K, its elements are distributed over the rows of the matrix. In this case, the dimension of the matrix Y in (7) will coincide with the dimension of the matrix Z (r). The matrix Y (r), like the matrix Z (r), will consist of submatrices:
Завершающим этапом является формирование матрицы 
где поворачивающий множитель 
Алгоритм может быть записан в виде следующей последовательности шагов:The algorithm can be written as the following sequence of steps:
1) взвешивание векторного сигнала x(n) с помощью окна для получения сигнала 
2) разбиение взвешенного векторного сигнала (3) на неперекрывающиеся сегменты длины K и суммирование сегментов каждого одноканального сигнала в соответствии с (5);2) splitting the weighted vector signal (3) into non-overlapping segments of length K and summing the segments of each single-channel signal in accordance with (5);
3) применение векторного ДПФ (7) к матрице Z(r) с помощью одноканального ДПФ (8) размерности P·S·K и получение матрицы Y(r) в виде (9);3) application of vector DFT (7) to the matrix Z (r) using a single-channel DFT (8) of dimension P · S · K and obtaining the matrix Y (r) in the form (9);
4) формирование результирующей матрицы 
Схема многоканального алгоритма WOLA показана на фиг. 4.A diagram of the WOLA multi-channel algorithm is shown in FIG. four.
Многоканальный алгоритм WOLA-синтез является дуальным по отношению к алгоритму WOLA-анализ.The multi-channel WOLA synthesis algorithm is dual to the WOLA analysis algorithm.
Определяющим фактором вычислительной сложности при аппаратной реализации устройства фильтрации векторного сигнала является ФНЧ-прототип, формирующий частотную характеристику желаемой формы КИХ-фильтра для одного канала. Порядок ФНЧ-прототипа определяется исходя из параметров, задаваемых при разработке системы гидроакустического мониторинга: ширины полосы канала, коэффициента прямоугольности АЧХ и ее неравномерности в полосе пропускания.The determining factor of computational complexity in the hardware implementation of the vector signal filtering device is the low-pass filter prototype, which generates the frequency response of the desired shape of the FIR filter for one channel. The order of the low-pass filter prototype is determined based on the parameters specified during the development of the sonar monitoring system: channel bandwidth, frequency response squareness coefficient and its unevenness in the passband.
Как отмечалось ранее, в устройстве фильтрации осуществляется параллельная обработка входного сигнала (в рассматриваемом случае - многоканального), поэтому для повышения эффективности аппаратной реализации наиболее целесообразным представляется использование вычислителей с параллельной структурой. Такие вычислители могут быть реализованы на программируемых логических интегральных схемах. Для этой же цели используются устройства обработки с технологией CUDA. Суть технологии CUDA заключается в использовании набора параллельно работающих графических процессоров (Graphics Processing Unit - GPU) для решения неграфических задач. GPU - специализированное вычислительное устройство, которое:As noted earlier, in the filtering device, the input signal is processed in parallel (in the case under consideration, it is multi-channel), therefore, to increase the efficiency of the hardware implementation, it seems most appropriate to use computers with a parallel structure. Such calculators can be implemented on programmable logic integrated circuits. For the same purpose, processing devices with CUDA technology are used. The essence of CUDA technology is to use a set of parallel processing graphics processors (Graphics Processing Unit - GPU) for solving non-graphic tasks. GPU is a specialized computing device that:
- является сопроцессором к центральному процессору (CPU);- is a coprocessor to the central processing unit (CPU);
- обладает собственной памятью;- has its own memory;
- дает возможность параллельно выполнять большое количество отдельных потоков данных (под "потоком" понимаются параллельно выполняемые части одной программы).- It makes it possible to simultaneously execute a large number of separate data streams (by "stream" we mean parallel parts of one program).
К преимуществам технологии CUDA можно отнести кроссплатформенность, наличие набора готовых библиотек, использование расширенной версии языка "Cи" (англ. - C) с дополнительными средствами для параллельного программирования и создания многопоточных приложений на CUDA для написания программ, а также отказ от применения графического интерфейса программирования приложений (API), имеющего ряд ограничений для эффективной организации многопоточных вычислений.The advantages of CUDA technology include cross-platform, the availability of a set of ready-made libraries, the use of an extended version of the C language (C - English) with additional tools for parallel programming and the creation of multi-threaded CUDA applications for writing programs, as well as the refusal to use the graphical programming interface applications (API), which has a number of limitations for the efficient organization of multi-threaded computing.
Параметры вычислительной системы, на которой реализовано устройство, следующие: процессор Intel Core i7 3630QM (Ivy Bridge);The parameters of the computing system on which the device is implemented are as follows: Intel Core i7 3630QM processor (Ivy Bridge);
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU2014122547/08U RU148684U1 (en) | 2014-06-03 | 2014-06-03 | VECTOR SIGNAL FILTER DEVICE |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU2014122547/08U RU148684U1 (en) | 2014-06-03 | 2014-06-03 | VECTOR SIGNAL FILTER DEVICE |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| RU148684U1 true RU148684U1 (en) | 2014-12-10 |
Family
ID=53291238
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| RU2014122547/08U RU148684U1 (en) | 2014-06-03 | 2014-06-03 | VECTOR SIGNAL FILTER DEVICE |
Country Status (1)
| Country | Link |
|---|---|
| RU (1) | RU148684U1 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106980112A (en) * | 2017-05-09 | 2017-07-25 | 成都泰声科技有限公司 | Sonar array signal processing platform |
| RU173191U1 (en) * | 2017-05-10 | 2017-08-16 | Федеральное государственное автономное образовательное учреждение высшего образования "Санкт-Петербургский государственный электротехнический университет "ЛЭТИ" им. В.И. Ульянова (Ленина)" | VECTOR SIGNAL FILTER DEVICE |
-
2014
- 2014-06-03 RU RU2014122547/08U patent/RU148684U1/en not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106980112A (en) * | 2017-05-09 | 2017-07-25 | 成都泰声科技有限公司 | Sonar array signal processing platform |
| RU173191U1 (en) * | 2017-05-10 | 2017-08-16 | Федеральное государственное автономное образовательное учреждение высшего образования "Санкт-Петербургский государственный электротехнический университет "ЛЭТИ" им. В.И. Ульянова (Ленина)" | VECTOR SIGNAL FILTER DEVICE |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| AU689439B2 (en) | Digital filter having high accuracy and efficiency | |
| Deng et al. | SVD-based design and new structures for variable fractional-delay digital filters | |
| CN113346871B (en) | Multichannel multiphase multi-rate adaptive FIR digital filtering processing architecture | |
| Thakre et al. | Performance Evaluation and Synthesis of Multiplier used in FFT operation using Conventional and Vedic algorithms | |
| RU148684U1 (en) | VECTOR SIGNAL FILTER DEVICE | |
| Sokolov et al. | Implementation of cosine modulated digital filter bank on processor with ARM architecture | |
| Lorente et al. | Parallel implementations of beamforming design and filtering for microphone array applications | |
| RU173191U1 (en) | VECTOR SIGNAL FILTER DEVICE | |
| CN112087273A (en) | Odd-even overlapping channelization realization method, odd-even overlapping channelization realization system, storage medium and computer equipment | |
| CN104579239B (en) | A kind of filter method of filtering system | |
| Kim et al. | Implementation of a low-complexity low-latency arbitrary resampler on GPUs | |
| Mazur et al. | A CUDA implementation of Independent Component Analysis in the time-frequency domain | |
| Kumar et al. | An efficient closed-form design method for nearly perfect reconstruction of non-uniform filter bank | |
| Kaplun et al. | Application of non-positional codes for FIR-filter implementation using computers with CUDA technology | |
| Klionskiy et al. | Study of digital filter banks and their software-hardware implementations for wideband monitoring | |
| Grigoryan et al. | New method of signal denoising by the paired transform | |
| Galletti et al. | An algorithm for gaussian recursive filters in a multicore architecture | |
| WO2016119397A1 (en) | Channel estimation method, device and computer storage medium | |
| Ching et al. | Matrix formulation: fast filter bank | |
| Yang et al. | An efficient 18-band quasi-ansi 1/3-octave filter bank using re-sampling method for digital hearing aids | |
| Al-safi et al. | GPU based implementation of a 64-channel polyphase channalizer | |
| Reed et al. | Practical algorithm for computing the 2-D arithmetic Fourier transform | |
| Kovalev et al. | Hardware solution for Haar wavelet transform in real time | |
| Klionskiy et al. | Multichannel WOLA algorithm in hydroacoustic monitoring and radio monitioring tasks and its computer simulation in MATLAB | |
| CN111010146B (en) | Signal reconstruction structure based on fast filter bank and design method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM9K | Utility model has become invalid (non-payment of fees) |
Effective date: 20200604 |