Przedmiotem wynalazku jest sposób dozorowania sygnalów zegarowych w ukladach cyfrowych, z jed¬ nym, lub wiecej, rejestrem, poprzez który dane sa progresywnie impulsowane zegarowo sygnalami zegarowymi.W ukladach cyfrowych takich jak laczniki danych cyfrowych istnieja problemy, dotyczace dozorowania impulsów zegarowych rozprowadzanych w ukladzie.Na przyklad dane jakie sa przenoszone poprzez im¬ pulsowane zegarowo rejestry przesuwne ukladu mo¬ ga miec towarzyszacy bit parzystosci. Elementy kon¬ troli parzystosci miedzy rejestrami na pewno wy¬ kryja bledy sprzetu, jezeli te bledy powoduja ble¬ dy parzystosci. Jednakze elementy kontroli parzys¬ tosci nie wykryja wad ukladów zegarowych, które doprowadzaja sygnaly do róznych rejestrów, to jest kiedy jakikolwiek z ukladów zegarowych zatrzyma sie, zadne nowe dane nie beda impulsowa¬ ne zegarowo poprzez rejestr, kontrolowany wadli¬ wym ukladem zegarowym. Jednakze nie wywola to bledu parzystosci poniewaz stare dane, jakie po¬ zostaja w rejestrze maja wlasciwa parzystosc.Dla wykonania nadzoru wadliwego dzialania jest do dyspozycji wiele mozliwosci, które byly wyko¬ rzystywane w przeszlosci. Sa one wraz z ich ograni¬ czeniami omówione ponizej. a. Nadzorowanie przez testowanie kolejne pola¬ czen.Testowanie kolejne polaczen jest testem bardzo ogólnym, wykonywanym w lacznikach danych cyf- 10 15 20 25 30 rowych. Test wykonuje sie od poczatku polaczenia i obejmuje on wyslanie specyficznego wzoru, lub dowolnego ukladu danych z nieprawidlowa parzys¬ toscia, poprzez lacznik. Sprawdza sie na wyjsciu odpowiedniego lacznika, aby stwierdzic, ze jest otrzymany oczekiwany uklad slowa testowania ko¬ lejnego polaczen lub wzór naruszania parzystosci.Nieprawidlowe dzialanie przy testowaniu kolejnym polaczen oznacza zwykle, ze niewlasciwie ustalono droge poprzez lacznik.Znaczna liczba rodzajów wad, wylacznie z wada ukladu zegarowego, moze spowodowac wadliwe dzialanie testowania kolejnego polaczen. Trudnosci istotne dla tego rodzaju testowania sa nastepujace.Jest trudne okreslenie rodzaju wady oraz zlokalizo¬ wanie wady. Uplywa znaczny czas zanim wykryje sie wade, poniewaz testowanie kolejne polaczen ma czestotliwosc zalezna od ruchu danych. Oczywiscie ten test moze byc wykonywany z predkoscia nie¬ zalezna od natezenia przesylania danych, ale to mp- ze powodowac przeciazenie procesora. b. Nadzorowanie przy uzyciu sygnalizatorów („psów pilnujacych") ukla^w zegarowych.Nadzorowanie ukladów zegarowych polega na uzyciu monostabilnych obwodów, skojarzonych z kazdym wyjsciem bufora ukladu zegarowego na kazdej kar¬ cie obwodów drukowanych w ukladzie cyfrowym.Inaczej mówiac, kazdy z ukladów zegarowych, za¬ silajacy rejestr na karcie poprzez bufor, zasila tak¬ ze monostabilny obwód. Monostabilny obwód dzia- 108 7823 la tafk, ze jezeli nie odbierze sygnalów zegarowych w obrebie ustalonego czasu, powróci do swojego stanu stabilnego i tworzy znacznik bledu. Na¬ stepnie te znaczniki sa przeszukiwane w zwykly spo¬ sób przez miejscowy procesor. Wobec tego uzysku¬ je sie szybkie wskazanie rodzaju bledu i jego loka¬ lizacje. Omawiany uklad jest uzyteczny odpowiednio do mozliwosci uzyskania szybkiej diagnozy niepra¬ widlowosci dzialania ukladu zegarowego i wyzna¬ czenia miejsca wady. Jednakze ma te niedogodnosc, ze wymaga obszernego zestawu obwodów logicz¬ nych, aby tworzyc skuteczne nadzorowanie oraz nie nadzoruje buforów ukladów zegarowych wewnatrz rejestru powtarzania impulsowania zegarowego. ' c. Posrednie nadzorowanie przez parzystosc.Innym sposobem" nadzorowania wad ukladów zega¬ rowych jest takie laczenie obwodów, aby zapewnic wytwarzanie, przez kazdy dowolny blad ukladu ze¬ garowego, odpowiednich bledów parzystosci. Zwyk¬ le wykonuje sie rejestr powtarzania impulsowania fizycznie z wiecej niz jednego obwodu scalonego, na przyklad, dwóch obwodów scalonych przerzul;- nika D, które sa uzyte dla utworzenia rejestru pow¬ tarzanego impulsowania o szerokosci 11 bitów.Nastepnie uclad ten zasila obydwa obwody sca¬ lone z ukladów zegarowych, osobno buforowanych.Wobec tego w przypadku wady dzialania jednego z buforów ukladów zegarowych, pojawiaja sie ble¬ dy parzystosci, poniewaz w rejestrze powtarzania impulsowania polówki nie zostana przekazane po¬ przez nowe dane, natomiast drugie polówki zostana przekazane. Znacznik parzystosci jest standardowo przeszukiwany przez miejscowy procesor, wobec czego uzyskuje sie szybkie wskazanie bledu. Uklad ma takie niedogodnosci, jak to, ze wskazywanie wa¬ dy nie wyznacza bezposrednio wady ukladu zega¬ rowego i trzeba przeprowadzic bardziej szczególo¬ wa analize dla ustalenia typu wady, oraz trzeba znacznie zwiekszyc liczbe buforów ukladów zega¬ rowych, aby zapewnic dwa niezalezne uklady zega¬ rowe dla jednego rejestru.Sposób nadzorowania sygnalów zegarowych w ukladach cyfrowych wedlug wynalazku charak¬ teryzuje sie tym, ze bit nadzoru ukladu zegarowe¬ go zegarowo impulsuje sie poprzez przerzutniki nadzorowe. Kazdy z przerzutników kojarzy sie z re¬ jestrem 1 tworzy sie lancuch nadzoru pod kontrola nadzorowanych ukladów zegarowych. W przypadku nieobecnosci jednego lub wiecej wspomnianych syg¬ nalów zegarowych, uniemozliwia sie przesuwanie bitu nadzoru ukladu zegarowego do konca lancucha • nadzorowego i wykonuje sie jego monitorowanie po przesunieciu poprzez lancuch nadzorowy dla stwierdzenia czy ten bit zostal przesuniety poprzez wspomniany lancuch nadzoru.Bit nadzorowania ukladu zegarowego odwraca sie po skutecznym wykonaniu przesuniecia poprzez lan¬ cuch nadzoru oraz ponownie zegarowo progresyw- nie impulsuje sie poprzez ten lancuch nadzoru i po¬ nownie monitoruje sie po przesunieciu, przy czym ten bit nadzorowania ukladu zegarowego odwraca sie po kazdym przesunieciu w sposób powtarzalny dotad, az wykryje sie blad.Bit nadzoru ukladu zegarowego monitoruje sie na róznych stopniach wzdluz lancucha nadzoru 782 4 w przypadku wykrycia bledu i lokalizuje sie miejsce bledu.Stosuje sie nadzorujace przerzutniki wykorzystu¬ jace jalowe polozenia w rejestrze, nie wywierajace 5 wplywu, ani nie bedace pod wplywem normalnych funkcji rejestrów.Korzystnie stosuje sie nadzorujace przerzutniki bedace zespolami niezaleznymi, oddzielonymi od re¬ jestrów, ale sterowanymi sygnalami zegarowymi 10 rejestrów.Przedmiot wynalazku uwidoczniono w przykladzie wykonania na rysunku, na którym fig. 1 przedstawia schemat grupy reprezentatywnej odpowiednich cze¬ sci karty obwodów drukowanych ukladu cyfrowego, 15 a fig. 2 przedstawia schemat zbioru kart obwodów drukowanych wedlug fig. 1, które razem tworza jeden blok.Na fig. 1 przedstawiono, ze karta obwodowa 10 ma szereg rejestrów 11 powtarzania impulsowania 20 zegarowego, które impulsuja zegarowo dane na drodze od linii wejsciowych do linii wyjsciowych.Dla kazdego rejestru 11 jest wykonany osobny uklad zegarowy na odpowiednich wejsciach im¬ pulsów zegarowych 14 do 17. Kazdy impuls zega- 25 rowy jest doprowadzony do jego odpowiedniego re¬ jestru 11 poprzez indywidualny bufor zegarowy 18.W wiekszosci przypadków typowe rejestry pro¬ dukowane przemyslowo, z których tworzy sie re¬ jestry 11 powtarzania impulsów zegarowych, nie 30 daja dokladnej liczby bitów, jaka jest pozadana dla powtarzania impulsów zegarowych, przy czym w rejestrach powtarzania impulsów zegarowych sa bity zapasowe. Fakt ten jest wykorzystany wedlug wynalazku, chociaz trzeba pamietac, ze zapasowe 35 bity nie zawsze beda i trzeba bedzie projektowac rejestry 11 z nadmiarem dla uzyskania dodatko¬ wego bitu dla zastosowania rozwiazania wedlug wynalazku. Jest takze mozliwym zastosowanie te¬ go rozwiazania przez wykorzystanie przerzutnika w ukladzie oddzielonym od rejestru i sterowanym przez nadzorowany uklad zegarowy.Przyklad wykonania zawiera uklad zapadkowy 19 bitu nadzoru ukladu zegarowego na karcie 10 dla przekazania tego bitu do polaczenia 20. Uklad 45 zapadkowy 19 jest sterowany sygnalem sterowa¬ nia na polaczeniu 21 pobieranym z miejscowego procesora (nie pokazanego). Bit nadzoru ukladu zegarowego w polaczeniu 20 jest przystosowany do laczenia poprzez wszystkie rejestry 11 tak jak po- go kazano i wystepuje na wyjsciu z karty w pola¬ czeniu 22. Kazdy rejestr 11 ma nadzorowy prze- rzutnik, który ma jeden ze stopni rejestru, przy czym do jednego jego wejscia jest doprowadzany bit nadzorowy. Po otrzymaniu sygnalu z ukladu zegarowego, przylaczonego do rejestru, nadzorowy przerzutnik zostaje wyzwolony i wysyla nadzoro¬ wy bit do nastepnego rejestru. Jest to przeprowa¬ dzane ciagle poprzez cala grupe rejestrów.Na fig. 2 przedstawiono uklad cyfrowy bloku 23, 60 zawierajacy zbiór kart 10, które sa pokazane jako karta 1.... karta n. Blok 23 jest sterowany przez miejscowy procesor 24, a karta 1 ma uklad zapad¬ kowy 19 bitu nadzoru ukladu zegarowego jak opi¬ sano powyzej. Bit nadzoru jaki wystepuje na wyj- 65 sciu 22 karty 1 jest doprowadzany do karty 2, gdzie5 jest on laczony poprzez wszystkie rejestry pow¬ tarzania impulsu zegarowego, jak to opisano wy¬ zej w nawiazaniu do fig. 1. Podobnie bit nadzoru jest doprowadzany szeregowo do wszystkich innych kart w bloku 23, a wyjscie ostatniej karty {karta n) powraca do miejscowego procesora 24.Sposób dzialania polega na tym, ze miejscowy procesor 24 steruje ukladem zapadkowym 19 bitu nadzorowego tak, aby na wyjsciu tego ukladu byla logiczna jedynki. Pod warunkiem, ze nie ma wad¬ liwego dzialania ukladu zegarowego, bit nadzoru przesunie sie poprzez karte 1 i przez wszystkie inne karty w bloku 23. Miejscowy procesor, po za¬ pewnieniu dostatecznie duzego czasu dla bitu nad¬ zoru, aby przesunal sie poprzez blok, bada ten bit na wyjsciu ostatniego stopnia powtarzania impul¬ su zegarowego ostatniej karty (karta n).Jezeli bit jest logiczna jedynka, to miejscowy procesor wie, ze byly obecne wszystkie fazy ze¬ garowe. Nastepnie miejscowy procesor ustawia wyjscie ukladu zapadkowego bitu nadzoru^ ukladu zegarowego na logiczne zero i sprawdza, czy zero prawidlowo przesuwa sie poprzez blok 23. Ta czyn¬ nosc jest stale powtarzana. Jezeli bit nadzoru ukla¬ du zegarowego nie przesuwa sie poprzez blok, miej¬ scowy procesor wtedy monitoruje ten stan bitu na wyjsciu kazdej karty bloku, umozliwiajac w ten sposób miejsce zlokalizowania bledu do jednej kar¬ ty. Lokalizacja do jednej karty jest uwazana za wystarczajaca. Jednakze jest widoczne, ze jest mo¬ zliwa dalsza lokalizacja, która pozwala wyznaczyc szczególna faze impulsu zegarowego na danej plyt¬ ce przez zastosowanie sposobu wedlug wynalazku.Nalezy pamietac, ze normalny przeplyw danych przez rejestry jest nadzorowany w sposób konwen¬ cjonalny, na przyklad przez sprawdzenie parzys¬ tosci, niezaleznie od wyzej opisanego sposobu nad¬ zorowania sygnalu zegarowego.Sposób wedlug wynalazku ma przewage nad po¬ przednio wspomnianym sposobem stosowania syg¬ nalizatorów („psów pilnujacych") polegajaca na tym, ze umozliwia znaczne ograniczenie sprzetu.Jedna z przyczyn tego jest uzycie rejestru powta¬ rzania impulsu zegarowego, w którym wykorzystu¬ je sie istniejace w nim zwykle bity zapasowe do powtarzanego impulsowania zegarowego bitu nadzo¬ rowania ukladu zegarowego. Gdyby uzyc sposób sygnalizatorów, trzeba byloby uzyc monostabilny obwód, mimo ze w rejestrach sa bity zapasowe.Równiez byloby potrzebne wykonanie funkcji su¬ my logicznej na monostabilnych wyjsciach, aby wytworzyc zbiorczy znacznik bledu i uniknac prze¬ szukiwania indywidualnego kazdego znacznika bledu impulsu zegarowego, kiedy nie ma bledów zegarowych. Ta funkcja sumy logicznej w rozwia¬ zaniu wedlug wynalazku jest wykorzystana au¬ tomatycznie, bez potrzeby stosowania dodatkowych ukladów logicznych. 782 6 Ponadto nadzór jest wykonany wedlug wynalaz¬ ku w stosunku do buforów zegarowych wewnatrz rejestrów powtarzania impulsów zegarowych. Moze wystapic niekiedy przypadek, ze rejestr nie ma 5 zapasowego bitu, lub uklad zegarowy, jaki ma byc nadzorowany, nie jest uzyty do celów powtarzania impulsów zegarowych. W" tych przypadkach trzeba zakladac dodatkowe przerzutniki, aby tworzyc sek¬ wencje (impulsowac zegarowo wedlug sekwencji) 10 dla bitu nadzorowania ukladu zegarowego z tymi fazami.Glówna zaleta rozwiazania wedlug wynalazku jest umozliwienie bardzo szybkiego wykrycia i do¬ kladnego zlokalizowania wad dzialania ukladu ze- !5 garowego, bez koniecznosci uzycia dodatkowych elementów logicznych.Zastrzezenia patentowe 20 1. Sposób nadzorawania sygnalów zegarowych w ukladach cyfrowych, które maja jeden lub wie¬ cej rejestrów, w których dane progresywnie zega¬ rowo impulsuje sie wspomnianymi sygnalami ^ze¬ garowymi, znamienity tym, ze bit nadzoru ukladu 25 zegarowego progresywnie impulsuje sie zegarowo poprzez nadzorujace przerzutniki, przy czym kazdy z przerzutników kojarzy sie z jednym z rejstrów i tworzy sie razem lancuch nadzoru, sterowany wspomnianymi ukladami zegarowymi tak, ze so w przypadku braku jednego lub wiecej sygnalów zegarowych, uniemozliwia sie przesuniecie bitu nadzoru ukladu zegarowego do konca lancucha nad- „ zoru oraz monitoruje sie bit nadzoru ukladu ze¬ garowego po jego przesunieciu poprzez lancuch 35 nadzoru i stwierdza sie czy ten bit przesunal sie poprzez lancuch nadzoru czy nie przesunal sie. 2. Sposób wedlug zastrz. 1, znamienny tym, ze bit nadzorowania ukladu zegarowego odwraca sie po skutecznym wykonaniu przesuniecia poprzez lan- 40 cuch nadzoru oraz ponownie zegarowo progresyw¬ nie impulsuje ' sie poprzez ten. lancuch nadzoru i ponownie monitoruje sie po przesunieciu, przy czym ten bit nadzorowania ukladu zegarowego od¬ wraca sie. po kazdym przesunieciu w sposób pow- .« tarzalny dotad, az wykryje blad. 3. Sposób wedlug zastrz. 2, znamienny tym, ze bit nadzoru ukladu zegarowego monitoruje sie na róz¬ nych stopniach wzdluz lancucha nadzoru w przy¬ padku wykrycia bledu i lokalizuje sie miejsce bledu. 50 4. Sposób wedlug zastrz. 1, znamienny tym, ze stosuje sie nadzorujace przerzutniki wykorzystu¬ jace jalowe polozenia w rejestrze, nie wywieraja¬ ce wplywu, ani nie bedace pod. wplywem normal¬ nych funkcji rejestrów. 55 5. Sposób wedlug zastrz. 4, znamienny tym, ze stosuje sie nadzorujace przerzutniki bedace zespo¬ lami niezaleznymi, oddzielonymi od rejestrów, ale sterowanymi sygnalami zegarowymi rejestrów.108 782 21 14 15 16 11 20 19 18 18 ff H 10 fi H 22 Fig. 1 1 10 1. 9 22 2 iO I 22 i i 2A n 10 1 1 k22 ' i i J Fig 2 2*\ LDA — Zaklad 2 —Zam. 2366/80 nakl. 110 szt.Cena 45 zl PL