NL8701392A - In verschillende modes schakelbare geheugeninrichting. - Google Patents

Description

PHN 12.162 1 N.V. Philips' Gloeilampenfabrieken te Eindhoven In verschillende modes schakelbare geheugeninrichting.

De uitvinding heeft betrekking op een in verschillende modes schakelbare geheugeninrichting van het ladingsgekoppelde schuifregistertype voor het opslaan van beeldinformatie, welke geheugeninrichting in verscheidene geheugensekties is verdeeld, die althans in 5 een eerste en in een tweede mode van de geheugeninrichting respektievelijk in een recirkulatiemode en in een serieële mode geschakeld zijn, waartoe in schakelmiddelen is voorzien.

Een dergelijke geheugeninrichting is beschreven in de Europese octrooiaanvrage nr. 0 118 950. De aldaar beschreven geheugen-10 inrichting wordt gebruikt in een teletekstachtergrondgeheugen in een televisie-ontvanger. De genoemde recirkulatiemode is voor een geheugen van het ladingsgekoppelde schuifregistertype een noodzaak, daar de informatie daarin in kapaciteiten wordt opgeslagen. Daar de kapaciteiten de eigenschap vertonen lading te laten weglekken, is het nodig om deze 15 lading binnen een vastgestelde minimumtijd aan te vullen. Dit gebeurt tijdens het recirkuleren van de informatie. In de tweede mode van de geheugeninrichting waarbij de geheugensekties in serie geschakeld zijn, wordt informatie ingelezen. In een uitleesmode wordt een van de geheugensekties van de geheugeninrichting uitgelezen. Dit kan 20 plaatsvinden gedurende het recirkuleren van de informatie in de geheugensekties ter opfrissing van de in een geheugencel opgeslagen informatie.

De hiervoor beschreven geheugeninrichting van het ladingsgekoppelde schuifregistertype is gebruikt in een 25 teleteksttoepassing. Een verdere specifieke toepassing van dergelijke geheugens is onder meer beschreven in het artikel "Applications of picture memories in television receivers" van E.J. Berkhoff et al., in IEEE Transactions on Consumer Electronics, Vol. CE-29, No. 3, augustus 1983, bladzijden 251-258. Zoals beschreven in het artikel kan in plaats 30 van teletekstinformatie ook video-informatie in verscheidene geheugensekties van elk 308 kilo-bits groot worden opgeslagen. Elke geheugensektie wordt hierbij gevormd door een geïntegreerd geheugen 870 1 39 2.

PHN 12.162 2 dat is samengesteld uit acht serie-parallel-serie-geheugendelen, waarin de toegevoerde informatie gedemultiplexed wordt ingelezen. Om aldus video-informatie te verwerken, zijn behalve de genoemde geheugensekties ook verdere schakelmiddelen nodig om de informatie naar de goede 5 geheugensekties te leiden. Uit het aangehaalde artikel van E.J. Berkhoff blijkt duidelijk dat geheugens van het ladingsgekoppelde schuifregistertype in verscheidene toepassingen zoals: (multi)beeld in beeld, stilstaand (bevroren) beeld, reduktie van "large area flicker", ruisreduktie, reduktie van "kruiskleuren" en kruisluminantie, worden 10 benut. In de verscheidene toepassingen wordt de informatie op verscheidene manieren opgeslagen en verwerkt/bewerkt. Derhalve dient in een besturing van zulke geheugens te worden voorzien om deze op geschikte wijze te laten funktioneren.

Het is het doel van de uitvinding om in een 15 geheugeninrichting van het ladingsgekoppelde schuifregistertype te voorzien, dat een veelzijdig gebruik toestaat. Het is een verder doel van de uitvinding om in een geheugeninrichting van het genoemde soort te voorzien voor veelzijdig gebruik, waarbij de daartoe benodigde schakelmiddelen voor het instellen van de verschillende modes tot een 20 acceptabele omvang is beperkt. De geheugeninrichting volgens de uitvinding heeft daartoe tot kenmerk, dat de geheugeninrichting met de schakelmiddelen volledig is geïntegreerd en verder een parallel-in-parallel-uit-mode heeft waarbij elke geheugensektie een eigen ingangs-en uitgangsklem bezit.

25 Een verdere uitvoeringsvorm van de geheugeninrichting volgens de uitvinding heeft het kenmerk, dat de geheugeninrichting een demultiplex/multiplex-mode heeft, waarbij op een ingangsklem toegevoerde informatie successievelijk aan ten minste twee geheugensekties wordt toegevoerd, welke sekties eveneens in multiplexmode uitleesbaar zijn en 30 waarvan de opgeslagen informatie successievelijk aan een uitgangsklem wordt toegevoerd. Een dergelijke geheugeninrichting kan met groot voordeel worden toegepast in bijvoorbeeld 100 Hz televisie (konversie rasterfrekwentie van 50 Hz naar 100 Hz).

De uitvinding zal verder worden toegelicht aan de hand 35 van in een tekening weergegeven voorbeelden, in welke tekening figuur 1 een blokschema van een geïntegreerde geheugeninrichting volgens de uitvinding weergeeft, 870 1392 t PHN 12.162 3 figuur 2 een blokschema van de geheugeninrichting in tijd-multiplex-mode toont, figuur 3 een tijdsdiagram van verschillende in de geheugeninrichting van figuur 2 optredende signalen weergeeft, 5 figuur 4 een blokschema weergeeft van een schakeling voor het opwekken van interne klokpulsen, figuur 5 een tijdsdiagram van verscheidene in de schakeling voor het opwekken van interne kloksignalen optredende signalen weergeeft, 10 figuur 6 een blokschema van het dekodeer- en timingblok DTB uit figuur 1 toont, en figuren 7a en 7b tijd-pulsdiagrammen van de in het dekodeer- en timingblok optredende signalen geven,

Figuur 8 een gedetailleerd schema van het dekodeer- en 15 timingblok toont.

De in het figuur 1 weergegeven geïntegreerde geheugeninrichting bevat vier geheugensekties CCD-A, CCD-B, CCC-C, CCC-D die elk 308 kilo-bit aan informatie kunnen bevatten. De geïntegreerde geheugeninrichting volgens de uitvinding is verpakt in een 20-pins-20 omhulling, waarvan de pinnen de volgende aansluitverdeling hebben: vier klemmen ontvangen ingangssignalen MIO tot en met MI3, vier klemmen leveren uitgangssignalen M00 tot en met M03, twee klemmen ontvangen een positieve voedingsspanning VDD (een voor het geheugen op zich, een voor de besturingslogika), twee klemmen ontvangen een negatieve 25 voedingsspanning VSS (een voor het geheugen, een voor de besturingslogika), vier klemmen ontvangen stuursignalen MC, MCEN, MG, MRN/SC voor het besturen van de geïntegreerde geheugeninrichting, welke vier stuursignalen onder andere het hoogfrekwentpulskloksignaal MC omvatten. Verder is er in een ingangsklem SDI voorzien voor het 30 toevoeren van seriële data en een klem TEST voor testdoeleinden. Twee aansluitklemmen zijn niet gebruikt. De aansluitklem voor testdoeleinden is voor het toelichten van de uitvinding niet van belang evenals de vier aansluitklemmen VDD, VDD', VSS en VSS'. De kern van de uitvinding van de in blokschema weergegeven geheugeninrichting betreft het in 35 verschillende modes bedrijven van de vier weergegeven geheugensekties en de schakelmiddelen ervoor. De schakelmiddelen bevatten vier schakelaars SWRO tot en met SWR3, vier schakelaars SWIO tot en met SWI3, twee 870 1 39 2

A

PHN 12.162 4 schakelaars SWPT1 en SWPT2, een schakelaar SWS, een schakelaar SWST en verder schakelselektiemiddelen SSR, welke verderop zullen worden toegelicht. De schakelaars en de schakelselektiemiddelen worden bestuurd met behulp van onder andere aan een dekodeer- en timingblok DTB 5 toegevoerde besturingssignalen, die via de ingangsklemmen MG, MC, MCEN, MRN/SC, en SDI worden toegevoerd. Op welke wijze de schakelmiddelen en de schakelselektiemiddelen door de stuursignalen worden bediend, zal verderop worden toegelicht.

In de weergegeven stand 1 van de schakelaars SWIO tot en 10 met SWI3 zijn de vier geheugensekties CCD-A tot en met CCC-D in serie geschakeld. Zoals in de figuur is te zien, is de uitgang van de geheugensektie CCD-A naar de ingang van geheugensektie CCD-B gevoerd via schakelaar SRWO en de ingang 1 van schakelaar SWI1. Evenzo is de uitgang van de geheugensektie CCD-B toegevoerd via schakelaar SWR1 en schakelaar 15 SWI2 aan de ingang van de geheugensektie CCD-C. De uitgang van de geheugensektie CCD-C is via schakelaar SWR2 en schakelaar SWI3 naar de ingang van de vierde geheugensektie CCC-D toegevoerd, waarvan de uitgang via schakelaars SWS en SWR3 en via SWIO aan de ingang van de sektie CCD-A wordt toegevoerd. Echter wordt nu schakelaar SWS omgezet van stand 20 1 zoals weergegeven naar stand 2 dan is via de ingangsklem SDI seriële data aan de geheugensektie CCD-A toe te voeren. Daar de geheugensekties CCD-A tot en met CCC-D in serie staan, is via de klem SDI seriële data toe te voeren aan de geheugensekties om daarmee alle geheugensekties te vullen. Via de uitgang van de geheugensektie CCD-D en de schakelaar SWST 25 is de informatie via de uitgangsklem M03 weer uit te lezen. Worden nu de schakelaars SWRO tot en met SWR3 in stand 2 gezet evenals de schakelaars SWIO tot en met SWI3 dan zijn de vier geheugensekties CCD-A tot en met CCD-D parallel te gebruiken. Elke geheugensektie i is aangesloten op een bijbehorende ingangsklem Mli en aangesloten op een bijbehorende 30 uitgangsklem MOi, waarbij 0<i<3 is. De informatie toegevoerd aan de ingangsklemmen MIO tot en met MI3 worden in ingangsflipfloppen IFO tot en met IF3 ingeklokt, waartoe deze ingangsflipfloppen IFO tot en met IF3 de klokpulsen MC ontvangen. Via de schakelaars SWRO tot en met SWR3 die in stand twee zijn gezet, wordt de informatie via schakelaar SWIO tot en 35 met SWI3, die eveneens in stand twee is gezet, in de bufferflipfloppen BFFO tot en met BFF3 gezet. De buff erf lipf loppen BFFO tot en met BFF3 ontvangen daartoe een klokpuls MCI, die van de klokpuls MC is afgeleid.

8701592 PHN 12.162 5

Het doel van de bufferflipfloppen BFFO tot en met BFF3 zal verderop worden toegelicht. De in de geheugensekties ingeklokte informatie kan aan de uitgang worden uitgelezen, welke uitgang daartoe is aangesloten op de uitgangsflipfloppen 0F0 tot en met 0F3, waarvan de uitgang op een 5 uitgangsversterker 10 tot en met 13 is aangesloten. De uitgangen van de uitgangsversterkers 10 tot en met 13 zijn aangesloten op de uitgangsklemmen M00 tot en met M03. De uitgangsversterkers 10 tot en met 13 kunnen in een hoge impedantiemode worden gezet door een stuursignaal op de ingangen HIZO tot en met HIZ3. Het doel hiervan is om de 10 mogelijkheden te scheppen om verscheidene geïntegreerde geheugeninrichtingen zoals weergegeven in figuur 1 parallel op een databus aan te sluiten.

In een derde mode (demultiplex) wordt informatie via de ingangsklem MIO en ingangsklem MI1 toegevoerd aan respektievelijk de 15 geheugensekties CCD-A en CCD-C, en CCD-B en CCC-D. De informatie aangeboden op ingangsklem MIO wordt via de ingangsflipflop IFO ingeklokt met de klokpulsen MC. Deze informatie wordt ook overgenomen door de flipflop MFFO, die eveneens de klokpulsen MC ontvangt. De schakelaars SWIO tot en met SWI3 zijn in stand drie gezet, zodat de flipfloppen BFFO 20 en BFF2 respektievelijk verbonden zijn met de ingangsflipflop IF0 en de flipflop MFFO. De bufferflipfloppen BFFO en BFF2 ontvangen klokpulsen MCI die een pulsfrekwentie hebben, die de helft is van de pulsfrekwentie van de klokpulsen MC. Verderop zal worden toegelicht hoe de klokpulsen MCI van de klokpulsen MC worden afgeleid. Het gevolg van deze aansturing 25 is, dat een eerste informatiebit via MFFO en schakelaar SWI2 aan de buffer BFF2 worden toegevoerd en dat een tweede bitinformatie aan BFFO wordt toegevoerd als de klokpuls MCI deze bufferflipfloppen BFFO en BFF2 aktief maakt. Het resultaat van het voorgaande is dat de informatiestroom op klem MIO in demultiplex-wijze aan de geheugensekties 30 CCD-A en CCD-C worden toegevoerd. Op dezelfde wijze wordt de informatiestroom via ingangsklem MI1 en ingangsflipflop IF1 toegevoerd aan de bufferflipflop BFF1 behorende bij de geheugensektie CCD-B en via de multiplexflipflop MFF1 aan bufferflipflop BFF3, welke behoort aan het geheugensekties CCD-D, toegevoerd. De via de demultiplexerschakeling 35 toegevoerde informatie aan de geheugensekties CCD-B en CCD-D wordt via een multiplexschakelaar SWPT2 toegevoerd aan een uitgangsflipflop 0F1 welke via een uitgangsversterker 11 de data weer toevoert aan 87Q139 2 PHN 12.162 6 uitgangsklem M01. De multiplexschakelaars SWPT1 en SWPT2 worden met dezelfde klokpulsen MCI bediend worden toegevoerd aan de bufferflipflops BFFO tot en met BFF3.

Indien de schakelaars SRWO tot en met SRW3 in de positie 5 één worden gezet, en de schakelaars SWIO tot en met SWI3 in de positie twee dan worden de geheugensekties CCD-A tot en met CCD-D parallel in de cirkulatiemode bedreven.

Een verdere mode, waarin de geheugeninrichting volgens de uitvinding kan werken, is de zogenaamde aftastmode, waarin de 10 geheugensekties CCD-A tot en met CCD-D één voor één worden afgetast. In deze aftastmode wordt één van de uitgangen van de vier geheugensekties CCD-A tot en met CCD-D via de schakelselektiemiddelen SSR verbonden met de uitgang M03 via de schakelaar SCRO die dan in stand één staat en via de schakelaar SWST die dan in positie twee staat.

15 Ook kan tijdens de aftastmode de seriële data-ingang SDI via de schakelselektiemiddelen SSR verbonden worden met de uitgang M03.

Verderop zal worden toegelicht waarom deze direkte verbinding van ingangsklem SDI naar uitgangsklem M03 aan de geheugeninrichting volgens de uitvinding is toegevoegd.

20 In de aftastmode worden de uitgangen van de geheugensekties CCD-A tot en met CCD-D via de schakelselektiemiddelen SSR een voor een met de uitgangsklem M03 verbonden. De schakelselektiemiddelen SSC bevatten daarvoor een serieschakeling van een vijftal flipflops, waarvan een eerste gemerkt met I met het 25 kloksignaal MC wordt aangestuurd en waarvan de overigen met een stuurpuls SC worden aangestuurd. De stuurpuls SC wordt van extern toegevoerd via de ingangsklem MRN/CS en via flipflop SFFO, die met de stuurpulsen MCI wordt geklokt aan een tijdvertragend element SC-DELAY wordt toegevoerd. De ingang van de met klokpulsen MC gedreven flipflop 30 is verbonden met de ingangsklem SDI. Elke uitgang van de vier met stuurpuls SC gedreven flipfloppen is verbonden met een bijbehorende EN-poort, waarvan een tweede ingang is verbonden met een bijbehorende uitgang van de geheugensekties CCD-A tot en met CCD-D. De uitgangen van de vier met stuurpuls SC gedreven flipfloppen zijn verder verbonden met 35 een vier-ingangs EN-poort, waarvan de uitgang met de ingang van een verdere twee-ingangs EN-poort is verbonden. De tweede ingang van de verdere EN-poort is verbonden met de ingangsklemmen SDI. De vier twee- 8701392 PHN 12.162 7 ingangs EN-poort, die via de verdere EN-poort met de vijf-ingangs 0F-poort is verbonden, verbindt de serieële ingang SDI met de uitgangsklem M03 (via schakelaars SCRO, SWST en via de uitgangsflipfloppen 0F3 en uitgangsbuffer 13), indien de ingangen van de 5 vier-ingangs EN-poort elk de logische waarde nul hebben.

De werking van de schakelselektiemiddelen SSR in de aftastmode van de geheugeninrichting is als volgt. Eenvoudigheidshalve wordt aangenomen, dat in de aftastflipflop die op de met de klokpulsen MC gedreven flipflop is aangesloten een aftastbit met een logische 10 waarde "1" is opgeslagen, en dat in de overige drie flipfloppen de logische waarde "O" is opgeslagen. Via de EN-poort, die op deze flipflop is aangesloten, wordt nu informatie uit de geheugensektie CCD-A, die met de stuurpulsen MCI wordt gestuurd, doorgelaten naar de uitgangsklem M03. Na het uitlezen van de geheugensektie CCD-A kan nu door het 15 toevoeren van een stuurpuls SC aan de vier flipfloppen het aftastbit naar de volgende flipflop worden verschoven. Het aftastbit staat daarna in de tweede flipflop, zodat nu de informatie uit de geheugensektie CCD-B via de bijbehorende EN-poort naar de uitgang M03 wordt gevoerd. Evenzo wordt het aftastbit na het uitlezen van de geheugensektie CCD-B onder 20 besturing van de stuurpuls SC naar de derde flipflop verschoven, waarna de geheugensektie CCD-C wordt uitgelezen en de daarin opgeslagen informatie via de bij de derde flipflop en bij de geheugensektie CCD-C behorende EN-poort naar de uitgangsklem M03 wordt toegevoerd. Na een volgende stuurpuls SC staat het aftastbit in de vierde flipflop en wordt 25 de informatie uit de vierde geheugensektie CCD-D uitgelezen en via de bijbehorende EN-poort aan de uitgangsklem M03 toegevoerd.

Bij het opwekken van een stuurpuls SC via de ingangsklem MRN/SC en het tijd-vertragend element SC-DELAY wordt parallel een pulsvormig schakelstuursignaal SCRO opgewekt via de pulsvormer PSH. Dit 30 schakelstuursignaal SCRO bedient schakelaar SCRO, die daardoor even in stand 1 wordt gezet. Het uitgangssignaal van de vierde flipflop, die door de stuurpuls SC wordt gedreven, wordt dan via de schakelaar SWST naar de uitgang M03 gevoerd. Dit uitgangssignaal is steeds nul, totdat na voldoende stuurpulsen SC het aftastbit in de vierde flipflop is 35 opgeslagen. Bij toepassing van verscheidene geheugeninrichtingen volgens figuur 1 voor het opslaan van vele pagina's teletekstinformatie wordt de uitgang M03 van de ene geheugeninrichting verbonden met de serieële 870 1 59 2 PHN 12.162 8 data-ingang SDI van de volgende geheugeninrichting. In de gegeven situatie waarin het aftastbit in de vierde flipflop is opgeslagen en de schakelpuls SCRO wordt opgewekt, zal het aftastbit bij een eerstvolgende klokpuls MC via de uitgang M03 van de ene geheugeninrichting en via de 5 daarop aangesloten ingang SDI van de andere geheugeninrichting in de flipflop, die ook met de klokpuls MC wordt gedreven, van de schakelselektiemiddelen SSC van die andere geheugeninrichting worden opgeslagen. Het resultaat van deze opstelling is, dat bij een eerstvolgende stuurpuls SC de aftastbit in de eerste met de stuurpuls SC 10 gedreven flipflop van de schakelselektiemiddelen SSC van die andere geheugeninrichting wordt opgeslagen, zodat daarvan de geheugensektie CCD-A kan worden uitgelezen, enzovoorts.

In de ene geheugeninrichting, die de aftastpuls heeft "geleverd" bevat nu elke met de stuurpuls SC gedreven flipflop de 15 logische waarde "0", hetgeen door de viervoudige ingang EN-poort wordt gedetekteerd. De uitgang van deze viervoudige ingang EN-poort is samen met de ingang SDI aan de verdere twee-ingang EN-poort toegevoerd met het doel in deze situatie die ingang SDI rechtstreeks met de uitgang M03 (via de diverse flipfloppen en uitgangsversterker) te verbinden. De 20 geheugeninrichting is als het ware "transparant".

Opgemerkt dient te worden dat de schakelaars SWRO tot en met SWR3, SWIO tot en met SWI3, SWPT1, SWPT2, SWS, SCRO en SWST eveneens zoals de schakelselektiemiddelen met logische EN- of OF-poorten zijn gerealiseerd.

25 In figuur 2 is in vereenvoudigde vorm een deel van de geheugeninrichting volgens de uitvinding weergegeven die in tijdmuliplexmode wordt bedreven. Figuur 2 toont dat de informatie op de ingangsklem MIO aan de ingangsflipflop IFO wordt toegevoerd die de klokpulsen MC ontvangt. De uitgang van de ingangsflipflop IFO is 30 verbonden met zowel een ingang van de bufferflipflop BFFO als van een tussenflipflop MFFO waarvan de laatste eveneens de klokpulsen MC ontvangt. De uitgang van de tussenflipflop MFFO is verbonden met de ingang van de bufferflipflop BFF2. De beide bufferflipfloppen BFFO en BFF2 ontvangen de klokpulsen MCI. De klokpulsen MCI worden via een EN-35 poort EN1 afgeleid uit de klokpulsen MC en de geïnverteerde klokpulsenreeks MCENI welke op de ingangsklemmen van de geheugeninrichting worden aangeboden. De uitgangen van de 8701392 PHN 12.162 9 bufferflipfloppen BFFO en BFF2 zijn respektievelijk aangesloten op de ingangen van de geheugensekties CCD-A en CCD-C. De uitgangen van de geheugensekties CCD-A en CCD-C zijn via een schakelaar SWPT1 verbonden met een ingang met een uitgangsflipflop 0F0 die de data doorgeeft aan 5 een uitgangsversterker 10 waarvan de uitgang op een uitgangsklem M00 is aangesloten. De uitgangsflipflop 0F0 ontvangt de klokpulsen MC.

De werking van het beknopt weergegeven schema in figuur 2 zal worden toegelicht aan de hand van het tijdsdiagram van de verschillende in figuur 2 optredende signalen die in figuur 3 zijn 10 weergegeven. De klokpulsen MC zijn op de bovenste diagram in figuur 3 weergegeven. De klokpulsen MC hebben bijvoorbeeld een frekwentie van 30 MHz. Met deze klokpulsen MC worden informatiegegevens vanaf klem MIO in de weergegeven geheugeninrichting via de ingangsflipflop IFO binnengeklokt. De aldus binnengehaalde informatie moet verdeeld worden 15 over de twee geheugensekties CCD-A en CCD-C. Deze verdeling wordt bereikt door aan de ingangsklem MCENI een pulsreeks toe te voeren waarvan de frekwentie de helft bedraagt van de klokpulsfrekwentie van de klokpulsen MC. De beide klokpulsreeksen MC en MCENI worden aan een EN-poort EN1 toegevoerd, waarbij de klokpulsen MCEN1 worden 20 geïnverteerd. Het uitgangssignaal van de EN-poort EN1 is een

kloksignaal MCI, waarvan de pulsen de halve frekwentie hebben van de klokpulsfrekwentie van de klokpulsen MC. De pulsen MCI worden toegevoerd aan de bufferschakelingen BFFO en BFF2. Daar nu de binnengekomen informatiedata rechtstreeks worden toegevoerd aan BFFO en via MFO aan 25 BFF2 wordt steeds een eerste informatiesignaal wat is opgeslagen in de tussenflipflop MFFO in het bufferflipflop BFF2 opgeslagen terwijl een tweede informatiegegeven dat wordt aangeboden aan de ingang van de tussenflipflop MFFO wordt overgenomen door het bufferflipflop BFFO. Zodoende worden informatiedata met een oneven index toegevoerd aan de 30 geheugensektie CCD-C en de informatiedata met een even indexnummer worden toegevoerd aan de geheugensektie CCD-A. In figuur 3 is dat weergegeven door het signaal op de ingangsklem MIO steeds in blokjes te verdelen met informatiedata lopend van 5, 6, 7, 8, 9 enzovoorts waarbij in de volgende regel getoond is dat de data met een oneven indexnummer 35 3, 5, 7, 9, 11 enzovoorts worden toegevoerd aan de geheugensektie CCD-A

via de verbindingslijn DATAI terwijl de verbindingslijn DATAII2 naar de geheugensektie CCD-C toont in de een na laatste regel van figuur 3 dat 870 1 392 PHN 12.162 10 de even data 2, 4, 6, 8, 10 enzovoorts aan het betreffende geheugensektie CCD-C worden toegevoerd. De uitgangen van de geheugensekties CCD-A en CCD-C worden via een schakelaar SWPT1 toegevoerd aan de uitgangsflipflop 0F0. De schakelaar SWPT1 wordt 5 omgeschakeld met een pulsfrekwentie die bepaald is door de pulsen toegevoerd op klem MCEN1 van figuur 2. Gemakshalve wordt nu aangenomen dat de ingang DATAI en DATAII van de twee geheugensekties CCD-A en CCD-C rechtstreeks verbonden zijn met de klemmen 1 en respektievelijk 2 van de schakelaar SWPT1. Uit figuur 3 is nu af te leiden dat als de schakelpuls 10 MCEN1 een logische hoog niveau heeft dat dan de schakelklem 1 wordt verbonden met de ingang van de uitgangsbuffer 0F0 zodat de op dat moment aanwezige informatiegegevens op lijn DATAI zijnde DATA met indexnummer 3 worden doorgevoerd aan de uitgangsflipflop 0F0 die op dat moment een klokpuls MC krijgt toegevoerd zodat deze uitgangsflipflop 0F0 de 15 informatiedata met index 3 overneemt. Voorgaande is in figuur 3 verduidelijkt met de twee pijlen SWPT1-1. Tijdens een volgende halve periode van de klokpuls MCENI is deze hoog en wordt bij de eerstvolgende positieve flank van de klokpuls MC de klem van schakelaar SWPT1 met de ingang van uitgangsflipflop 0 verbonden. Bij de volgende positieve flank 20 van het kloksignaal MC wordt nu het datagegeven met indexnummer 4 in de uitgangsflipflop OFO overgenomen. Het voorgaande is in de figuur weer verduidelijkt met de pijlen SPWT1-2.

Opgemerkt dient te worden dat het afleiden van de klokpulsen MCI met behulp van de EN-poort EN1 een versimplifikatie is 25 van de werkelijkheid. Het bezwaar van de getoonde EN-poort EN1 is dat het ingangssignaal op de klem MCEN1 laag moet zijn voordat het klokpulssignaal MC een positieve flank toont en laag moet blijven totdat deze klokpuls MC weer een negatieve flank heeft gehad, met andere woorden het signaal op klem MCEN1 mag alleen dan veranderen als het 30 klokpulssignaal MC het logische laag niveau heeft. Deze timing-eis is in het algemeen moeilijk te realiseren.

In de interne pulsgeneratorschakeling, die is in figuur 4 weergegeven, is het voorgaande beschreven probleem ondervangen. In de klokpulsonderdrukschakeling welke in figuur 4 is weergegeven, zijn op de 35 ingangsklemmen MC en MCEN invertoren 410 en 411 aangesloten. De uitgang van inverter 411 is aangesloten op een ingang van een flipflop 412 waarvan de uitgang verbonden is met een latch 413. De uitgang van de 870 1 391 PHN 12.162 11 inverter 410 is verbonden met klokpulsingangen van de flipflop 412, de latch-schakeling 413 en met een ingang van een NOR-poort 414 waarmee ook een uitgang van de latch-schakeling 413 is verbonden. De uitgang van de NOR-poortschakeling 414 levert het gewenste signaal MCI op hetgeen 5 verderop zal worden toegelicht.

In figuur 5 zijn op de eerste en derde regel respektievelijk de ingangssignalen MC en MCEN getekend als funktie van tijd, welke signalen MC en MCEN aan de schakeling in figuur 4 worden toegevoerd. De uitgangen van de invertoren 410 en 411 leveren de 10 signalen die met index 4-1 respektievelijk 4-2 zijn aangegeven. De flipflop 412 is een negatief-flankgetriggerde flipfop zodat bij neergaande flank van het signaal met index 4-1 de waarde van het signaal 4-2 in de flipflop 412 wordt overgenomen. Dit levert het signaal 4-3 op de uitgang van flipflop 412, welke uitgang is verbonden met de ingang 15 van de latch-schakeling 413 die indien hij een hoog kloksignaal krijgt toegevoerd transparant is, zodat bij een opgaande flank van het signaal met index 4-1 de logische waarde van het signaal 4-3 op de uitgang van de latch 4-4 wordt toegevoerd waarbij deze logische waarde wordt behouden zodra het aan de latch-schakeling 413 toegevoerde kloksignaal 20 van hoog naar laag logisch niveau overgaat. De aan de NOR-poort 414 toegevoerde signalen 4-1 en 4-4 leveren het signaal MCI op, dat in feite het signaal MC is waarvan elke tweede puls is onderdrukt.

In figuur 6 is een blokschema weergegeven van het dekodeer- en timingblok DFB uit figuur 1. De dekodeer- en timingblok DTB 25 bevat een n-bits schuifregister 6SHR, een dekodeerschakeling 6DEC en een houdschakeling 6FFS. Het schuifregister 6SHR bevat bijvoorbeeld 6 flipflopschakelingen, waarvan de 6 uitgangen naar de dekodeerschakeling 6DEC zijn gevoerd. De verschillende uitgangen van de dekodeerschakeling 6DEC zijn parallel verbonden met ingangen van de houdschakeling 6FFS, 30 die verscheidene flipflopschakelingen bevat. De ingang van het schuifregister 6SHR is verbonden met de ingangsflipflop SFF2 uit figuur 1 en ontvangt het signaal MGI. Het signaal MGI wordt ook toegevoerd aan een besturingspoort 6CG, waarvan een uitgang de houdschakeling 6FFS bediend.

35 De werking van het in figuur 6 weergegeven blokschema van dekodeer- en timingblok DTB is als volgt. Via de ingang MGI wordt een zeven bit stuurwoord aan het schuifregister 6SHR toegevoerd. Het 870 1 39 2.

PHN 12.162 12 stuurwoord is in figuur 7a weergegeven en bevat een startbit SB dat wordt gevolgd door vijf berichtbitten MES1 tot en met MES5 en een stopbit STPB. De bestuurspoort 6CG bevat bijvoorbeeld een 8-bits teller, die wordt gereset door de positieve flank van het startbit. Na het 5 aftellen van 7 bits onder besturing van de klokpulsen MC geeft de besturingsschakeling 6CG een triggerpuls naar de houdschakeling 6FFS, die daarop het op dat moment aangeboden gedekodeerde modeselektiesignaal op de uitgangen van de dekodeerschakeling 6DEC overneemt en vasthoudt tot een volgende triggerpuls van de besturingsschakeling 6CG. Het 10 stuurwoord waarmee het funktioneren van het geheugen uit figuur 1 wordt ingesteld, behoeft niet noodzakelijkerwijs 7 bits te bevatten, zoals hierna aan de hand van in figuur 7b weergegeven voorbeelden wordt toegelicht. In figuur 7b zijn verschillende stuurwoorden a tot en met h weergegeven. In voorbeeld a in figuur 7b heeft het stuurwoord enkel het 15 startbit "1", dat gevolgd wordt door een logisch "laag" signaal dat minstens zes bit lang is (zes klokpulsen lang). In dit geval wordt in de geheugeninrichting, die in figuur 1 is weergegeven, de schakelaars SWRO tot en met SWR3 in stand 2 gezet en de schakelaars SWIO tot en met SWI3 in stand 2, waarbij de schakelaars SWPT1 en SWPT2 in stand 1 zijn 20 geschakeld evenals schakelaar SWST. De verschillende geheugensekties CCD-A tot en met CCD-D worden nu parallel bedreven, waardoor een 4-bit brede gegevensstroom door de geheugeninrichting plaatsvindt vanaf ingangsklemmen MIO tot en met MI3 naar de uitgangsklemmen M00 tot en met M03. Deze gebruiksmode van de geheugeninrichting wordt defaultmode 25 genoemd. Dezelfde defaultmode wordt ingesteld, indien het stuurwoord op de plaats van het zevende bit geen stopbit STPB bevat. Dit is in figuur 7b met de voorbeelden b tot en met d weergegeven. Ook wordt de defaultmode ingeschakeld, als alle berichtbitten MES1 tot en met MES5 tussen het start- en stopbit SB en STPB alle de logische waarde "1" 30 hebben. Deze situatie is in voorbeelden e en f van figuur 7b weergegeven. In voorbeeld g van figuur 7b wordt gedurende het berichtbit MES3 een logisch laag bit gegeven. Verder hebben de berichtbitten MES1, MES2, MES4 en MES evenals het start- en stopbit de logische waarde 1, zodat een "geldig" stuurwoord is ontvangen. Het gegeven stuurwoord 35 bewerkstelligt dat de geheugeninrichting in de serieële mode wordt geschakeld, hetgeen betekent dat in figuur 1 de schakelaars SWRO tot en met SWR3 in stand 1 worden gezet, de schakelaars SWI1 tot en met SWI3 in 8701392 PHN 12.162 13 eveneens in stand 1 worden gezet en de schakelaar SW5 in de stand 1 komt. De informatie in de vier geheugensekties CCD-A tot en met CCD-D zal nu door de vier geheugensekties cirkuleren en kan bijvoorbeeld als schakelaar SWPT1 in stand 1 staat via klem M00 worden uitgelezen.

5 In voorbeeld h in figuur 7b zijn het start- en stopbit SB

en STPB hoog evenals de berichtbitten MES3 en 5. De berichtbitten MES1, MES2 en MES4 zijn laag, waardoor verschillende modes zijn gekombineerd. Met het voorbeeld h in figuur 7b wordt de geheugeninrichting als volgt bedreven: 258 TV-lijnen (voor 525 TV-lijnensysteem), hoge 10 impedantietoestand voor de uitgangsbuffers, parallelmode, tijdgemultiplexte data-in- en -uitvoer via de ingangen MIO en MI1. Het instellen van de geheugeninrichting voor 258 TV-lijnen of 290 TV-lijnen voor respektievelijk het 525 en 625 TV-lijnensysteem is beschreven in een eerder ingediende Nederlandse octrooiaanvrage 8701030 ten name van 15 N.V. Philips' Gloeilampenfabrieken (PHN 12.109).

In figuur 8a is meer in detail het dekodeer- en timingblok DTB uit figuur 1 weergegeven. De verschillende onderdelen zoals die in figuur 6 zijn getoond, hebben dezelfde verwijzingen. De houdschakeling 6SHR bevat een serieschakeling van 6 flipflopschakeling 20 8FF0 tot en met 8FF5. De uitgangen van de flipflopschakelingen 8FF0 tot en met 8FF5 zijn verbonden met respektievelijk de dekodeerlijnen 8-27 tot en met 8-22. De ingang 8-21 van de dekodeer- en timingblok DTB vormt tevens een verdere dekodeerlijn 8-21 en een uitgang van een inverter 811 is aangesloten op een dekodeerlijn 8-20. De dekodeerlijnen 8-20 tot en 25 met 8-27 zijn een deel van de dekodeerschakeling 6DEC, die verder NIET-EN-poorten 8EN1 tot en met 8EN8 en twee invertoren 812 en 813 bevat.

De NIET-EN-poorten 8EN1 tot en met 8EN8 en de invertoren 812 en 813 zijn zodanig met de dekodeerlijnen 8-20 tot en met 8-27 verbonden, dat de in figuur 8b in tabel gegeven modes START-OUTPUT, 30 START-INPUT, DATA IN A/B, MUXED DATA, SERIAL-MODE, HiZ en/of 258/290 LINES worden geselekteerd aan de hand van de onder de dekodeerlijnnummers 8-21 tot en met 8-27 in matrixvorm gegeven logische waarden. Hierbij dient te worden opgemerkt dat deze logische waarden geïnverteerd zijn ten opzichte van die waarden, die in de voorbeelden 35 van figuren 7a en b zijn gebruikt, daar de signalen op klem MG (zie figuur 1) geïnverteerd worden (SFF2) en als signaal MGI via ingang 8-21 aan de dekodeer- en timingblok DTB worden toegevoerd. In figuur 8b 8701392 PHN 12.162 14 betekent een "O" een "1“ en een * respektievleijk een logische lage waarde, een logisch hoge waarde of een van geen belang zijnde waarde (hieruit volgt dat het kombineren van modes mogelijk is). Opgemerkt wordt dat de logische waarde van dekodeerlijn 8-20 niet in tabel I is 5 opgenomen, omdat die het geïnverteerde logisch signaal van dekodeerlijn 8-21 voert. Er kan pas een mode gekozen worden als na een startbit SB en vijf berichtbitten MES1 tot en met MES5 een stopbit met de logische waarde "1" volgt. Alle NIET-EN-poorten 8EN1 tot en met 8EN7 zijn daarom met de dekodeerlijn 8-20 verbonden (via NIET-EN-poort 8EN8 10 met de dekodeerlijn 8-21).

De houdschakeling 6FFS bevat een aantal flipflopschakelingen 8F01 tot en met 8F011, een aantal inverters 8101 tot en met 8107 en verder enkele inverters 814 tot en met 818 voor het inverteren van de van de dekodeerschakeling 6DEC afkomstige door de NIET-15 EN-poorten 8EN1 tot en met 8EN8 opgewekte signalen. De flipflop 8F012 ontvangt op de klokingangen de klokpulsen MC en de geïnverteerde ervan (op ingang 8-96) en op diens data-ingang 8-67 het triggersignaal van de besturingsschakeling 6CG. Op de uitgang 8-69 van de flipflop 8F012 zijn de besturingsingangen van de flipfloppen 8F011, 8F010, 8F08, 8F06 en 20 8F04 aangesloten, zodat deze flipfloppen de hun door de EN-poorten 8EN1 tot en met 8EN5 aangeboden logische waarden overnemen bij het ontvangen van een klokpuls MC.

Met de EN-poort 8EN6, inverters 812 en 813 en EN-poort 8EN8 wordt een START-INPUT gedekodeerd, zie figuur 8b, die door flipflop 25 8F01 wordt overgenomen en via inverter 8101 de inverse ervan door de flipflop 8F02. De uitgang 8-68 van de flipflop 8102 is verbonden met de besturingsingangen van de flipfloppen 8F05, 8F07 en 8F09, waardoor bij een geldig DATA-INPUT de bijbehorende flipflop, die samen mede in de verschillende modes de verschillende standen van de schakelaars SWR0 tot 30 en met SWR3m SWI0 tot en met SWI3, SWS, SWPT1 en SWPT2 en SWST (zie figuur 1) bepalen, bij een eerstvolgende klokpuls MC de logische toestand van de respektievelijke flipflop 8F04, 8F06, 8F06 en 8F08 zullen overnemen. De uitgang 8-60 van de flipflops 8F011 bepaalt of de 258-lijn of de 290-lijnmode wordt ingesteld. De uitgang 8-65 van de 35 flipflop 8F010 bepaalt of de uitgangsbuffers 10 tot en met 13 al of niet in een hoge uitgangsimpedantietoestand worden gebracht. De uitgang 8-61 van flipflop 8F09 bepaalt of de geheugeninrichting in seriemode is 8701392 « % PHN 12.162 15 geschakeld. De uitgangen 8-62 en 8-63 van de flipfloppen 8F06 en 8F07 bepalen of de data-invoer en -uitvoer al of niet gedemultiplexed en gemultiplexed plaatsvindt. De uitgang 8-64 van flipflop 8F05 bepaalt van welke ingangen MIO, MI1 óf MI2, MI3 de data-invoer gedemultiplexed 5 plaatsvindt (bij logische "0": MIO, M11; bij logisch "Γ: MI2, MI3). De schakelaars SWPT1 en SWPT2 worden in het rimte van de stuurpulsen MCI omgeschakeld als het signaal 8-62 aktief is. In onderstaande tabel II is de relatie tussen de signalen SWR (de geïnverteerde van het signaal SWR), 8-61, 8-63 en 8-64 en de standen van de schakelaars SWIi, 10 SWR, SWS en SWST weergegeven, waarbij een logisch "1“ aangeeft dat de schakelaar in de betreffende aangegeven stand staat.

870 1392 -16- T L Jjz

S UJ Ιξ. ο t> ΰ . ΰ v ο ο / (I ( / I ( I

$> - é / e? θ Ο ο φ / / oooo I / / / (p-63_ Oof (polODl/oölf δ>-6$ ClQtÖttO/ö/bl O !_ syrt-1 l /// / // ο β 0 & & & / j

ScJZc'Z Ö 0 Ö o 00 o' 0 O 0 b / & Ö 0

Su)£c -$ O O o o b c> 0 0 o 6 V 6 I o o S^)ΣίC 0 0 0 0 0 0 ( // / 0 0 0 0 £ΰύ £. — ? / / // 0 0 ο & Ο C3 Ο Ο Ο ο ο S(*j£$-z // 50)6r~Z &ÖOOÖOO/9 ο 0 ΰ / ο ΰ Ο -8;701:39.2.·^.·

Claims (6)

1. In verschillende modes schakelbare geheugeninrichting van het ladingsgekoppelde schuifregistertype voor het opslaan van beeldinformatie, welke geheugeninrichting in verscheidene geheugensekties is verdeeld, die althans in een eerste en in een tweede 5 mode van de geheugeninrichting respektievelijk in een recirkulatiemode en in een serieële mode zijn geschakeld, waartoe in schakelmiddelen is voorzien, met het kenmerk, dat de geheugeninrichting met de schakelmiddelen volledig is geïntegreerd en verder een parallel-in-parallel-uit-mode heeft, waarbij elke geheugensektie een eigen ingangs-10 en uitgangsklem bezit.

2. Geheugeninrichting volgens konklusie 1, met het kenmerk, dat de geheugeninrichting verder een demultiplex/multiplexmode heeft, waarbij op een ingangsklem toegevoerde informatie successievelijk aan ten minste twee geheugensekties wordt toegevoerd, welke sekties eveneens 15 in multiplexmode uitleesbaar zijn, waarvan de opgeslagen informatie successievelijk aan een uitgangsklem wordt toegevoerd.

3. Geheugeninrichting volgens konklusie 1 of 2, met het kenmerk, dat de geheugeninrichting een dekodeer- en tijd-besturingsschakeling heeft voor het ontvangen en dekoderen van een 20 multibitsstuurwoord ten einde de schakelmiddelen in te stellen voor het selekteren van de funktiemode van de geheugeninrichting.

4. Geheugeninrichting volgens konklusie 3, met het kenmerk, dat de dekodeer- en tijd-besturingsschakeling een ingang heeft, die met een ingangsklem voor het opnemen van in de geïntegreerde 25 geheugeninrichting te brengen beeldinformatie is verbonden.

5. Geïntegreerde geheugeninrichting volgens konklusie 1 of 2, met het kenmerk, dat de geheugeninrichting een aftastmode heeft, waarbij sekwentieel een uitgang van de na elkaar uit te lezen geheugensekties met eenzelfde uitgang van de geïntegreerde 30 geheugeninrichting zijn verbonden.

6. Geïntegreerde geheugeninrichting volgens konklusie 5, met het kenmerk, dat de geheugeninrichting voor het besturen van de geheugeninrichting in de aftastmode een aftastregister omvat, waarin een bit aan logische informatie in opeenvolgende geheugenplaatsen van het 35 aftastregister plaatsbaar is, waarbij de plaats van het bit bepaalt, welke geheugensektie, uitleesbaar is. 870 1392