NL8601440A - GENERATOR FOR SLIDE REGISTRATION SERIES WITH MAXIMUM LENGTH. - Google Patents

GENERATOR FOR SLIDE REGISTRATION SERIES WITH MAXIMUM LENGTH. Download PDF

Info

Publication number
NL8601440A
NL8601440A NL8601440A NL8601440A NL8601440A NL 8601440 A NL8601440 A NL 8601440A NL 8601440 A NL8601440 A NL 8601440A NL 8601440 A NL8601440 A NL 8601440A NL 8601440 A NL8601440 A NL 8601440A
Authority
NL
Netherlands
Prior art keywords
flops
flip
gates
latches
pulse
Prior art date
Application number
NL8601440A
Other languages
Dutch (nl)
Original Assignee
Clarion Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP60122071A external-priority patent/JPS61280135A/en
Priority claimed from JP60122070A external-priority patent/JPS61280134A/en
Application filed by Clarion Co Ltd filed Critical Clarion Co Ltd
Publication of NL8601440A publication Critical patent/NL8601440A/en

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J13/00Code division multiplex systems
    • H04J13/0007Code type
    • H04J13/0022PN, e.g. Kronecker
    • H04J13/0025M-sequences
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K3/00Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/84Generating pulses having a predetermined statistical distribution of a parameter, e.g. random pulse generators
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J13/00Code division multiplex systems
    • H04J13/10Code generation
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/06Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
    • H04L9/065Encryption by serially and continuously modifying data stream elements, e.g. stream cipher systems, RC4, SEAL or A5/3
    • H04L9/0656Pseudorandom key sequence combined element-for-element with data sequence, e.g. one-time-pad [OTP] or Vernam's cipher
    • H04L9/0662Pseudorandom key sequence combined element-for-element with data sequence, e.g. one-time-pad [OTP] or Vernam's cipher with particular pseudorandom sequence generator

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Security & Cryptography (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Communication Control (AREA)
  • Dc Digital Transmission (AREA)
  • Electronic Switches (AREA)

Description

4 s & -½ V.0. 82314 s & -½ V.0. 8231

Generator voor schuifregisterreeksen met maximale lengte.Maximum length shift register array generator.

De uitvinding heeft betrekking op een generator voor schuif-registerreeksen met maximale lengte, welke geschikt is voor signaalverberging of privacy en welke wordt toegepast bij een communicatiestelsel met breed spectrum, dat bestemd is om communicatie te bewerkstelligen 5 door correlatie tussen een M-code, bekend als schuifregisterreeksen met maxinale lengte uit de zendpost en een dergelijke M-code, welke door een ontvangstelsel wordt opgewekt.The invention relates to a maximum length shift register array generator suitable for signal hiding or privacy and used in a broad spectrum communication system which is intended to effect communication by correlation between an M code, known as shift register arrays of maximum length from the transmitter station and such an M-code generated by a reception system.

Een M-code, bekend als schuifregisterreeksen met maximale lengte is een lineaire code, welke door een zeer eenvoudige schakeling kan wor-10 den opgewekt en derhalve wordt deze op grote schaal bij communicatiestelsel met breed sprectrum toegepast.Fig. 5 toont een blokschema van een bekende M-codegenerator van eenvoudig type voorzien van flip-flops SR^ t/m SRg, een exclusieve OR-poort 0 , een ingangsklem IN, welke een klokl-puls CL ontvangt,een uitgangsklem OUT, welke op een bekende wijze in 15 responsie op de ingangsklokpuls CL een M-code levert.An M-code, known as maximum length shift register strings, is a linear code, which can be generated by a very simple circuit and therefore it is widely used in wide spectrum communication system. 5 shows a block diagram of a known simple-type M code generator comprising flip-flops SR ^ to SR g, an exclusive OR gate 0, an input terminal IN which receives a clock pulse CL, an output terminal OUT, which a known manner provides an M code in response to the input clock pulse CL.

Tengevolge van de lineariteit zijn M-codesvanuit een oogpunt van signaalverberging minder goed dan niet-lineaire codes. Derhalve zijn M-codes niet als belangrijk beschouwd wanneer een grote privacy nodig is.Due to linearity, M codes are less good than nonlinear codes from a signal hiding point of view. Therefore, M codes are not considered important when high privacy is required.

20 De uitvinding beoogt derhalve te voorzien in een M-codegenera tor, welke een grote geheimhouding of privacy in een communicatiestelsel met een breed spectrum of dergelijke verzekert.The object of the invention is therefore to provide an M code generator, which ensures a high degree of secrecy or privacy in a communication system with a broad spectrum or the like.

Daartoe voorziet de uitvinding in een generator voor schuifre-gisterreeksen met maximale lengte gekenmerkt door een aantal flip-flops 25 een aantal schakelpoorten, die zich elk in de ingangstrap van en in serie verbonden met een van de flip-flops bevinden, organen om een klok-puls aan de flip-flops toe te voeren, een aantal EN-poorten, elk met twee ingangsklemmen waarvan er een met de uitgang van een van de flipflops is verbonden, organen om respectieve uitgangssignalen van de ΞΝ-30 poorten naar de eerste trap één van de schakelpoorten terug te voeren, eerste grendelorganen om een initiële vorming van de flip-flops in te stellen en vast te houden, tweede grendelorganen om aan de andere ingangsklem van elke EN-poort een terugkoppelvasthoudsignaal toe te voeren teneinde de terugkoppelvorming van de uitgangen van de flip-flops vast 35 te houden, organen om een poortbesturing"strobe"puls aan de schakelpoorten toe te voeren, een microprocessor, welke in responsie op de p Λ <f ' Λ W' Xd -J . » 5V' · v -2- "strobe"puls aan de eerste en tweede grendelorganen een instructiesignaal toevoert,datdeinitiële vorming en terugkoppelvorming van de flip-flops instrueert, en organen om een M-code aan de uitgang van de eerste trap één van de flip-flops af te nemen.To this end, the invention provides a generator for shift register series of maximum length, characterized by a number of flip-flops, a number of switching gates, each located in the input stage of and connected in series with one of the flip-flops, means around a clock pulse to the flip-flops, a plurality of AND gates, each having two input terminals one of which is connected to the output of one of the flip-flops, means to transmit respective outputs from the ΞΝ-30 gates to the first stage one from the switching gates, first latches to set and hold an initial formation of the flip-flops, second latches to supply a feedback hold signal to the other input terminal of each AND gate in order to feed back the outputs of holding the flip-flops, means for applying a gate control "strobe" pulse to the switching gates, a microprocessor, which responds to the p Λ <f 'Λ W' Xd -J. 5V 'v -2- "strobe" pulse supplies an instruction signal to the first and second latches, which instructs the initial formation and feedback formation of the flip-flops, and means to display an M-code at the output of the first stage one of the flip-flops.

5 Aangezien verschillende vormen van de in serie verbonden flip flops op selectieve wijze door de grendelorganen worden vastgelegd en de grendelmodes van de grendelorganen achtereenvolgens kunnen worden gewijzigd, kan een M-uitgangscode van een stelsel volgens de uitvinding achtereenvolgens wat type en fase betreft worden gewijzigd. Derhalve 10 verzekert de uitvinding onafhankelijk van het gebruik van een lineaire M-code een sterke signaalverberging en privacy bij communicatie.Since different shapes of the serially connected flip-flops are selectively captured by the latches and the latch modes of the latches can be changed sequentially, an M output code of a system of the invention can be successively changed in type and phase. Therefore, regardless of the use of a linear M code, the invention ensures strong signal hiding and privacy in communication.

De uitvinding zal onderstaand nader worden toegelicht onder verwijzing naar de tekening. Daarbij toont: fig. 1 een blokschema van een M-codegenerator van een eenvoudig 15 type in een communicatiestelsel met breed spectrum volgens de uitvinding; fig. 2 een opbouw van een schakelpoortketen, welke in de keten volgens fig. 1 aanwezig is? fig. 3 een tijddiagram ter toelichting van de werking van het stelsel volgens fig. 1? 20 fig. 4 een gewijzigde uitvoeringsvorm van het stelsel volgens fig. 1? en fig. 5 een blokschema van een bekende M-codegenerator van eenvoudig type.The invention will be explained in more detail below with reference to the drawing. In the drawing: Fig. 1 shows a block diagram of an M code generator of a simple type in a broad spectrum communication system according to the invention; Fig. 2 shows a construction of a switching gate chain which is present in the circuit according to Fig. 1? Fig. 3 is a time diagram to explain the operation of the system according to Fig. 1? Fig. 4 shows a modified embodiment of the system according to Fig. 1? and FIG. 5 is a block diagram of a prior art simple type M code generator.

Fig. 1 toont een blokschema van een M-codegenerator van eenvou-25 dig type volgens de uitvinding, welke het best kan worden toegepast in een communicatiestelsel met breed spectrum. De M-codegenerator om vat flip-flops SR^ t/m SRn die alle in serie zijn verbonden. Met individuele ingangen van de flip-flops SR^ tot SR^ zijn schakelpoortketens t/m verbonden, die elk kunnen bestaan uit NEN-poorten NAND^ 30 tot NAND^ als weergegeven in fig. 2. Individuele uitgangssignalen van de flip-flops SR^ tot SR^ worden naar de flip-flop van de eerste trap teruggevoérd via EN-poorten AND^ tot AND^ en via exclusieve OF poorten EXOR^ tot EXOR . Een grendelinrichting 1 vergrendelt een initiële vorming van de flip-flops, bepaald door een gekozen combinatie van twee trappen 35 van respectieve flip-flops, en een grendelketen 2 bestuurt de EN-poorten. Deze grendelinrichtingen voeren hun werkingen uit in responsie op een Q pij | & v -3- instructiesignaal, dat uit een microprocessor wordt toegevoerd. Sen geheugen zamelt een programma voor het uitvoeren van verschillende stappen van deze besturingshandelingen op. Een "strobe"-signaaloscilia-tor STB OSC en een kloksignaaloscillator CLOCK OSC, welke bestemd zijn 5 om "strobe”- en kloksignalen aan de M-codegenerator toe te voeren, kunnen die zijn, welke bijvoorbeeld zijn opgenomen in de rekeninrichting van de zender of ontvanger van het stelsel met breed spectrum.Fig. 1 shows a block diagram of a simple type M code generator according to the invention, which is best used in a broad spectrum communication system. The M code generator includes flip-flops SR ^ to SRn all connected in series. Switch inputs are connected to individual inputs of the flip-flops SR ^ to SR ^, each of which may consist of NAND gates NAND ^ 30 to NAND ^ as shown in Fig. 2. Individual output signals of the flip-flops SR ^ to SR ^ are fed back to the first stage flip-flop via AND gates AND ^ to AND ^ and via exclusive OR gates EXOR ^ to EXOR. A latch 1 locks an initial formation of the flip-flops, determined by a chosen two-stage combination of respective flip-flops, and a latch circuit 2 controls the AND gates. These latches perform their operations in response to a Q arrow & v -3 instruction signal, which is supplied from a microprocessor. A memory stores a program for performing various steps of these control operations. A "strobe" signal oscillator STB OSC and a clock signal oscillator CLOCK OSC, which are intended to supply "strobe" and clock signals to the M-code generator, may be those included, for example, in the transmitter's computing device or receiver of the broad spectrum system.

Wanneer men fig. 1 met fig. 5 vergelijkt, blijkt,datdeflip-flops SR, tot SR in fig. 1 dezelfde ketentoestand als in fig. 5 kunnen aan-1 n 10 nemen en derhalve dezelfde M-code als bij de bekende inrichting kunnen verschaffen.When comparing Fig. 1 with Fig. 5, it appears that the flip-flops SR to SR in Fig. 1 can assume the same chain condition as in Fig. 5 and therefore the same M code as in the known device. provide.

Volgens de uitvinding echter kan de M-code naar wens qua type en fase op de volgende wijze worden veranderd.According to the invention, however, the M code can be changed as desired in type and phase in the following manner.

Hier wordt aangenomen dat een M-code (eerste versie van een 15 M-code) vanuit een M-codeuitgangsklem OUT wordt toegevoerd.Op dat moment werkt, indien een "strobe”puls STB1 wordt toegevoegd, het stelsel als volgt.Here, it is assumed that an M code (first version of a 15 M code) is supplied from an M code output terminal OUT. At this time, if a strobe pulse STB1 is added, the system operates as follows.

Informatie uit de grendelketen 1 wordt aan de flip-flops SR^j^ tot SR^ via de poortketens tot toegevoerd en bij de ingangen daarvan 20 ingesteld. Zoals aangegeven in fig. 3 treedt de informatie aan de uitgangen van de flip-flops op in responsie op een stijgende rand a van de klokpuls CL. De informatie uit de grendelketen 1 komt neer op de initiële vorming van de flip-flops SR^ tot SR^.Information from the latch circuit 1 is fed to the flip-flops SR ^ to SR ^ through the gate chains and set at their inputs. As shown in Fig. 3, the information at the outputs of the flip-flops occurs in response to a rising edge a of the clock pulse CL. The information from the lock circuit 1 amounts to the initial formation of the flip-flops SR ^ to SR ^.

Informatie van de grendelketen 3 wordt door de grendelketen 2 ge-25 leverd en de EN-poortketens AND^ tot AND^ worden daardoor omgezet in "in". Derhalve worden de terugkoppellijnen h^ tot en met h^ gewijzigd tot een vorm, waarbij daaruit een tweede versie van een M-code kan worden opgewekt.Information from the latch chain 3 is provided by the latch chain 2 and the AND gate chains AND ^ to AND ^ are thereby converted to "in". Therefore, the feedback lines h ^ to h ^ are changed to a form, from which a second version of an M code can be generated.

Dientengevolge levert de M-codeuitgangsklem de tweede versie 30 van de M-code in responsie op de klokpuls CL na de stijgende rand a.Consequently, the M code output terminal supplies the second version 30 of the M code in response to the clock pulse CL after the rising edge a.

Dat wil zeggen, dat de M-code van de eerste versie naar de tweede versie wordt gewijzigd.That is, the M code is changed from the first version to the second version.

Anderzijds wordt de "strobe"puls STB1 aan de microprocessor via een invertor INV toegevoerd teneinde ook als een onderbrekingspuls 35 P te worden gebruikt, welke de microprocessor voor voorbereiding van een derde versie van de M-code, welke daarna moet worden opgewekt, trekt.On the other hand, the "strobe" pulse STB1 is supplied to the microprocessor via an inverter INV in order to also be used as an interrupt pulse P which draws the microprocessor for preparation of a third version of the M code to be generated thereafter.

j* Λ Λ ? I I*· 3 Q I 41 '} 1/ V. · δ - -4-j * Λ Λ? I I * 3 Q I 41 '} 1 / V. δ - -4-

Dat wil zeggen, dat de microprocessor wanneer deze door de onderbrekings-puls P worden getrokken, in de grendelketen 1 respectievelijk in de grendelketen 3 een instructiesignaal instelt, dat de initiële vorming van de flip-flops SR^ tot SR^ en een in-uitcombi-5 natie van de ΞΝ-poorten AND^ tot ANDn (terugkoppelvorming van de flipflops) , welke nodig is voor het opwekken van de derde versie van de M-code, instrueert.That is, the microprocessor, when drawn by the interrupt pulse P, sets an instruction signal in the latch circuit 1 and in the latch circuit 3, respectively, which initializes the flip-flops SR ^ to SR ^ and an in-out combination. -5 instructs the nation of the poorten-gates AND ^ to ANDn (feedback of the flip-flops) required to generate the third version of the M-code.

Ook wanneer een "strobe"puls STB2 aan het stelsel wordt toegevoerd wordt de M-code vanuit de tweede versie naar de derde versie ge-10 wijzigd.Also, when a "strobe" pulse STB2 is applied to the system, the M code is changed from the second version to the third version.

In fig. 3 geven de verwijzingen tot perioden voor het respectievelijk opwekken van de eerste , tweede en derde versies van de M-code aan en T , t/m T^, geven tijdstippen gedurende de perioden tot aan, welke voor het voorbereiden van een instructiesignaal voor het 15 opwekken van volgende versie van de M-code in de volgende periode T^, of nodig is. T^isnamelijk het tijdstip voor de tweede versie van de M-code, T2, voor de derde versie van de M-code en , voor de eerste versie van de M-code. De verwijzingen T en T2 geven tijden voor het veranderen van de M-code vanuit de eerste naar de tweede versie of van-20 uit de tweede naar de derde versie aan.In Fig. 3, the references to periods for generating the first, second and third versions of the M code, respectively, and T, through T ^, indicate times during the periods up to, which prepare instruction signal for generating next version of the M code in the next period T ^, or is needed. T ^ is mainly the time for the second version of the M code, T2, for the third version of the M code and, for the first version of the M code. References T and T2 indicate times for changing the M code from the first to the second version or from -20 from the second to the third version.

Fig. 4 toont een andere opbouw van de keten volgens fig. 1 en verschilt ten opzichte van fig. 1 eenvoudig daarin, dat bovendien gren-delketens4 en 5 en een multiplexinrichting aanwezig zijn; respectieve uitgangssignalen vandeflip-flops worden via de multiplexinrichting naar 25 de schakelpoort van de eerste trap toegevoerd en de respectieve exclusieve OR-poorten EXOR^ tot EXOR^ zijn elk tussen een bijbehorende flip-flop van.de flip-flops en een schakelpoort van de volgende trap verbonden.Fig. 4 shows another construction of the circuit of FIG. 1 and differs from FIG. 1 simply in that additionally, latch chains 4 and 5 and a multiplexer are provided; respective output signals from the flip-flops are applied through the multiplexer to the switching stage of the first stage and the respective exclusive OR gates EXOR ^ to EXOR ^ are each between a corresponding flip-flop of the flip-flops and a switching gate of the following stairs connected.

De basiswerking voor een M-codeopwekking door de inrichting vol-30 gens fig. 4 komt overeen met die door de inrichting volgens fig. 1.The basic operation for an M-code generation by the device according to Fig. 4 corresponds to that by the device according to Fig. 1.

In fig. 4 evenwel bestuurt de multiplexinrichting de terugkoppeling van respectieve flip-flops naar de schakelpoort G^ in responsie op een in-strcutiesignaal, dat vanuit de microprocessor via de grendelketens 4 en 5 wordt toegevoerd, en worden de exclusieve OR-poorten door de multiplex-35 inrichting en de grendelketen 2 bestuurd.Derhalve maakt de inrichting volgens fi. 4 een grotere variatie van de M-code wat type en fase be- 8 δ Q 1 4 4 0 -5- treft mogelijk dan de inrichting volgens fig. 1.In Fig. 4, however, the multiplexer controls the feedback of respective flip-flops to the switching gate G ^ in response to an instruction signal supplied from the microprocessor via the latches 4 and 5, and the exclusive OR gates are passed through the multiplex-35 device and the locking chain 2 controlled. Therefore, the device according to fi. 4, a greater variation of the M-code as regards type and phase 8 δ Q 1 4 4 0 -5- may be possible than the device according to fig. 1.

Zoals beschreven verzekert de inrichting volgens de uitvinding aangezien deze opeenvolgende veranderingen van de ίΊ-code wat type en fase betreft mogelijk maakt, een grote geheimhouding of privacy in 5 communicatie onafhankelijk van het gebruik van lineaire M-codes. Aangezien niet slechts vormen van de terugkoppellijnen doch ook intiêle vormen van de flip-flops naar wens kunnen worden gekozen, kan voorts het aantal transmissiekanalen worden vergroot door een selectieve combinatie van een gewenste versie en de initiële fase van de M-code. Voorts maakt de 10 eenvoudige opbouw van het stelsel volgens de uitvinding een monolytische ketenintegratie mogelijk en wordt derhalve voorzien in een goedkope, betrouwbare M-codegenerator.As described, the device according to the invention, since it allows for successive changes of the code code in type and phase, ensures great secrecy or privacy in communication independent of the use of linear M codes. Furthermore, since not only shapes of the feedback lines but also intial shapes of the flip-flops can be chosen, the number of transmission channels can be increased by selectively combining a desired version and the initial phase of the M code. Furthermore, the simple construction of the system according to the invention enables a monolytic chain integration and therefore an inexpensive, reliable M-code generator is provided.

3 3 »1 1 · Λ /' s* w v ; ~. v3 3 »1 1 · Λ / 's * w v; ~. v

Claims (2)

1. Generator voor schuifregisterreeksen met maximale lengte, gekenmerkt door een aantal flip-flops, een aantal schakelpoorten, die zich elk in de ingangstrap van en in serie verbonden met één van de flipflops bevinden,organen om een klokpuls aan de flip-flops toe te voeren, 5 een aantal EN-poorten, elk met twee ingangsklemmen, waarvan er één met de uitgang van een van de flip-flops is verbonden, organen om respectieve uitgangssignalen van de EN-poorten naar de eerste trap één van de schakelpoorten terug te voeren, eerste grendelorganen om een initiële vorming van de flip-flops in te stellen en vast te houden, tweede 10 grendelorganen om aan de andere ingangsklem van elke EN-poort een terug-koppelvasthoudsignaal toe te voeren teneinde de terugkoppelvorming van de uitgangen van de flip-flops vast te houden, organen om een poort-besturings"strobe"puls aan de schakelpoorten toe te voeren, een microprocessor, welke in responsie op de "strobe"puls aan de eerste en tweede 15 grendelorganen een instructiesignaaltoevoert, dat de initiële vorming en terugkoppelvorming van de flip-flops instrueert, en organen om een M-code aan de uitgang van de eerste trap een van de flip-flops af te nemen.1. Maximum length shift register generator characterized by a plurality of flip-flops, a plurality of switching gates each located in the input stage of and connected in series with one of the flip-flops, means for applying a clock pulse to the flip-flops a plurality of AND gates, each with two input terminals, one of which is connected to the output of one of the flip-flops, means for feeding respective outputs from the AND gates back to the first stage of one of the switching gates , first latches for setting and holding an initial formation of the flip-flops, second latches for applying a feedback feedback signal to the other input terminal of each AND gate in order to feed back the outputs of the flip-flops holding flops, means for applying a gate control "strobe" pulse to the switching ports, a microprocessor, which responds to the "strobe" pulse to the first and second latches e and supplying an instruction signal instructing the initial formation and feedback formation of the flip-flops, and means for drawing an M-code at the output of the first stage of one of the flip-flops. 2. Generator voor schuifregisterreeksen met maximale lengte, ge-20 kenmerkt door een aantal flip-flops, een aantal schakelpoorten, die zich elk in de ingangstrap van en in serie verbonden met een van de flip-flops bevinden, organen om een klokpuls aan de flip-flops toe te voeren, een multiplexinrichting waarmee de respectieve uitgangen van de flips-flops zijn verbonden, een aantal EN-poorten, elk met twee ingangs-25 klemmen, waarvan er een met de uitgang van de multiplexinrichting is verbonden, waarbij deze EN-poorten elk zijn voorzien van een uitgang, die met de ingang van een van de schakelpoorten.is verbonden, eerste grendelorganen om een initiële vorming van de flip-flops in te stellen en vast te houden, tweede grendelorganen om aan de andere ingangsklem van 30 elke EN-poort een terugkoppelvasthoudsignaal toe te voeren om de terugkoppelvorming van de uitgang van de multiplexinrichting vast te houden, organen om een poortbesturings"strobe,,puls aan de schakelpoorten toe 8 o 0 1 4 4 0 -7- -*. · Μ, -m te voeren, derde grendelorganen, welke door de "strobe"puls worden bestuurd om aan de multiplexinrichting een kiessignaal voor het kiezen van de uitgangen van de flip-flops toe te voeren en in de multiplexinrichting vast te houden, en een microprocessor, welke in responsie 5 op de "strobe"puls aan de eerste, tweede en derde grendelorganen een in-structiesignaal toevoert, dat de initiële vorming en terugkoppelvorming van de flip-flops en het kiessignaal instrueert. \ -i · * t-\ Ί . - - V w * * ? *- '2. Maximum length shift register array generator, characterized by a plurality of flip-flops, a plurality of switching gates, each located in the input stage of and connected in series with one of the flip-flops, means for providing a clock pulse to the to supply flip-flops, a multiplexer to which the respective outputs of the flips-flops are connected, a number of AND gates, each with two input terminals, one of which is connected to the output of the multiplexer, these AND gates each have an output connected to the input of one of the switching gates, first latches to set and hold an initial flip-flop formation, second latches to the other input terminal apply a feedback hold signal to each AND gate to retain the feedback from the multiplexer output, means to apply a gate control "strobe" pulse to the switching gates 8 o 0 1 4 4 0 -7- - *. Third latches, which are controlled by the "strobe" pulse to supply to the multiplexer a selection signal for selecting the outputs of the flip-flops and hold them in the multiplexer, and microprocessor which, in response to the "strobe" pulse, supplies an instruction signal to the first, second and third latches, which instructs the initial formation and feedback formation of the flip-flops and the selection signal. \ -i · * t- \ Ί. - - V w * *? * - '
NL8601440A 1985-06-05 1986-06-04 GENERATOR FOR SLIDE REGISTRATION SERIES WITH MAXIMUM LENGTH. NL8601440A (en)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP60122071A JPS61280135A (en) 1985-06-05 1985-06-05 M series code generator in spread spectrum communication system
JP12207185 1985-06-05
JP12207085 1985-06-05
JP60122070A JPS61280134A (en) 1985-06-05 1985-06-05 M series code generator in spread spectrum communication system

Publications (1)

Publication Number Publication Date
NL8601440A true NL8601440A (en) 1987-01-02

Family

ID=26459287

Family Applications (1)

Application Number Title Priority Date Filing Date
NL8601440A NL8601440A (en) 1985-06-05 1986-06-04 GENERATOR FOR SLIDE REGISTRATION SERIES WITH MAXIMUM LENGTH.

Country Status (5)

Country Link
US (1) US4785410A (en)
DE (1) DE3618865C2 (en)
FR (1) FR2583239B1 (en)
GB (1) GB2178273B (en)
NL (1) NL8601440A (en)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4864525A (en) * 1986-07-11 1989-09-05 Clarion Co., Ltd. Maximum length shift register sequence generator
JPH0787396B2 (en) * 1986-07-11 1995-09-20 クラリオン株式会社 M-sequence code generation control device
JP2577894B2 (en) * 1986-09-25 1997-02-05 クラリオン株式会社 Pseudo random noise code generation circuit
JP2577923B2 (en) * 1987-07-31 1997-02-05 クラリオン株式会社 Pseudo random noise code generator
US4974184A (en) * 1988-05-05 1990-11-27 Honeywell Inc. Maximum length pseudo-random test pattern generator via feedback network modification
US4860353A (en) * 1988-05-17 1989-08-22 General Instrument Corporation Dynamic feedback arrangement scrambling technique keystream generator
JPH0250512A (en) * 1988-08-10 1990-02-20 Clarion Co Ltd Pseudo random noise code generator
JP2579539B2 (en) * 1988-10-11 1997-02-05 クラリオン株式会社 Spread spectrum communication equipment
US5224165A (en) * 1988-10-25 1993-06-29 Hughes Aircraft Company High speed word generator
FR2641921B1 (en) * 1988-12-30 1991-03-15 Portenseigne Radiotechnique PSEUDO-RANDOM SEQUENCE GENERATING DEVICE
US5048021A (en) * 1989-08-28 1991-09-10 At&T Bell Laboratories Method and apparatus for generating control signals
US5126959A (en) * 1989-11-20 1992-06-30 Clarion Co., Ltd. Code generation control device
US5068872A (en) * 1989-11-27 1991-11-26 Raytheon Company Apparatus and method for short cycling sequences of a p-code generator
US5239496A (en) * 1989-12-27 1993-08-24 Nynex Science & Technology, Inc. Digital parallel correlator
JP2841882B2 (en) * 1991-02-04 1998-12-24 日本電気株式会社 Pseudo random pattern generator
JPH0522281A (en) * 1991-07-15 1993-01-29 Mitsubishi Electric Corp Privacy telephone set
US5228054A (en) * 1992-04-03 1993-07-13 Qualcomm Incorporated Power-of-two length pseudo-noise sequence generator with fast offset adjustment
FR2694471A1 (en) * 1992-07-29 1994-02-04 Philips Electronics Nv A method for modifying pseudo-random sequences and a device for scrambling or descrambling information.
KR100345969B1 (en) * 1993-08-10 2002-10-25 소니 가부시끼 가이샤 Code generation method and apparatus for spread spectrum communications
US5365585A (en) * 1993-08-30 1994-11-15 Motorola, Inc. Method and apparatus for encryption having a feedback register with selectable taps
GB2304941B (en) * 1995-06-24 1999-09-08 Motorola Ltd Feedback and shift unit
JP3556461B2 (en) * 1998-03-18 2004-08-18 富士通株式会社 M-sequence phase shift coefficient calculation method
US6154101A (en) * 1998-11-23 2000-11-28 Qualcomm Incorporated Fast slewing pseudorandom noise sequence generator
US6240432B1 (en) * 1998-12-28 2001-05-29 Vanguard International Semiconductor Corporation Enhanced random number generator
US6557129B1 (en) 1999-11-23 2003-04-29 Janusz Rajski Method and apparatus for selectively compacting test responses
US6327687B1 (en) 1999-11-23 2001-12-04 Janusz Rajski Test pattern compression for an integrated circuit test environment
US6684358B1 (en) 1999-11-23 2004-01-27 Janusz Rajski Decompressor/PRPG for applying pseudo-random and deterministic test patterns
US6353842B1 (en) 1999-11-23 2002-03-05 Janusz Rajski Method for synthesizing linear finite state machines
US9664739B2 (en) 1999-11-23 2017-05-30 Mentor Graphics Corporation Continuous application and decompression of test patterns and selective compaction of test responses
JP3845016B2 (en) 1999-11-23 2006-11-15 メンター・グラフィクス・コーポレーション Continuous application and decompression of test patterns to the field of circuit technology under test
US9134370B2 (en) 1999-11-23 2015-09-15 Mentor Graphics Corporation Continuous application and decompression of test patterns and selective compaction of test responses
US8533547B2 (en) 1999-11-23 2013-09-10 Mentor Graphics Corporation Continuous application and decompression of test patterns and selective compaction of test responses
US7493540B1 (en) 1999-11-23 2009-02-17 Jansuz Rajski Continuous application and decompression of test patterns to a circuit-under-test
US6874109B1 (en) * 1999-11-23 2005-03-29 Janusz Rajski Phase shifter with reduced linear dependency
JP2003122560A (en) * 2001-10-17 2003-04-25 Oki Electric Ind Co Ltd System and method for generating random numbers

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL302458A (en) * 1963-01-30
US3515805A (en) * 1967-02-06 1970-06-02 Bell Telephone Labor Inc Data scrambler
US3700806A (en) * 1967-09-18 1972-10-24 Csf Key generators for cryptographic devices
US3681708A (en) * 1969-04-29 1972-08-01 Bendix Corp Pseudo-random frequency generator
US3609327A (en) * 1969-10-22 1971-09-28 Nasa Feedback shift register with states decomposed into cycles of equal length
GB1322362A (en) * 1970-06-16 1973-07-04 Maritsas D Generating pseudo-random sequences
US3920894A (en) * 1974-03-11 1975-11-18 Bell Telephone Labor Inc Pseudo-random parallel word generator
US3946215A (en) * 1974-09-30 1976-03-23 The Boeing Company Pseudo-random code generator
DE2457027B2 (en) * 1974-12-03 1977-02-03 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt PROCEDURE FOR PROGRAMMING ARRANGEMENTS FOR GENERATING RANDOM BINARY STRINGS
US4291386A (en) * 1978-11-30 1981-09-22 Sperry Corporation Pseudorandom number generator
US4355366A (en) * 1980-11-28 1982-10-19 Ncr Corporation Circuitry for minimizing auto-correlation and bias in a random number generator
US4375620A (en) * 1980-12-15 1983-03-01 The United States Of America As Represented By The Secretary Of The Navy Pseudo-atmospheric noise generator with control of temporal characteristics
JPS57194621A (en) * 1981-05-26 1982-11-30 Nec Corp Random number generator
US4511988A (en) * 1981-07-17 1985-04-16 Urien Michel Electronic event or bit generator having a predetermined occurrence rate with a predetermined event or bit distribution
US4611183A (en) * 1984-04-30 1986-09-09 Motorola, Inc. Digital decorrelating random data generator

Also Published As

Publication number Publication date
FR2583239B1 (en) 1990-11-16
GB2178273A (en) 1987-02-04
GB2178273B (en) 1988-12-14
US4785410A (en) 1988-11-15
DE3618865A1 (en) 1986-12-11
DE3618865C2 (en) 1994-04-21
FR2583239A1 (en) 1986-12-12
GB8613513D0 (en) 1986-07-09

Similar Documents

Publication Publication Date Title
NL8601440A (en) GENERATOR FOR SLIDE REGISTRATION SERIES WITH MAXIMUM LENGTH.
US3461451A (en) Code generator to produce permutations of code mates
US3649821A (en) Digital multiple-tone generator
KR900700961A (en) Stable Data Transfer Method and Device
US4734921A (en) Fully programmable linear feedback shift register
US5031130A (en) Pseudorandom noise code generator
US3131363A (en) Instantaneous phase-pulse modulator
US3036157A (en) Orthogonal function communication system
US2870431A (en) Matrix-controlled phase-pulse generator
US6894550B2 (en) Phase shifter control voltage distribution in a phased array utilizing voltage-proportional phase shift devices
US5245311A (en) Logical comparison circuit for an IC tester
US2603714A (en) Percentage time division multiplex for pulse code modulation
EP0389697B1 (en) Serial data receiver
US4131840A (en) Circuit arrangement for setting a rotatable type carrier over the shortest path of rotation
US3440540A (en) Frequency encoded data receiver employing phase-lock loop
US3157740A (en) Transmitter and receiver for phase modulated signals of the relative phase shift type
US4361897A (en) Circuit arrangement for clock pulse recovery at the receiving end of digital clock-controlled data transmission systems
US3396382A (en) Teletype converter system
JPS6318835A (en) M-series code generator
SU557501A1 (en) Clock Frequency Trigger
US3041538A (en) Coded radio-pulse transmitter
JPS61280135A (en) M series code generator in spread spectrum communication system
SU598264A1 (en) Discrete information transmitting apparatus
EP0439551A1 (en) Optical signal processor.
SU1141396A1 (en) Device for deconvolution of fibonacci p-codes

Legal Events

Date Code Title Description
BV The patent application has lapsed