NL8301711A

NL8301711A - Complementaire igfet schakeling.

Info

Publication number: NL8301711A
Application number: NL8301711A
Authority: NL
Original assignee: Philips Nv
Priority date: 1983-05-13
Filing date: 1983-05-13
Publication date: 1984-12-03
Also published as: JPS59212028A; EP0125733A1

Description

« • · „» * # PHN 10.675 1 * ' N.V. Philips' Gloeilampenfabrieken te Eindhoven.

Complementaire IGFET schakeling.

De uitvinding heeft betrekking qp een schakeling voor spannings-niveau-aanpassing bevattende een inverterende logische poortschakeling van complementaire veldeffekttransistoren met geïsoleerde stuurelektrode, welke trans istoren tussen een eerste en een tweede voedingsspannings-5 aftakpunt zijn geplaatst, welke poort een uitgang en ten minste een ingang heeft.

Inverterende logische poortschakelingen met complementaire veldeffekttrans is toren (IGFET of MOSFET) zijn cp zich bekend (zie bijvoorbeeld het boek "MDS/LSI-Design and Application”, bladzijden 113-115, uitgegeven 10 in 1972 door MoGrawhill Book Catpany) en worden veelvuldig toegepast. Derhalve kcmt het frequent voor dat dergelijke inverterende poortschakelingen stuursignalen ontvangen, die door de eveneens veelvuldig toegepaste trans is tcr-transistar-logica (TIL-) schakelingen worden geleverd. De ingang van de inverterende poortschakeling dient derhalve voor de logische TTL-15 signalen (laag ofwel ”0"-niveau = 0.8 V en hoog ofwel" 1" niveau = 2.0 V) geschikt te zijn en de trans istoren van de complementaire inverterende logische poortschakeling dienen derhalve zeer asymmetrisch te worden uitgevoerd. Hoewel het schakelniveau van de poortschakeling dan aan het schakelniveau van TIL schakelingen is aangepast, brengt de 20 voorgaande oplossing enkele bezwaren mee zoals : de toch relatief grote spreiding in de schakelniveaus ten gevolge van spreiding in de transistor-parameters, een hoge stroon bij het anschakelen bij hoge ingangssignalen (V^ = 2.0 V) en grotere vertragingstijden ten opzichte van symmetrisch uitgevoerde inverterende poortschakelingen.

25 Het is het doel van de uitvinding cm in een complementaire IGEET

schakeling te voorzien, waarin bij hoge schakelsnelbeden een signaal-niveau aanpassing plaatsvindt, die nagenoeg symmetrisch is uitgevoerd, een laag stroomverbruik heeft zowel bij lage als bij hoge schakelniveaus, weinig spreiding toont in schakelniveaus en een Schmidt—trigger karak-30 teristiek heeft. Ten gevolge van het nagenoeg symmetrisch ontwerp van de inverterende poortschakeling is eenzelfde of kortere signaalvertraging realiseerbaar ten opzichte van de op zich bekende logische poortschakelingen.

83ü1711 PHN 10.675 2

Een schakeling voor spanningsniveau-aanpassing heeft volgens de uitvinding tot kenmerk, dat de schakeling transistormiddelen bevat, die met het tweede voedingsspanningsaftakpunt zijn verbonden voor het naar keuze toevoeren van een van twee verschillende voedingsspanningen aan het 5 tweede voedingsspanningsaf takpunt, welke transistormiddelen zijn voorzien van een stuuringang, die met de uitgang van de logische poortschakeling is verbonden voor het kiezen van de aan het tweede voedingsspanningsaf-takpunt toe te voeren spanning in afhankelijkheid van de uitgangsspanning op de uitgang van de logische poortschakeling. Door volgens de uitvinding 10 de inverterende logische poortschakeling in serie met transistormiddelen qp een voedingsbron aan te sluiten en door het uitgangssignaal van de poortschakeling deze transistormiddelen te laten bedienen is de mogelijkheid geschapen cm de schakelniveaus van de poortschakeling aan de signaal-niveaus van de aan de ingang van de poortschakeling aangeboden ingangs-15 signalen aan te passen.

De uitvinding zal worden toegelicht aan de hand van in tekening weergegeven voorbeelden, in welke tekening : figuur 1 een voorbeeld van een CMOST logische schakeling, die uit de stand van de techniek bekend is, toont, 20 figuur 2a, b, c en d eenvoudige logische schakelingen voor het toelichten van de uitvinding tonen, figuur 3a, b en c grafieken met schakelkarakteristieken van de schakelingen van de figuren 2a, b en c tonen.

In figuur 1 is een logische (NOR) poortschakeling _1_0 weerge-25 geven, die twee ingangssignalen VI en VE qp respectievelijk ingangs-klemmen 11a, b en 12a, b ontvangt en een uitgangssignaal VO op uitgangs-klem 13 afgeeft. De NOR-poort is verbonden met een (niet weergegeven) voedingsbron via voedingsbronklemmen D en S. De voedingsklem D ontvangt een voedingsspanning (+5 V) en klem S ontvangt een voedingsspanning 30 Vgg (0 V). De NOR-poort 10 is uit complementaire veldeffekttransistcren met geïsoleerde stuurelektrcde P1, P2, N1 en N2, bij voorkeur CMOS tran-sistoren opgebouwd, waarvan de transistoren P1 en P2 van het zogenaamde P type en de transistoren N1 en N2 van het N type zijn. De transistoren N2 en P2 vormen een CMOS inverterende schakeling en ontvangen op hun 35 stuurelektroden het ingangssignaal VI via de ingangsklenrten 11a en b.

De poortschakeling JK) zal pas op een ingangssignaal VI kunnen reageren als het tweede ingangssignaal VE (chip-enabling signal VE) "laag" is, waardoor transistor P1 gaat geleiden en transistor N1 wordt gesperd.

8301711 PHN 10.675 3

Indien een dergelijke CMOS schakeling door TIL schakelingen opgewekte signalen (hoogniveau 2.0 V; laagniveau 0.8 V) moet warden gestuurd dan dient de schakeling zeer asyrrmetrisch te worden uitgevoerd, hetgeen de volgende nadelen meebrengt : 5 a een grote spreiding in schakelniveaus, die door de spreiding in transistor parameters wordt veroorzaakt b het optreden van relatief grote stranen bij schakelingen bij hoge ingangsniveans (V^ = 2.0 V) c het optreden van een grotere schakelvertraging dan bij 10 syirmetrisch uitgevoerde pocrtschakelingen.

Volgens de uitvinding wordt het uitgangssignaal van de inverterende poortschakeling gebruikt cm de aan de poortschakel ing toe te voeren voedingsspanning aan te passen aan de spanningsniveaus van de ingangssignalen. In figuur 2a is een uitvoeringsvoorbeeld van een 15 schakeling volgens de uitvinding weergegeven. Het voedingsspanningsaf-takpunt D is verbonden met hoofdelektroden van trans istormiddelen 30, waarvan de verdere hoofdelektroden met een voedingsbranaansluitklem EO zijn verbonden. Een eerste transistor N4 van de middelen 30 is van het N type en heeft een stuurelektrode, die met de klem DD is verbanden.

20 Ben tweede transistor P4 van de middelen 30 is van het P type en de stuurelektrode ervan is verbonden met de uitgang 22 van de inverterende schakeling 20. De middelen 30 werden via de inverter 20 door het signaal VO qp de uitgang 13 van poortschakeling 10 gestuurd, waartoe de uitgang 13 van de logische poortschakeling 10 is verbonden met een ingang van 25 een tweede CMOST inverterende schakeling 20.

Het doel van de werking van inverter 20 en de trans istormiddelen 30 zal verder worden toegelicht aan de hand van figuren 2a, b en c en de figuren 3a, bene. De logische poortschakeling 10. is een NOR-poort, derhalve is het uitgangssignaal VO op uitgang 13 "hoog" 30 indien de ingangssignalen VI en VÊ beide "laag" zijn. Uitgaande van deze toestand zal de uitgangsspanning van "hoog" naar "laag" dalen indien het ingangssignaal VI stijgt van "laag" naar "hoog". Zolang als het ingangssignaal VI op laag TTL niveau is (0.8 V) zal het uitgangssignaal VO op de uitgangsklem 22 van inverter 20 ook "laag" (= V^) zijn. Derhalve is 35 transistor P4 volledig in geleidende toestand en wordt het voedings- spanningsaftakpunt D van de poortschakeling 10 naar de spanning V^D ópgetrokken. Wordt de spanning op de stuurelektrode van transistor P4 steeds op het potentiaal V^, gehouden zoals in figuur 2b is weergegeven 330 1 71 1 PHN 10.675 4 dan zal de spanning VO af nemen van tot nul V, zoals in figuur 3b is oergegeven, als het ingangssignaal VI qp ingangsklem 11 van de poart-schakeling 10 toeneemt van nul V tot VDD.In deze toestand (VI = VÖ = V en VO = 0) zal de verbinding tussen de uitgang 22 van inverter 20 en 5 de stuurelektrode van transistor P4 de laatstgenoemde in sperrende toestand brengen. Het spanningsaftakpunt D is dan via transistor N4 met de voedingsspanning VDD verbonden. De transistor N4 is als last-transistor geschakeld. Omdat transistor P4 niet in geleidende toestand is zal de spanning op aftakpunt D niet meer naar de spanning V worden opgetrokken.

10 Indien de spanning op de stuurelektrode van transistor P4 steeds op het potentiaal V wordt gehouden, zoals in figuur 2c is getoond, dan zal de spanning op aftakpunt D lager zijn dan de spanning op het aftakpunt D in figuur 2b. Derhalve zal bij afname van de ingangsspanning VI en VDD naar nul V de uitgangsspanning VO toenemen van nul V tot een 15 waarde, die wezenlijk beneden de spanning VQD ligt (deze waarde is door transistor N4 in te stellen). De spanning op de stuurelektrode van transistor P4 wordt echter niet konstant gehouden, daar de spanning VÖ (zie figuur 2a) afneemt van V^D tot Vgs in afhankelijkheid van de uitgangsspanning VO op uitgangsklem 13. In het begin is VÖ gelijk aan 20 VDD en is de transistor P4 in sperrende toestand. Als de ingangsspanning VI afneemt en zolang als transistor P4 spert dan zal de uitgangsspanning VO aanvankelijk veranderen (toenemen) volgens kromte LE zoals in figuur 3c is getoond. Zodra echter de ingangsspanning VI lager is geworden dan V^ en verder afneemt naar V^ dan zal de uitgangsspanning VO tot een 25 zodanig niveau (IV < VO< 2V) toenemen dat de uitgangsspanning VÖ op uitgang 22 naar een zodanig niveau daalt dat transistor P4 in geleiding gaat koren. Dit heeft tot gevolg dat de uitgangsspanning VO naar een iets hoger niveau wordt opgetrokken, hetgeen uiteraard tot een verdere daling van de uitgangsspanning VÖ van inverter 20 leidt. Ten gevolge 30 van dit zich zelf versterkend verschijnsel (regeneratieve terugkoppeling) zullen de spanningen VO en VÖ elkaar blijven beïnvloeden totdat VO tot zodanig niveau is af genoten, dat transistor P4 volledig geleidend is.

Dit betekent, dat de uitgangsspanning VO bij een bepaalde Ingangsspanning VI (in dit voorbeeld 1.2 V) tussen V.^ en V^ wordt opgetrokken van het 35 niveau op de kromme LE in figuur 3c tot een niveau op de kromme HE uit figuur 3b. In figuur 3a is de kromme L getekend, die de uitgangsspanning VO volgt en die uit het lage eind LE en het hoge eind HE van de kromten uit respectievelijk de figuren 3c en 3b is opgebouwd. In figuur 3a is 8301711 * ί t f PHN 10.675 5 een verder deel L' van de in figuur 3a weergegeven kromte (net een streeplijn) getekend ter verduidelijking van de invloed van de selektie van spanningen, die aan het spanningsaftakpunt D worden toegevoerd.

Het voorgaande in overweging nemende is het eenvoudig in te zien 5 wat gebeuren zal in de in figuur 2a getekende schakeling, indien de in-gangsspanning VI van Vgg tot V^ toeneemt. In liet begin zal de uitgangs-spanning VO het hoge eindstuk HE van de in figuur 3b getekende kromme volgen, omdat transistor P4 volledig geleidend is. De ingangsspanning VI neemt toe tot een niveau boven V^ met het gevolg dat de spanning 10 VO zal af nemen van V^ naar een lagere waarde volgens de kromme HE (figuur 3b). De ingangsspanning VI stijgt verder tot bijvoorbeeld 1.6 V) en de uitgangsspanning VO zal tot beneden 2 V dalen. Bij deze uitgangsspanning VO zal de spanning VO op de uitgang 22 van inverter 20 tot een zodanig niveau stijgen dat transistor P4 minder gaat geleiden. Het gevolg is dat 15 de uitgangsspanning VO nog verder daalt. Ook nu zullen de veranderingen van de spanningen VO en VO elkaar versterken totdat transistor P4 geheel gesperd is. Dit betekent dat de spanning VO van het hoge eind HE van de kromme in figuur 3b omlaag gevallen is naar het lage eind LE van de kromte in figuur 3c. De resulterende schakelkarakteristiek H voor de 20 spanning VO, waarbij de ingangsspanning VI toeneemt van OV tot Vj^ is in figuur 3a weergegeven. Ter verduidelijking van de winst, die ten gevolge van de regeneratieve terugkoppeling wordt behaald, is het lage eind H' van de krarme uit figuur 3b met streeplijn in figuur 3a weergegeven.

25 Ten gevolge van de verschillende spanningsniveaus qp het spannings aftakpunt D voor de poertschakeling 10 is het mogelijk, dat het niveau van de (toenemende) ingangsspanning VI, waarbij de uitgangsspanning VO van hoog naar laag daalt, hoger is dan het niveau van de (afnemende) ingangsspanning VI, waarbij de uitgangsspanning van laag naar hoog toeneemt. De 30 poortschakeling heeft derhalve een Schmidt-trigger karakteristiek gekregen.

In figuur 2d is de schakeling van figuur 2a in detail weergegeven. De NOR poort JH3 is hetzelfde als de NOR poort die in figuur 1 is weergegeven, zij het dat de P typen en N typen trans is toren van de 35 poort JH) in figuur 2d syitiretrischer zijn uitgevoerd als de transistoren in figuur 1, indien de laatste TTL-canpatible is. De. inverterende schakeling 20 bevat twee CMOS trans is tor en P3 en N3, waarvan de stuurelektrcden met de ingang 21 zijn verbonden, die met de uitgang 13 van de NOR poort 8301711 * , PHN 10.675 6 10 is verbonden. De uitgang 22 van de inverter 20 is verbonden net de stuurelektrode van transistor P4 (P type MOS transistor) van de transis-tormiddelen 30. De trans istormiddelen 30 bevatten een verdere transistor N4 (N type MOS transistor), waarvan de hoofdelektrodes net de hoofdelek-5 trodes van transistor P4 parallel zijn geschakeld. De stuurelektrode van transistor N4 is net de voedingsbronaansluitklem DD aan de voedingsspanning VDD gelegd, zodat de transistor N4 als last-transistor fungeert.

De uitvinding is niet, zoals begrijpelijk is, tot de hiervoor-gegeven voorbeelden beperkt, maar kan in principe in elke complementaire (net 10 geïsoleerde stuurelektrode) veldeffekttransistorschakeling, die inverterende logische schakelingen zoals NAND, NOR, .......kan bevatten, worden toegepast.

15 20 25 30 35 8301711

Claims

1. Schakeling voor spanningsniveau-aanpassing bevattende een inverterende logische poortschakeling van ccnplementaire veldeffekt-transis toren met geïsoleerde stuurelektrode, welke trans is toren tussen een eerste en een tweede voedingsspanningsaftakpunt zijn geplaatst, 5 welke poort een uitgang en ten minste een ingang heeft, net het kenmerk, dat de schakeling transistormiddelen bevat, die met het tweede voedingsspanningsaftakpunt zijn verbonden, voor het naar keuze toevoeren van een van twee verschillende voedingsspanningen aan het tweede voedingsspanningsaftakpunt, welke transistooniddelen zijn voorzien van een 10 stuur ingang, die met de uitgang van de logische poortschakeling is verbonden voor het kiezen van de aan het tweede voedingsspanningsaftakpunt toe te voeren spanning in afhankelijkheid van de uitgangsspanning op de uitgang van de logische poortschakeling.

2. Schakeling volgens conclusie 1, mat het kenmerk, dat de transis-15 tormiddelen een eerste en een tweede transistor, welke complementaire types zijn, bevatten, waarvan de hoofdelektrodes parallel aan elkaar verbonden zijn tussen het tweede voedingsspanningsaftakpunt en een voedings-bronaansluitklem, waarbij de stuurelektrode van de eerste transistor net de voedingshronaansluitklem is verbonden en de stuurelektrode van de 20 tweede transistor de stuur ingang van de transistormiddelen veruit.

3. Schakeling volgens conclusie 2, net het kenmerk, dat de eerste transistor een N type en de tweede transistor een P type veldeffekt-transistor met geïsoleerde stuurelektrode is.

4. Schakeling volgens conclusie 2 of 3, met het kenmerk, dat de 25 uitgang van de logische poortschakeling via een tweede inverterende schakeling met de stuur ingang van de trans is tarmiddelen is verbonden.

5. Schakeling volgens conclusie 4, met het kenmerk, dat de tweede inverterende schakeling met twee ccnplementaire veldeffekttransistoren met geïsoleerde stuurelektrode is opgebouwd, waarbij de tweede inver- 30 terende schakeling tussen de vcedingsbronaansluitklem en het eerste voedingsspanningsaftakpunt is aangesloten. 35 8301711